CN105470305A - 具有源极/漏极的半导体器件及其制造方法 - Google Patents

具有源极/漏极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN105470305A
CN105470305A CN201510622878.3A CN201510622878A CN105470305A CN 105470305 A CN105470305 A CN 105470305A CN 201510622878 A CN201510622878 A CN 201510622878A CN 105470305 A CN105470305 A CN 105470305A
Authority
CN
China
Prior art keywords
active fin
drain
source
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510622878.3A
Other languages
English (en)
Other versions
CN105470305B (zh
Inventor
杨昌宰
前田茂伸
金昶和
崔永文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105470305A publication Critical patent/CN105470305A/zh
Application granted granted Critical
Publication of CN105470305B publication Critical patent/CN105470305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。根据本发明的一个示例实施例，该半导体器件以如下方式提供。有源鳍从衬底突起，沿着一个方向延伸。栅极结构与该有源鳍的第一区域交叉。源极/漏极布置在该有源鳍的第二区域上。该源极/漏极包括上表面及竖直侧表面。竖直侧表面实质上平行于有源鳍的侧表面。

Description

具有源极/漏极的半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2014年9月29日在韩国知识产权局提交的韩国专利申请No.10-2014-0130492的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思涉及一种具有源极/漏极的半导体器件及其制造方法。
背景技术
近来，半导体器件在移动装置中用于存储。对于这样的应用，要使半导体器件最小化，以实现薄而轻便的移动装置。
半导体器件尺寸的减小会导致由源极/漏极的过度侧向生长造成的有源鳍的相邻源极/漏极相互接触。这会导致由电流路径的增大和接触面积的减小带来的电阻的增大。
发明内容
根据本发明构思的一个示例性实施例，提供一种半导体器件如下。有源鳍从衬底突起，沿着一个方向延伸。栅极结构与该有源鳍的第一区域交叉。源极/漏极布置在该有源鳍的第二区域上。该源极/漏极包括上表面以及竖直侧表面。竖直侧表面实质上平行于有源鳍的侧表面。
根据本发明构思的一个示例性实施例，提供一种半导体器件如下。衬底具有包括第一区域和第二区域的有源鳍。栅电极与有源鳍的第一区域交叉，该栅电极覆盖有源鳍的第一区域的至少一侧。与栅电极相邻的源极/漏极布置在有源鳍的第二区域上。插塞连接至源极/漏极。源极/漏极包括上表面和竖直侧表面。竖直侧表面实质上平行于有源鳍的侧表面。
根据本发明构思的一个示例性实施例，提供了一种半导体器件。多个有源鳍彼此分离。每个有源鳍从衬底突起并与其他有源鳍平行地延伸。栅电极与多个有源鳍交叉。每个源极/漏极布置在多个有源鳍的相应有源鳍的一部分上。栅电极不与每个有源鳍的所述部分交叉。每个辅助接触层围绕相应的源极/漏极。每个源极/漏极包括上表面以及位于与相应有源鳍的侧表面相对的方向上的竖直侧表面。
根据本发明构思的一个示例性实施例，提供一种制造半导体器件的方法如下。形成从衬底突起并沿着一个方向延伸的有源鳍。形成栅极结构，使其与有源鳍的第一区域交叉。利用晶体生长将源极/漏极形成在有源鳍的第二区域上，从而使源极/漏极包括上表面和侧表面。所述侧表面实质上平行于有源鳍的侧表面。
根据本发明构思的一个示例性实施例，提供一种半导体器件如下。第一有源鳍邻近第二有源鳍。栅极结构与第一有源鳍和第二有源鳍交叉。第一源极/漏极布置在第一有源鳍的上部之上。第二源极/漏极布置在第二有源鳍的上部之上。第二源极/漏极与第一源极/漏极分离。源极/漏极接触件沿着栅极结构延伸而布置在第一源极/漏极和第二源极/漏极上。第一源极/漏极的第一竖直侧表面实质上平行于第二源极/漏极的第二竖直侧表面。第一竖直侧表面与第二竖直侧表面相对。
附图说明
通过参照附图对本文的示例性实施例进行详细描述，本发明构思的以上和其他特征将变得更加清楚，其中：
图1是根据本发明构思的一个示例性实施例的半导体器件的透视图；
图2是图1沿着Y方向的线I-I’截取的剖视图；
图3是图1沿着X方向的线II-II’截取的剖视图；
图4是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图1的半导体器件的透视图；
图5A至图5E是根据本发明构思的一个示例性实施例的半导体器件的源极/漏极接触件与辅助接触层之间的多种不同的接触形式的剖视图；
图6是根据本发明构思的一个示例性实施例的半导体器件中的源极/漏极的剖视图；
图7是根据本发明构思的一个示例性实施例的半导体器件的透视图；
图8是图7沿着Y方向的线III-III’截取的剖视图；
图9是图7中示出的源极/漏极沿着X方向的线IV-IV’截取的剖视图；
图10是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图7的半导体器件的透视图；
图11A和图11B是有源鳍的剖视图；
图12是根据本发明构思的一个示例性实施例的半导体器件的透视图；
图13是图12的半导体器件沿着X方向上的线V-V’截取的剖视图；
图14是图12的栅极结构沿着X方向上的线VI-VI’截取的剖视图；
图15是不含源极/漏极接触件的图12的半导体器件的透视图；
图16是根据本发明构思的一个示例性实施例的半导体器件的透视图；
图17至图34是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图；
图35至图40是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图；
图41是根据本发明构思的一个示例性实施例的存储装置的等效电路示图；
图42是根据本发明构思的一个示例性实施例的图41的存储装置的布局；
图43和图44是沿着图42所示的线I-I’和II-II’截取的示意性剖视图；
图45是具有根据本发明构思的一个示例性实施例制造的半导体器件的半导体模块；以及
图46和图47是具有根据本发明构思的一个示例性实施例的半导体器件的电子系统的框图。
具体实施方式
下面将参照附图详细描述本发明构思的各示例性实施例。然而，本发明构思可以按照多种不同的形式实施，而不应理解为限于本文阐述的各实施例。为清晰起见，在附图中会放大层和区域的厚度。应当理解，当一个元件被称作“位于”另一元件或衬底“之上”时，它可以直接位于另一元件或衬底之上，也可以存在中间层。还应当理解，当一个元件被称作“耦接至”或“连接至”另一元件时，它可以直接耦接至或连接至另一元件，也可以存在中间元件。在说明书和附图中，相同的附图标记始终用于表示相同元件。
图1是根据本发明构思的一个示例性实施例的半导体器件的透视图。图2是图1沿着Y方向的线I-I’截取的剖视图。图3是图1沿着X方向的线II-II’截取的剖视图。图4是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图1的半导体器件的透视图。
参照图1至图3，半导体器件100a包括衬底102a、从衬底102a的表面突起的有源鳍102b、隔离层106、栅极结构GS、利用晶体生长形成的源极/漏极114a、辅助接触层115，以及源极/漏极接触件126a。在一个示例性实施例中，有源鳍102b可以是衬底102a的一部分。隔离层106覆盖衬底102a的表面以及有源鳍102b侧表面的下部。半导体器件100a还包括层间绝缘层116和保护层124，层间绝缘层116覆盖隔离层106和辅助接触层115，保护层124覆盖层间绝缘层116的上部并围绕源极/漏极接触件126a。
有源鳍102b与栅极结构GS垂直交叉。源极/漏极114a围绕在不与栅极结构GS交叉的有源鳍102b的两侧。每个辅助接触层115覆盖各自的源极/漏极114a。各源极/漏极接触件126a与各自的对应于各源极/漏极114a的辅助接触层115接触。
衬底102a可以包括{100}/<110>衬底或{110}/<110>衬底。如果衬底102a包括{100}/<110>衬底，则有源鳍102b的侧表面102bs为{110}表面，并且其上表面102bt为{100}表面。如果衬底102a包括{110}/<110>衬底，则有源鳍102b的侧表面102bs为{100}表面，并且其上表面102bt为{110}表面。隔离层106填充有源鳍102b之间的空间。有源鳍102b的上部从隔离层106的表面突起。
有源鳍102b可以包括与衬底102a相同的材料。例如，有源鳍102b可以是衬底102a的一部分，或者可以利用衬底102a作为晶种层，从衬底102a外延生长有源鳍102b。有源鳍102b可以被称作有源区或鳍型有源区。衬底102a可以包括硅(Si)衬底或锗硅(SiGe)衬底。隔离层106可以包括氧化硅(SiO2)。
参照图2至图4，在栅极结构GS的两侧分别形成源极/漏极114a。在有源鳍102b的侧表面102bs和上表面102bt上外延形成源极/漏极114a。例如，在外延工艺中，利用有源鳍102b的侧表面102bs和上表面102bt作为晶种层，外延生长源极/漏极114a。如果衬底102a包括{100}/<110>衬底，则有源鳍102b的侧表面102bs包括{110}表面，并且有源鳍102b的上表面102bt包括{100}表面。可以外延生长源极/漏极114a以使得源极/漏极114a可以具有{110}表面和{111}表面。源极/漏极114a具有覆盖有源鳍102b上部的晶体表面。源极/漏极114a包括与有源鳍102b的侧表面相对的侧表面S1。例如，源极/漏极114a的侧表面S1实质上平行于有源鳍102b的侧表面102bs。源极/漏极114a包括上表面S2和下表面S4，其以预定角度相对于侧表面S1倾斜。侧表面S1可以包括{110}表面。上表面S2和下表面S4可以包括{111}表面。如果衬底102a包括{110}/<110>衬底，则有源鳍102b的侧表面包括{100}表面，并且有源鳍102b的上表面包括{110}表面。源极/漏极114a的侧表面S1可以包括{100}表面，并且上表面S2和下表面S4可以包括{111}表面。
源极/漏极114a可以包括硅(Si)或锗硅(SiGe)。例如，如果半导体器件100a是N型晶体管，则半导体器件100a的源极/漏极114a可以包括掺杂有N型杂质的硅(Si)晶体。如果半导体器件100a是P型晶体管，则半导体器件100a的源极/漏极114a可以包括掺杂有P型杂质的锗硅(SiGe)晶体。例如，硅(Si)晶体和锗硅(SiGe)晶体可以用于N型晶体管和P型晶体管两者。
参照图2，被源极/漏极114a围绕的有源鳍102b的各部分可以是包含杂质的源极/漏极区S/D。实质上，可以将包含杂质的有源鳍102b和围绕有源鳍102b的源极/漏极114a统称为源极/漏极区S/D。可以在更接近源极/漏极114a表面的位置提高杂质浓度。
参照图4，与有源鳍102b交叉的栅极结构GS包括栅电极120、栅电介质118以及间隔件112a。栅电介质118沿着隔离层106的上表面以及有源鳍102b的侧表面与上表面共形地形成。栅电极120与栅电介质118的表面接触。栅电介质118覆盖有源鳍102b的上表面和侧表面。栅电介质118和栅电极120中的每一个可以包括平行于有源鳍102b的侧表面102bs和上表面102bt的侧表面和上表面。间隔件112a位于栅电极120的一侧以及与该侧相对的另一侧。间隔件112a与栅电介质118的表面接触。在这种情况下，在形成间隔件112a之后形成图1中示出的残留物112b。残留物112b和间隔件112a由实质上相同的材料形成。残留物112b位于沿着有源鳍102b的侧表面与隔离层106的表面之间的沿Y方向的边界处。残留物112b使得源极/漏极114a的下表面S4与隔离层106间隔开残留物112b的高度。稍后将参照图23和24描述残留物112b的形成。
栅电介质118可以包括高k电介质材料。高k电介质材料可以包括氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)或氧化钽(Ta2O5)。栅电极120可以包括钨(W)或铝(Al)。间隔件112a可以包括具有低于栅电介质118的介电常数的材料。例如，间隔件112a可以包括氮化硅(SiNx)或氮氧化硅(SiOxNy)。
参照图3和图4，辅助接触层115实质上覆盖了源极/漏极114a的侧表面S1、上表面S2和下表面S4。源极/漏极接触件126a与辅助接触层115接触。源极/漏极接触件126a穿过层间绝缘层116和保护层124。例如，源极/漏极接触件126a分别填充各过孔VH，其为形成在保护层124中的通孔。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2和侧表面CS1接触。源极/漏极接触件126a可被称作插塞。
辅助接触层115可以包括硅化物层。硅化物层可以包括金属与硅的合金层。辅助接触层115可以包括WSi2、MoSi2、TiSi2或CoSi2。源极/漏极接触件126a布置在沿着源极/漏极114a的侧表面和上表面形成的辅助接触层115的表面上。源极/漏极接触件126a可以以多种不同的形式与辅助接触层115接触。下面，将参照图5A至图5E描述源极/漏极接触件126a与辅助接触层115之间的接触形式。
图5A至图5E是根据本发明构思的一个示例性实施例的半导体器件的源极/漏极接触件与辅助接触层之间的多种不同的接触形式的剖视图。
参照图5A，每个源极/漏极接触件126a以关于有源鳍102b对称的形式与辅助接触层115接触。例如，在辅助接触层115的第一接触形式A中，源极/漏极接触件126a与辅助接触层115的上表面CS2接触。在辅助接触层115的第二接触形式B中，源极/漏极接触件126a与辅助接触层115的上表面CS2以及全部侧表面CS1接触。
参照图5B，每个源极/漏极接触件126a以关于有源鳍102b不对称的形式与辅助接触层115接触。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2和辅助接触层115的一个侧表面CS1接触。在这种情况下，源极/漏极接触件126a的一部分位于辅助接触层115的上表面之上，并且源极/漏极接触件126a的另一部分位于辅助接触层115的一个侧表面CS1之上。当源极/漏极接触件126a密集排布时，这样的接触方式可以在不减少辅助接触层115与源极/漏极接触件126a之间的接触面积的情况下确保相邻源极/漏极接触件126a之间的距离。
参照图5C，仅在源极/漏极接触件126a的下表面与源极/漏极114a的上表面S2和侧表面S1上部之间形成辅助接触层115a。在这种情况下，将辅助接触层115a布置在填充了源极/漏极接触件126a的过孔VH中。例如，在形成过孔VH后，通过过孔VH沉积金属。然后，对金属进行热处理，以使辅助接触层115a仅在通过过孔VH暴露的部分上形成。辅助接触层115b、115c和115d(将在下文中参照图5D和5E进行描述)也可通过上述处理形成。
参照图5D，仅在源极/漏极接触件126a与源极/漏极114a的上表面S2之间形成辅助接触层115b。当形成了具有参照图5A描述的第二接触形式B的源极/漏极接触件126a时，只在源极/漏极114a的上表面S2和两个侧表面S1与源极/漏极接触件126a之间形成辅助接触层115c。
参照图5E，仅在源极/漏极114a的上表面S2和一个侧表面S1与源极/漏极接触件126a之间形成辅助接触层115d。
在半导体器件100a中，残留物112b是形成间隔件112a的材料层的剩余部分。残留物112b位于由有源鳍102b的侧表面和隔离层106的表面形成的边缘CR处。可替换地，残留物112b无需留在边缘CR处。
图6是根据本发明构思的一个示例性实施例的半导体器件中的源极/漏极的剖视图。为了便于描述，在图6中示出了源极/漏极114a、隔离层106和有源鳍102b。
参照图6，在由有源鳍102b的各侧表面和隔离层106的表面形成的边缘CR处没有余留残留物。在结晶工艺期间，可以从由有源鳍102b的侧表面和隔离层106的表面形成的边缘CR处的有源鳍102生长出源极/漏极114a的晶体表面。可以生长晶体表面S4以使其相对于隔离层106的表面具有预定角度。
在图1所示的具有残留物的半导体器件中，残留物介于源极/漏极114a与隔离层106之间，因此在有源鳍102b的侧表面和上表面上生长硅或锗硅。
下面，将描述这样的情形：有源鳍102b部分地凹进，并使用晶体生长来在有源鳍102b的凹进表面上形成源极/漏极。
图7是根据本发明构思的一个示例性实施例的半导体器件的透视图。图8是图7沿着Y方向的线III-III’截取的剖视图。图9是图7中示出的源极/漏极沿着X方向的线IV-IV’截取的剖视图。图10是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图7的半导体器件的透视图。
参照图7至图10，半导体器件100b包括衬底102a、从衬底102a的表面突起的有源鳍102b、隔离层106、栅极结构GS、利用晶体生长形成的源极/漏极114b、围绕源极/漏极114b的辅助接触层115，以及与辅助接触层115接触的源极/漏极接触件126a。在一个示例性实施例中，有源鳍102b可以是衬底102a的一部分。隔离层106覆盖衬底102a的表面以及有源鳍102b的各个侧表面的一部分。半导体器件100b还包括覆盖隔离层106和辅助接触层115的层间绝缘层116，以及覆盖层间绝缘层116的上部并围绕源极/漏极接触件126a的保护层124。
衬底102a可以包括硅(Si)衬底或锗硅(SiGe)衬底。栅极结构GS可以包括栅电介质118、栅电极120和间隔件112a。
参照图8、图9和图10，栅极结构GS与有源鳍102b交叉。有源鳍的两侧凹进，从而使与栅极结构GS交叉的有源鳍102b的第一上表面高于作为有源鳍102b的凹进表面的第二上表面。有源鳍102b的凹进上表面102brt位于与隔离层106的上表面实质上相同的水平高度。可替换地，有源鳍102b的凹进上表面102brt高于隔离层106的上表面。为了便于描述，假设衬底102a包括{100}/<110>衬底。有源鳍102b的凹进上表面102brt可以包括{110}表面。当有源鳍102b凹进时，有源鳍102b的凹进侧表面102brs暴露。有源鳍102b的凹进侧表面102brs也可以包括{100}表面。
参照图8和图10，通过从有源鳍102b的凹进上表面102brt和凹进侧表面102brs进行晶体生长来形成源极/漏极114b。源极/漏极114b的晶体表面可以具有{111}表面和{100}表面。源极/漏极114b的晶体表面可以具有金刚石晶体结构，其中至少一个截面具有六边形形状。源极/漏极114b包括平行于有源鳍102b并彼此相对的各第一侧表面S1、垂直于各第一侧表面S1的第二侧表面S3以及同时接触各第一侧表面S1和第二侧表面S3的各上表面S2。第一侧表面S1面对有源鳍102b的与栅极结构GS交叉的侧表面。例如，第一侧表面S1实质上平行于有源鳍102b的侧表面。第一侧表面S1和第二侧表面S3可以包括{100}表面。上表面S2可以包括{111}表面。第二侧表面S3具有六边形形状。
参照图9和图10，辅助接触层115覆盖源极/漏极114b的全部暴露表面。辅助接触层115可以包括硅化物层。硅化物层可以包括含有WSi2、MoSi2、TiSi2或CoSi2的金属与硅的合金层。
参照图8和图9，源极/漏极接触件126a与辅助接触层115接触。源极/漏极接触件126a穿过层间绝缘层116和保护层124。例如，源极/漏极接触件126a分别填充各过孔VH，过孔VH为形成在保护层124中的通孔。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2以及侧表面CS1的上部接触。源极/漏极接触件126a可以按照参照图5A和图5B所描述的多种不同的形式与辅助接触层115接触。此外，可以按照参照图5C至图5E所描述的各种形式形成辅助接触层115。
在上述各实施例中，描述了这样的情形：形成有源鳍102b的侧表面和上表面，使其具有直角。可以按照多种不同的形式形成有源鳍102b的上部。下面将参照图11A和图11B对此进行描述。
图11A和图11B是示出有源鳍的剖视图。
参照图1、图7、图11A和图11B，栅极结构GS与有源鳍102b交叉，并且栅极结构GS具有平行于有源鳍102b的侧表面和上表面的各表面。在这种情况下，由有源鳍102b的侧表面和上表面形成的边缘可以是圆形的。与直角边缘相比，圆形边缘可以在形成栅极结构GS的过程中提供更高的阶梯覆盖率。
如图11A所示，由有源鳍102b的上表面和各侧表面形成的边缘是圆形的。可替换地，有源鳍102b的上表面可以是圆形的，如图11B所示。
这样的有源鳍102b的圆形边缘或圆形上表面会在利用晶体生长形成源极/漏极的过程中抑制半导体器件100a和100b的源极/漏极的横向晶体生长。因此，根据一个示例性实施例，可以抑制在晶体生长的早期阶段由相邻源极/漏极的融合而导致的非正常生长。此外，在器件需要独立驱动的情况下，也可以在具有高集成度的布局中确保相邻源极/漏极之间的距离。
可以将根据本发明构思的上述各实施例的半导体器件应用于外围装置以获得高输出。下面将参照附图对此进行描述。
图12是根据本发明构思的一个示例性实施例的半导体器件的透视图。图13是图12所示的半导体器件沿着X方向上的线V-V’截取的剖视图。图14是图12所示的半导体器件沿着X方向上的线VI-VI’截取的剖视图。图15是不含源极/漏极接触件的图12的半导体器件的透视图。
参照图12至图15，半导体器件100c包括衬底102a、从衬底102a的表面突起的有源鳍102b、隔离层106、栅极结构GS、利用晶体生长形成的源极/漏极114a、围绕源极/漏极114a的辅助接触层115，以及接触辅助接触层115的源极/漏极接触件126b。在一个示例性实施例中，有源鳍102b是衬底102a的一部分。
如参照图1描述的那样，衬底102a可以包括{100}/<110>衬底或{110}/<110>衬底。如果衬底102a包括{100}/<110>衬底，则有源鳍102b的侧表面为{110}表面，并且其上表面为{100}表面。如果衬底102a包括{110}/<110>衬底，则有源鳍102b的侧表面为{100}表面，并且其上表面为{110}表面。
多个有源鳍102b平行地排列。可以根据需要增加有源鳍102b的数量。在平面图中栅极结构GS与有源鳍102b交叉。
参照图14，栅电介质118沿着隔离层106的上表面以及有源鳍102b的侧表面和上表面共形地形成。栅电极120与栅电介质118的表面接触。栅电介质118围绕栅电极120的上表面和侧表面。栅电介质118和栅电极120包括分别平行于有源鳍102b的侧表面和上表面的侧表面和上表面。间隔件112a可以位于栅电极120的一侧以及相对于该侧的另一侧，并且可以接触栅电介质118的表面。
在有源鳍102b的不与栅极结构GS交叉的部分之上形成源极/漏极114a。源极/漏极114a分别布置在栅极结构GS的两侧。如果衬底102a包括{100}/<110>衬底，则有源鳍102b的侧表面包括{110}表面，并且有源鳍102b的上表面包括{100}表面。如参照图1描述的那样，源极/漏极114a可以包括{110}表面和{111}表面。可替换地，如果衬底102a包括{110}/<110>衬底，则有源鳍102b的侧表面包括{100}表面，并且有源鳍102b的上表面包括{110}表面。源极/漏极114a的侧表面可包括{100}表面，并且其上表面可包括{111}表面。每个源极/漏极114a可以包括硅(Si)或锗硅(SiGe)。
参照图13，源极/漏极接触件126b可以与分别围绕多个源极/漏极114a的各辅助接触层115接触。
在上述实施例中，如参照图1描述的那样，在有源鳍102b的侧表面和上表面之上生长源极/漏极114a。
可替换地，可以采用参照图7描述的源极/漏极114b。下面将参照图16对此进行描述。
图16是根据本发明构思的一个示例性实施例的半导体器件的透视图。
参照图16，利用晶体生长形成的有源鳍102b部分地凹进，从而使源极/漏极114b在有源鳍102b的凹进表面上外延生长。在这种情况下，如果衬底102a可包括{110}/<110>衬底，则有源鳍102b的凹进表面可以包括{110}表面，如图7所示。源极/漏极114b可以包括{100}表面和{111}表面。在面对与栅极结构GS交叉的有源鳍102b的侧表面的方向上形成的晶体表面可包括{100}表面。有源鳍102b的上表面可包括{111}表面。
在上述形式的半导体器件100d中，有源鳍102b的数量增加，因此具有使栅电介质118与有源鳍102b的接触面积增加的效果。因而，可以增大电流驱动能力。
图17至图34是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图。
参照图17，形成从单个衬底102a突起的有源鳍102b。
形成有源鳍102b的步骤可以包括在衬底102a的表面上形成第一硬掩模图案HM1。接下来，形成有源鳍102b的步骤可以包括：通过将第一硬掩模图案HM1用作刻蚀掩模的刻蚀工艺，使衬底102a的表面凹进。当衬底102a的表面凹进时，形成沟槽T。沟槽T的侧表面是有源鳍102b的侧表面，沟槽T的底表面是衬底102a的凹进表面。因而，有源鳍102b从凹进表面突起。有源鳍102b沿着一个方向延伸。在这种情况下，有源鳍102b是衬底102a的一部分。例如，有源鳍102b是衬底102a的突起部。可替换地，可以从衬底外延生长有源鳍102b。
衬底102a可以包括{100}/<110>衬底或{110}/<110>衬底。如果衬底102a包括{100}/<110>衬底，则有源鳍102b的侧表面为{110}表面，并且有源鳍102b的上表面为{100}表面。如果衬底102a包括{110}/<110>衬底，则有源鳍102b的侧表面为{100}表面，并且有源鳍102b的上表面为{110}表面。可以按照上述参照图11A至图11B的形式形成有源鳍102b的上部的末端。
衬底102a可以包括硅(Si)衬底或锗硅(SiGe)衬底。第一硬掩模图案HM1可以包括氧化硅(SiO2)层、氮化硅(SiNx)层或氮氧化硅(SiOxNy)层。在部分情况下，第一硬掩模图案HM1可以包括顺序堆叠的不同的硬掩模材料层。
参照图18，在沟槽T中形成隔离层106。
隔离层106填充沟槽T。隔离层106与沟槽T的底部以及有源鳍102b的侧表面接触。通过化学机械抛光(CMP)处理，隔离层106的上表面和有源鳍102b的上表面共面。可以进一步在隔离层106和有源鳍102b之间形成内衬。可以通过执行氧化处理在沟槽T的表面上形成内衬。隔离层106可以包括氧化硅(SiO2)。
可以在有源鳍102b下方形成具有高浓度的掺杂区。掺杂区可以包括P阱和N阱。在P型晶体管的情况下，可以通过注入N型杂质形成N阱。在N型晶体管的情况下，可以通过注入P型杂质形成P阱。
参照图19和图20，暴露有源鳍102b的上部。
使隔离层106的上部凹进，从而暴露有源鳍102b的上部。在这种情况下，有源鳍102b的两个侧表面的高度H与有源鳍102b的上部的宽度W的总和可以为半导体器件100a的沟道宽度。
参照图21和图22，形成电介质层108和栅极牺牲层110，然后通过对电介质层108和栅极牺牲层110图案化，形成电介质牺牲层108a和牺牲栅极110a。
参照图21，在隔离层106的凹进表面和有源鳍102b的暴露表面上形成电介质层108和栅极牺牲层110。电介质层108可以包括相对于有源鳍102b具有刻蚀选择性的材料。电介质层108可以包括氮化硅(SiNx)。栅极牺牲层110可以包括多晶硅。
参照图22，使用第二硬掩模图案HM2作为刻蚀掩模，形成电介质牺牲层108a和牺牲栅极110a。电介质牺牲层108a和牺牲栅极110a与有源鳍102b交叉。电介质牺牲层108a和牺牲栅极110a具有分别平行于有源鳍102b的上表面和两个侧表面的表面。
可替换地，可以通过在有源鳍102b的各侧表面和上表面上执行氧化处理形成电介质牺牲层108a。电介质牺牲层108a可以仅覆盖有源鳍102b的侧表面和上表面。
参照图23和图24，形成间隔件112a。间隔件112a覆盖牺牲栅电极110a的侧表面，并且暴露没有被间隔件112a和牺牲栅极110a覆盖的有源鳍102b的表面。
参照图23，在牺牲栅极110a、第二硬掩模图案HM2和有源鳍102b上共形地形成间隔件材料层112。
暴露有源鳍102b的步骤可以包括去除覆盖了有源鳍102b的侧表面的间隔件材料层112。可以通过具有单向性的刻蚀工艺去除间隔件材料层112。在去除覆盖了有源鳍102b的间隔件材料层112的同时，可以暴露第二硬掩模图案HM2的上表面和各侧表面的一部分。第二硬掩模图案HM2的高度大于被间隔件材料层112覆盖的有源鳍102b的高度。这里，在形成间隔件112a的刻蚀过程中，间隔件材料层112的残留物112b保留在由隔离层106的表面与有源鳍102b的暴露的侧表面形成的边缘处。
间隔件材料层112可以包括低k电介质材料。间隔件材料层112可以包括相对于隔离层106具有刻蚀选择性的材料。间隔件材料层112可以包括氮化硅(SiNx)或氮氧化硅(SiOxNy)。
参照图25和图26，通过在虚设(dummy)栅电极120的两侧的有源鳍102b的暴露部分上分别进行晶体生长，来形成源极/漏极114a。
利用晶体生长形成源极/漏极114a的步骤可以包括在间隔件112a的两侧的有源鳍102b的暴露部分上执行外延工艺。在外延工艺期间会发生结晶。由间隔件112a暴露的有源鳍102b的侧表面和上表面可以充当用于结晶的种子。
在这种情况下，当在{100}/<110>衬底上形成源极/漏极114a并在具有{110}侧表面和{100}上表面的有源鳍102b上执行外延工艺时，具有{110}表面的有源鳍102b的侧表面和具有{100}表面的有源鳍102b的上表面可以充当用于外延工艺的种子。可以利用晶体生长以金刚石形状形成源极/漏极114a。被牺牲栅极110a覆盖的有源鳍102b的高度可以大于源极/漏极114a的高度。
源极/漏极114a包括平行于有源鳍102b的侧表面的侧表面S1以及相对于侧表面S1具有预定角度的上表面S2。源极/漏极114a的侧表面S1可以包括{110}表面，其上表面S2可以包括{111}表面。如上所述，源极/漏极114a的晶体形式可以具有在与有源鳍102b各侧表面相对的方向上的侧表面S1，从而使两个相邻的源极/漏极114a在没有相互接触的情况下更加靠近。例如，源极/漏极114a的各侧表面S1实质上平行于有源鳍102b的各侧表面。
此外，如果在这样的有源鳍102b上执行外延工艺，即，该有源鳍102b形成在{110}/<110>衬底上，其侧表面包括{100}表面，并且其上表面包括{110}表面，则包括{100}表面的有源鳍102b的侧表面和包括{110}表面的有源鳍102b的上表面可以充当用于外延工艺的晶种层。在这种情况下，结晶的源极/漏极114a可以包括{111}上表面和{100}侧表面。
源极/漏极114a可以包括硅(Si)或锗硅(SiGe)。源极/漏极114a可以包括杂质。如果半导体器件100a是N型晶体管，则源极/漏极114a可以包括N型杂质。如果半导体器件100a是P型晶体管，则源极/漏极114a可以包括P型杂质。被源极/漏极114a包围的有源鳍102b中可以已经注入了与源极/漏极114a类型相同的杂质。因此，参照图26，可以形成源极/漏极区S/D，其包括注入源极/漏极114a和在其下方的有源鳍102b中的杂质。在源极/漏极114a中可以不均匀地分布杂质。例如，可以通过增大有源鳍102b周围的掺杂浓度来执行晶体生长。
参照图27，在源极/漏极114a的表面上形成辅助接触层115。
辅助接触层115可以包括硅化物层。例如，可以通过在源极/漏极114a的表面上形成导电金属层之后执行热处理来形成硅化物层。形成导电金属层的方法可以包括原子层沉积(ALD)方法。当导电金属层可以包括钨(W)、钼(Mo)、钛(Ti)、钴(Co)等时，硅化物层可以包括WSi2、MoSi2、TiSi2或CoSi2。在热处理中，可以将金属层的下部转化为硅化物层，同时金属层的上部保持不进行反应。硅化物层可以与源极/漏极114a的上部接触。在一个示例性实施例中，可以使用相对于硅化物层具有刻蚀选择性的湿法刻蚀工艺去除未反应的金属层。
在这种情况下，当源极/漏极114a包括锗硅(SiGe)时，该方法还可以包括：当硅层在源极/漏极114a的表面上生长至特定厚度之后，在硅层上沉积金属层。可替换地，在部分情况下，该方法还可以包括通过改变锗硅(SiGe)的浓度来生长晶体。
参照图28和图29，形成覆盖了源极/漏极114a(其上形成有辅助接触层115)的层间绝缘层116。去除第二硬掩模图案HM2以形成栅极沟槽GT。
通过去除第二硬掩模图案HM2来暴露牺牲栅极110a的表面。牺牲栅极110a的表面、间隔件112a的表面和层间绝缘层116的表面可以共面。可替换地，可以将牺牲栅极110a的表面、间隔件112a的表面和层间绝缘层116的表面形成为具有不同水平高度。层间绝缘层116可以包括氧化硅(SiO2)。
通过去除牺牲栅极110a和电介质牺牲层108a来形成栅极沟槽GT。通过栅极沟槽GT暴露位于牺牲栅极110a下方的有源鳍102b。电介质牺牲层108a可用于防止在去除牺牲栅极110a的过程中破坏电介质牺牲层108a下方的有源鳍102b。因此，按顺序去除牺牲栅极110a和电介质牺牲层108a。
图32是图31所示的半导体器件沿着X方向的线I-I’截取的剖视图。图33是图31所示的半导体器件沿着Y方向的线II-II’截取的剖视图。
参照图30至图33，在栅极沟槽GT中形成栅电介质118和栅电极120。
在栅极沟槽GT中以及在通过栅极沟槽GT暴露的有源鳍102b的表面上共形地形成栅电介质118。栅电极120与栅电介质118的表面接触以填充栅极沟槽GT。栅电介质118和栅电极120包括平行于有源鳍102b的各表面的表面。栅电介质118的上表面、栅电极120的上表面以及层间绝缘层116的上表面共面。
栅电介质可以包括高k电介质材料。高k电介质材料用于栅电介质118以减少泄漏电流。高k电介质材料可以包括氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)或氧化钽(Ta2O5)。栅电极120可以包括钨(W)或铝(Al)。
此外，在栅电介质118和栅电极120之间还可以包括缓冲层。缓冲层可以包括氮化钛(TiN)、氮化钽(TaN)等。
参照图34，形成覆盖了暴露的栅电极120的保护层124以及穿过保护层124和层间绝缘层116的过孔VH。
保护层124覆盖层间绝缘层116的表面。保护层124还覆盖栅极结构GS的表面。过孔VH穿过层间绝缘层116和保护层124。过孔VH的上表面可以具有沿着一个方向延伸的杆形。通过过孔VH暴露辅助接触层115的表面。如已经在图3和图5A中描述的那样，过孔VH以关于有源鳍102b对称的形式暴露辅助接触层115的接触区。可替换地，如已经在图5B中描述的那样，过孔VH以关于有源鳍102b不对称的形式暴露辅助接触层115的接触区。在形成过孔VH的过程中，可以使被过孔VH暴露的辅助接触层115保持不被刻蚀。可替换地，可以通过过孔VH在源极/漏极114a上形成辅助接触层115。例如，可以将辅助接触层115限制在过孔VH之内，例如像在图5C至图5E中示出的那样。此外，可以在通过过孔VH暴露的辅助接触层115的表面上注入杂质。保护层124可以包括氧化硅(SiO2)。
回头参照图1，形成源极/漏极接触件126a，使其与辅助接触层115接触。每个源极/漏极接触件126a可以包括钨(W)。
图35至图40是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图。
由于下述过程之前的过程与参照图17至图23描述的过程相同，因此将省略这些内容。
参照图35，形成间隔件112a，并使不与牺牲栅极110a交叉的有源鳍102b凹进。
参照图23，可以在通过去除间隔件材料层112形成间隔件112a的同时去除位于牺牲栅极110a两侧的有源鳍102b。当位于牺牲栅极110a两侧的有源鳍102b凹进时，有源鳍102b可以包括凹进上表面102brt和凹进侧表面102brs。因此，可以将与栅极结构GS交叉的有源鳍102b的第一上表面形成为具有比作为有源鳍102b的凹进表面的第二上表面102brt高的水平高度。
使有源鳍102b凹进的步骤可以包括去除覆盖了有源鳍102b的间隔件材料层112。有源鳍102b的凹进上表面102brt和隔离层106的上表面可以共面。有源鳍102b的凹进上表面102brt可包括{110}表面，凹进侧表面102brs可包括{110}表面。衬底102a可包括{110}/<110>衬底。间隔件112a可覆盖第二硬掩模图案HM2的侧表面以及牺牲栅极110a的侧表面。
参照图35和图36，通过在有源鳍102b的各凹进上表面102brt上使用外延工艺进行晶体生长，形成源极/漏极114b。例如，从有源鳍102b的凹进上表面102brt以及有源鳍102b的凹进侧表面102brs生长源极/漏极114b。
源极/漏极114b具有金刚石形状的晶体结构。源极/漏极114b包括平行于有源鳍102b的侧表面的第一侧表面S1、垂直于第一侧表面S1的第二侧表面S3，以及上表面S2。如果衬底102a包括{110}/<110>衬底，则第一侧表面S1和第二侧表面S3可以包括{100}表面。上表面S2可以包括{111}表面。第一侧表面S1处在面对与牺牲栅极110a交叉的有源鳍102b的侧表面的方向上。每个源极/漏极114b可以包括硅(Si)或锗硅(SiGe)。源极/漏极114b可包括杂质。如果半导体器件100b包括N型晶体管，则源极/漏极114b可以包括N型杂质。回头参照图8，源极/漏极114b可以是包括杂质的源极/漏极区S/D的一部分。源极/漏极区S/D可以延伸至源极/漏极114b下方的有源鳍102b。可以在源极/漏极114b中不均匀地分布杂质。例如，可以通过增大有源鳍102b的凹进表面周围的掺杂浓度来执行晶体生长。
参照图37，在源极/漏极114b的表面上形成辅助接触层115。辅助接触层115可以包括硅化物层。例如，可以在源极/漏极114b的表面上形成导电金属层之后通过执行热处理来形成硅化物层。形成导电金属层的方法可以包括ALD方法。当导电金属层可以包括钨(W)、钼(Mo)、钛(Ti)、钴(Co)等时，硅化物层可以包括WSi2、MoSi2、TiSi2或CoSi2。在热处理中，在第二硬掩模图案HM2的上表面、各间隔件112a的表面和隔离层106的表面上的金属层的上部可以保持不进行反应。可以将金属层的下部(辅助接触层115)转化为硅化物层。硅化物层可以与源极/漏极114b接触。在一个示例性实施例中，可以执行湿法刻蚀工艺去除未反应的金属层。该湿法刻蚀工艺可以具有相对于硅化物层的对金属层的刻蚀选择性。
在这种情况下，当源极/漏极114b包括锗硅(SiGe)时，该方法还可以包括：当硅层在源极/漏极114b的表面生长至预定厚度之后，在硅层上沉积金属层并对其执行硅化处理。可替换地，在部分情况下，该方法可以包括通过改变锗硅(SiGe)的浓度来生长晶体。
参照图38和图39，形成覆盖了辅助接触层115的层间绝缘层116，并去除第二硬掩模图案HM2、牺牲栅极110a和电介质牺牲层108a以形成栅电介质118和栅电极120。
层间绝缘层116覆盖辅助接触层115。回头参照图29至图31，在去除牺牲栅极110a和电介质牺牲层108a而形成的栅极沟槽GT中形成栅电介质118和栅电极120。栅电介质118和栅电极120具有与栅极沟槽GT中的有源鳍102b的相对侧表面和上表面平行的各表面。
参照图40，形成保护层124以覆盖暴露的栅电极120，并在保护层124中形成过孔VH。
保护层124覆盖层间绝缘层116的表面。保护层124覆盖栅极结构GS的表面。过孔VH穿过层间绝缘层116和保护层124。过孔VH的上表面可以具有沿着一个方向延伸的杆形。通过过孔VH暴露辅助接触层115的表面。如在图3和图5A中描述的那样，过孔VH可以以关于有源鳍102b对称的形式暴露辅助接触层115的接触区。可替换地，如在图5B中描述的那样，过孔VH以关于有源鳍102不对称的形式暴露辅助接触层115的接触区。在形成过孔VH的过程中，可以使得在其下方的辅助接触层115保持不被刻蚀。可替换地，可以通过过孔VH在源极/漏极114b上形成辅助接触层115。例如，可以将辅助接触层115限制在过孔VH之内，例如像在图5C至图5E中示出的那样。此外，可以在通过过孔VH暴露的辅助接触层115的表面上注入杂质。保护层124可以包括氧化硅(SiO2)。
下面，回头参照图7，形成源极/漏极接触件126a，使其与辅助接触层115接触。源极/漏极接触件126a可以包括钨(W)。
可以通过上述过程制造半导体器件100b。还可以通过采用参照图17至图34描述的制造半导体器件的工艺形成上文在图12中描述的半导体器件100c。此外，还可以通过采用参照图35至图40描述的制造半导体器件的工艺形成上文在图16中描述的半导体器件100d。
可以将根据示例性实施例的半导体器件应用于多种不同的领域。例如，可以将如上所述形成的半导体器件应用于逻辑器件或存储器件。
例如，用于逻辑器件的互补金属氧化物半导体(CMOS)的N型晶体管和P型晶体管具有与上述半导体器件相同的构造。然而，为了用作P型晶体管，有源鳍102b和源极/漏极晶体包括P型杂质。另一方面，为了用作N型晶体管，有源鳍102b和源极/漏极114b包括N型杂质。例如，根据示例性实施例的具有源极/漏极的P型晶体管可以具有增强的电流驱动能力。
在将根据示例性实施例的半导体器件用于存储器件(例如，静态随机存取存储器(SRAM))的情况下，下面将参照图41、图42和图43对具有根据示例性实施例的半导体器件的SRAM进行描述。
图41是根据本发明构思的一个示例性实施例的存储器件的等效电路图。图42是根据本发明构思的一个示例性实施例的图41的存储器件的布局。图43和图44是沿图42所示的线I-I’和II-II’截取的示意性剖视图。该存储器件是由六个晶体管形成其单位存储单元的SRAM。
参照图41，SRAM的存储器件300是由六个晶体管形成的单位存储单元。单位单元可以通过对两个反相器进行操作来执行读取/写入操作。单位存储单元可以包括N型晶体管TD1、TN1、TD2和TN2、P型晶体管TP1和TP2、位线BL1和BL2以及字线WL。位线包括第一位线BL1和第二位线BL2。字线WL连接至驱动晶体管TD1和TD2的栅极端，第一位线BL1连接至第一驱动晶体管TD1的一端，并且第二位线BL2连接至第二驱动晶体管TD2的一端。晶体管TN1至TP1与TN2至TP2是用于存储数据的交叉耦合反相器。晶体管TD1至TD2是用于执行读取/写入操作的存取晶体管，而位线BL1和BL2是用于读取和写入数据的数据路径的一部分。字线WL是用于对晶体管TD1至TD2进行通断操作的控制信号线。
可以将根据示例性实施例的上述半导体器件应用于如上文说明的那样配置的N型晶体管和P型晶体管。
参照图42、图43和图44，图41的存储器件300包括具有N型区域N和P型区域P的衬底。在N型区域N中形成N型晶体管TD1、TN1、TD2和TN2，并在P型区域P中形成P型晶体管TP1和TP2。N型晶体管TD1、TN1、TD2和TN2以及P型晶体管TP1和TP2包括沿着一个方向延伸的有源鳍102b。栅极结构GS与有源鳍102b交叉。可以通过晶体生长在有源鳍102b的位于间隔的栅极结构GS之间的侧表面和上表面上形成上述源极/漏极114a。与源极/漏极114a接触的源极/漏极接触件126a布置在栅极结构GS之间。在这种情况下，同一类型的相邻晶体管共享源极/漏极接触件126a。如果采用了图1的半导体器件100a，则在不与栅极结构GS交叉的有源鳍102b的两侧没有被凹进的情况下利用晶体生长来形成在图43中示出的源极/漏极114a。在这种情况下，栅极结构GS的下表面与位于源极/漏极接触件126a下方的有源鳍102b的表面共面。
可替换地，如果采用了图7的半导体器件100b，则通过在有源鳍102b的凹进表面上进行晶体生长，来形成在图44中示出的源极/漏极114b。凹进表面不与栅极结构GS交叠。因此，有源鳍102b在剖视图中具有不平整的上表面。源极/漏极接触件126a与具有图7的形状的辅助接触层115接触。
图45是具有根据本发明构思的一个示例性实施例制造的半导体器件的半导体模块。
参照图45，半导体模块500包括根据一个示例性实施例的半导体器件530。在半导体模块基底510上安装半导体器件530。半导体模块500还包括安装在半导体模块基底510上的微处理器520。输入/输出端子540布置在半导体模块基底510的至少一侧上。可以在存储卡或固态驱动器(SSD)中包含半导体模块500。
图46是具有根据本发明构思的一个示例性实施例的半导体器件的电子系统的框图。
参照图46，将根据本发明构思的一个示例性实施例制造的半导体器件应用于电子系统600。电子系统600包括主体610、微处理器单元620、电源630、功能单元640以及显示控制器单元650。主体610可以包括系统板或具有PCB的母板等。在主体610上安装或布置微处理器单元620、电源630、功能单元640以及显示控制器单元650。在主体610的上表面或主体610外部布置显示单元660。例如，在主体610的一个表面上布置显示单元660，其显示由显示控制器单元650处理的图像。电源630从外部电源接收恒定的电压，产生多种不同的电平以向微处理器单元620、功能单元640、显示控制器单元650等提供电压。微处理器单元620从电源630接收用于控制功能单元640和显示单元660的电压。功能单元640可执行电子系统600的多种不同的功能。例如，当电子系统600为移动电子产品(例如蜂窝电话等)时，功能单元640可包括多种不同的部件以完成各种无线通信功能，例如拨打电话、通过与外部装置670进行的通信将视频输出至显示单元660或者将音频输出至扬声器，以及当包含摄像头时将其作为图像处理器使用。可替换地，如果将电子系统600连接至存储卡以扩展容量，则功能单元640可以充当存储卡控制器。功能单元640可以通过有线或无线通信单元680与外部装置670交换信号。此外，当电子系统600需要通用串行总线(USB)以扩展功能时，功能单元640可以充当接口控制器。功能单元640可以包括根据本发明构思的一个示例性实施例制造的半导体器件。
图47是具有根据本发明构思的一个示例性实施例制造的半导体器件的电子系统的框图。
参照图47，可以在移动装置或计算机中包含电子系统700。例如，电子系统700包括存储系统712、微处理器714、RAM716以及被配置为使用总线720执行数据通信的用户接口718。微处理器714可以对电子系统700进行编程和控制。可以将RAM716用作微处理器714的操作存储器。例如，微处理器714或RAM716可以包括根据本发明构思的一个示例性实施例制造的半导体器件。
可以在单个封装件中装配微处理器714、RAM716以及/或者其他部件。可以使用用户接口718输入来自电子系统700的数据或将数据输出至电子系统700。存储系统712可以存储微处理器714的操作代码、由微处理器714处理的数据或从外部接收的数据。存储系统712可以包括控制器和存储器。
根据一个示例性实施例，晶体的横向生长得到抑制，因此源极/漏极具有实质上与有源鳍的侧表面平行的侧表面抑制了相邻源极/漏极的相互接触。
源极/漏极的平行于有源鳍侧表面的晶体生长表面的生长率较慢，因此可以在晶体生长的早期阶段防止相邻源极/漏极相互接触。
可以将相邻源极/漏极分隔开，从而通过增大源极/漏极与源极/漏极接触件之间的接触面积来减小其间的接触电阻，进而可以增大器件的电流驱动能力。
虽然已经参照本文的各示例性实施例示出并描述了本发明构思，但是所属技术领域的技术人员显然可知，可以在形式和细节上做出多种不同的改变，而没有背离如权利要求所限定的本发明构思的精神和范围。

Claims (20)

1.一种半导体器件，包括：
衬底；
有源鳍，其从所述衬底突起并且沿着一个方向延伸；
栅极结构，其与所述有源鳍的第一区域交叉；以及
源极/漏极，其布置在所述有源鳍的第二区域上，
其中所述源极/漏极包括上表面和竖直侧表面，所述竖直侧表面实质上平行于所述有源鳍的侧表面。
2.根据权利要求1所述的半导体器件，其中所述有源鳍的第一区域的上表面与所述有源鳍的第二区域的上表面共面。
3.根据权利要求2所述的半导体器件，其中通过从所述有源鳍的侧表面和上表面进行晶体生长来形成所述源极/漏极。
4.根据权利要求3所述的半导体器件，其中所述衬底为{100}/<110>衬底，所述有源鳍的侧表面为{110}表面，并且所述有源鳍的上表面为{100}表面。
5.根据权利要求4所述的半导体器件，其中所述源极/漏极的侧表面为{110}表面，并且所述源极/漏极的上表面为{111}表面。
6.根据权利要求3所述的半导体器件，其中所述衬底为{110}/<110>衬底，所述有源鳍的侧表面为{100}表面，并且所述有源鳍的上表面为{110}表面。
7.根据权利要求6所述的半导体器件，其中所述源极/漏极的侧表面为{100}表面，并且所述源极/漏极的上表面为{111}表面。
8.根据权利要求1所述的半导体器件，其中所述有源鳍的第一区域的第一上表面高于所述有源鳍的第二区域的第二上表面，并且其中所述有源鳍的竖直侧表面连接所述第一上表面和所述第二上表面。
9.根据权利要求8所述的半导体器件，其中通过从所述有源鳍的竖直侧表面和第二上表面进行晶体生长来形成所述源极/漏极。
10.根据权利要求9所述的半导体器件，其中所述衬底为{110}/<110>衬底，所述有源鳍的第二上表面为{110}表面，并且所述有源鳍的竖直侧表面为{100}表面。
11.根据权利要求10所述的半导体器件，其中所述源极/漏极的侧表面为{100}表面，并且所述源极/漏极的上表面为{111}表面。
12.根据权利要求1所述的半导体器件，还包括覆盖所述源极/漏极的侧表面和上表面的辅助接触层。
13.根据权利要求12所述的半导体器件，其中所述辅助接触层为包括WSi2、MoSi2、TiSi2和CoSi2中的至少一种的硅化物层。
14.根据权利要求12所述的半导体器件，还包括与所述辅助接触层接触的源极/漏极接触件。
15.根据权利要求14所述的半导体器件，其中所述辅助接触层介于所述源极/漏极接触件与所述源极/漏极的各个上表面之间。
16.根据权利要求14所述的半导体器件，其中所述辅助接触层介于所述源极/漏极接触件与所述源极/漏极的各个上表面和各个侧表面之间。
17.根据权利要求14所述的半导体器件，其中所述辅助接触层介于所述源极/漏极接触件与所述源极/漏极的各个上表面和一个侧表面之间。
18.根据权利要求1所述的半导体器件，其中所述有源鳍的末端部分是圆形。
19.根据权利要求1所述的半导体器件，其中所述栅极结构包括沿所述有源鳍的侧表面和上表面布置的栅电介质层、沿所述栅电介质层布置的栅电极、以及布置在所述栅电极的侧表面上的间隔件。
20.一种半导体器件，包括：
具有有源鳍的衬底，其中所述有源鳍包括第一区域和第二区域；
栅电极，其与所述有源鳍的第一区域交叉并覆盖所述有源鳍的第一区域的至少一侧；
源极/漏极，其邻近所述栅电极并布置在所述有源鳍的第二区域上；以及
连接至所述源极/漏极的插塞，
其中所述源极/漏极包括上表面和竖直侧表面，所述竖直侧表面实质上平行于所述有源鳍的侧表面。
CN201510622878.3A 2014-09-29 2015-09-25 具有源极/漏极的半导体器件及其制造方法 Active CN105470305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140130492A KR102265956B1 (ko) 2014-09-29 2014-09-29 소스/드레인을 포함하는 반도체 소자 및 그 제조방법
KR10-2014-0130492 2014-09-29

Publications (2)

Publication Number Publication Date
CN105470305A true CN105470305A (zh) 2016-04-06
CN105470305B CN105470305B (zh) 2019-04-26

Family

ID=55585355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510622878.3A Active CN105470305B (zh) 2014-09-29 2015-09-25 具有源极/漏极的半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9466724B2 (zh)
KR (1) KR102265956B1 (zh)
CN (1) CN105470305B (zh)
TW (1) TWI662704B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301951A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN107527816A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 制造用于鳍式场效应晶体管的源极‑漏极接触件的方法
CN107968118A (zh) * 2016-10-19 2018-04-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN109273528A (zh) * 2017-07-18 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109427907A (zh) * 2017-08-30 2019-03-05 三星电子株式会社 半导体器件及其制造方法
CN109427783A (zh) * 2017-08-22 2019-03-05 三星电子株式会社 集成电路装置
CN109994418A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782531A (zh) * 2016-11-29 2021-12-10 台湾积体电路制造股份有限公司 包括鳍式场效应晶体管的半导体器件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072476A (ko) * 2014-12-15 2016-06-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI651812B (zh) 2015-05-27 2019-02-21 聯華電子股份有限公司 半導體裝置與其形成方法
KR20160143942A (ko) * 2015-06-04 2016-12-15 삼성전자주식회사 반도체 소자의 제조 방법
KR102422430B1 (ko) * 2015-07-16 2022-07-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9735274B2 (en) * 2015-11-20 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a stacked wire structure
US9614086B1 (en) * 2015-12-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Conformal source and drain contacts for multi-gate field effect transistors
KR102321839B1 (ko) * 2016-05-09 2021-11-05 어플라이드 머티어리얼스, 인코포레이티드 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법
US9647120B1 (en) 2016-10-19 2017-05-09 International Business Machines Corporation Vertical FET symmetric and asymmetric source/drain formation
CN108022841B (zh) * 2016-10-31 2020-08-25 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
US10269652B2 (en) 2017-03-22 2019-04-23 International Business Machines Corporation Vertical transistor top epitaxy source/drain and contact structure
US10453935B2 (en) * 2017-04-20 2019-10-22 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
US10490650B2 (en) 2017-11-14 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k gate spacer and methods for forming the same
US11616144B2 (en) 2018-09-05 2023-03-28 Samsung Electronics Co., Ltd. Semiconductor device
KR20200141142A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치
US11342455B2 (en) * 2019-08-27 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Minimization of silicon germanium facets in planar metal oxide semiconductor structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111163A1 (en) * 2006-11-14 2008-05-15 Infineon Technologies Ag Field effect transistor with a fin structure
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管
US20130288456A1 (en) * 2012-04-26 2013-10-31 Kuo-Chih Lai Semiconductor device and fabricating method thereof
US20140027863A1 (en) * 2012-07-30 2014-01-30 International Business Machines Corporation Merged fin finfet with (100) sidewall surfaces and method of making same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709312B2 (en) 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US8362574B2 (en) 2010-06-04 2013-01-29 Kabushiki Kaisha Toshiba Faceted EPI shape and half-wrap around silicide in S/D merged FinFET
US8551829B2 (en) * 2010-11-10 2013-10-08 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
KR101894221B1 (ko) 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
KR101912582B1 (ko) 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US20150214369A1 (en) * 2014-01-27 2015-07-30 Globalfoundries Inc. Methods of forming epitaxial semiconductor material on source/drain regions of a finfet semiconductor device and the resulting devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111163A1 (en) * 2006-11-14 2008-05-15 Infineon Technologies Ag Field effect transistor with a fin structure
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管
US20130288456A1 (en) * 2012-04-26 2013-10-31 Kuo-Chih Lai Semiconductor device and fabricating method thereof
US20140027863A1 (en) * 2012-07-30 2014-01-30 International Business Machines Corporation Merged fin finfet with (100) sidewall surfaces and method of making same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301951A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN107301951B (zh) * 2016-04-15 2021-11-09 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN107527816B (zh) * 2016-06-16 2021-09-28 三星电子株式会社 制造用于鳍式场效应晶体管的源极-漏极接触件的方法
CN107527816A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 制造用于鳍式场效应晶体管的源极‑漏极接触件的方法
CN107968118A (zh) * 2016-10-19 2018-04-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN113782531A (zh) * 2016-11-29 2021-12-10 台湾积体电路制造股份有限公司 包括鳍式场效应晶体管的半导体器件
CN109273528A (zh) * 2017-07-18 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109273528B (zh) * 2017-07-18 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109427783A (zh) * 2017-08-22 2019-03-05 三星电子株式会社 集成电路装置
CN109427783B (zh) * 2017-08-22 2023-05-16 三星电子株式会社 集成电路装置
CN109427907A (zh) * 2017-08-30 2019-03-05 三星电子株式会社 半导体器件及其制造方法
CN109427907B (zh) * 2017-08-30 2023-11-07 三星电子株式会社 半导体器件及其制造方法
CN109994418A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20160093741A1 (en) 2016-03-31
TW201613098A (en) 2016-04-01
KR20160037639A (ko) 2016-04-06
KR102265956B1 (ko) 2021-06-17
US9466724B2 (en) 2016-10-11
CN105470305B (zh) 2019-04-26
TWI662704B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
CN105470305A (zh) 具有源极/漏极的半导体器件及其制造方法
US11322590B2 (en) Semiconductor device having asymmetrical source/drain
US9673300B2 (en) Semiconductor devices including a gate core and a fin active core and methods of fabricating the same
KR102432268B1 (ko) 반도체 소자 및 그 제조 방법.
US9178039B2 (en) Semiconductor device
US9064956B2 (en) Semiconductor device having buried gate, method of fabricating the same, and module and system having the same
US20190207009A1 (en) Semiconductor device and manufacturing method thereof
US9704865B2 (en) Semiconductor devices having silicide and methods of manufacturing the same
US11600698B2 (en) Semiconductor devices
KR102424964B1 (ko) 반도체 소자 및 그 제조방법
CN102446919B (zh) 具有垂直沟道晶体管的半导体存储器件及其制造方法
US9716094B2 (en) Semiconductor device having capacitor and method of fabricating the semiconductor device
KR20170134170A (ko) 반도체 장치 및 이의 제조 방법
KR20160049870A (ko) 반도체 소자 및 그 제조 방법
KR102083493B1 (ko) 반도체 소자의 제조방법
KR100363097B1 (ko) 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
US9508732B2 (en) Semiconductor devices including a gate electrode and methods of manufacturing the same
US20170133230A1 (en) Semiconductor device having vertical silicon pillar transistor
JP2011187531A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant