CN104701166B - 半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；形成覆盖所述半导体衬底和栅极结构的掩膜层；采用沉积工艺在所述掩膜层表面形成光刻胶保护层；在所述光刻胶保护层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的光刻胶保护层和掩膜层；以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽；去除所述图形化的光刻胶层；去除所述光刻胶保护层；采用外延工艺形成填充满所述凹槽的应力层。本发明提高外延工艺的选择性，避免在不期望区域进行应力层材料的生长，提高半导体器件的电学性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造领域技术，特别涉及半导体器件的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS器件中的电子，PMOS器件中的空穴）迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

目前，采用嵌入式锗硅（Embedded SiGe）或/和嵌入式碳硅（Embedded SiC）技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅（SiGe）之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅（SiC）之间晶格失配形成的拉应力，以提高NMOS器件的性能。

嵌入式锗硅和嵌入式碳硅技术的应用在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件的制作工艺仍存在需要解决的问题。

发明内容

本发明解决的问题是提供一种优化的半导体器件的形成方法，提高外延工艺的选择性，避免在不期望区域进行应力层材料的生长，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；形成覆盖所述半导体衬底和栅极结构的掩膜层；采用沉积工艺在所述掩膜层表面形成光刻胶保护层；在所述光刻胶保护层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的掩膜层和光刻胶保护层；以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽；去除所述图形化的光刻胶层；去除所述光刻胶保护层；采用外延工艺形成填充满所述凹槽的应力层。

可选的，所述沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。

可选的，所述原子层沉积工艺为热原子层沉积或等离子体增强原子层沉积。

可选的，所述热原子层沉积工艺的工艺参数为：反应气体包括硅源气体和氧源气体，其中，硅源气体为Si₂Cl₆或二叔丁基氨基硅烷，氧源气体为H₂O或O₃，硅源气体流量为100sccm至5000sccm，氧源气体流量为100sccm至5000sccm，反应腔室压强为0.01托至10托，腔室温度为20度至500度。

可选的，所述光刻胶保护层的材料为氧化硅。

可选的，所述光刻胶保护层的厚度为0.5纳米至5纳米。

可选的，所述掩膜层的材料为氮化硅。

可选的，所述凹槽的形状为U形、方形或sigma形。

可选的，当所述凹槽的形状为sigma形时，所述凹槽的形成步骤包括：以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述光刻胶保护层和掩膜层，刻蚀去除与栅极结构相邻的部分厚度的半导体衬底，在所述半导体衬底内形成预凹槽；对所述预凹槽进行湿法刻蚀，在半导体衬底内形成凹槽。

可选的，在形成所述预凹槽之后，去除图形化的光刻胶层。

可选的，所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水。

可选的，所述湿法刻蚀工艺刻蚀去除光刻胶保护层。

可选的，在形成应力层之前，还包括步骤：对所述凹槽进行预清洗处理。

可选的，所述预清洗处理为湿法清洗或等离子体刻蚀。

可选的，所述湿法清洗的清洗液体为氢氟酸溶液；所述等离子体刻蚀的刻蚀气体为NH₃和NF₃。

可选的，对所述凹槽进行预清洗处理之后，掩膜层表面的光刻胶保护层被全部去除。

可选的，采用选择性外延工艺形成所述应力层。

可选的，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。

可选的，所述应力层的材料为SiGeB，选择性外延工艺的工艺参数为：反应气体包括硅源气体、锗源气体、硼源气体、HCl和H₂，硅源气体为SiH₄、SiH2Cl₂或Si₂H₆，锗源气体为GeH₄，硼源气体为B₂H₆，其中，硅源气体流量为5sccm至500sccm，锗源气体流量为5sccm至500sccm，硼源气体流量为5sccm至500sccm，HCl气体流量为1sccm至300sccm，H2流量为1000sccm至50000sccm，反应腔室压强为0.05托至50托，腔室温度为400度至900度。

可选的，形成的半导体器件为NMOS晶体管、PMOS晶体管或CMOS晶体管。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案中，采用沉积工艺在掩膜层表面形成光刻胶保护层，所述沉积工艺对掩膜层造成的损伤小，且在后续进行湿法刻蚀和预清洗处理后，光刻胶保护层被全部去除，暴露出掩膜层的表面；由于在相同的外延工艺条件下，掩膜层的材料具有比光刻胶保护层材料更好的选择性，本发明技术方案中，采用外延工艺形成应力层时，暴露出外延腔室的为掩膜层，使得选择性外延工艺的选择性好，从而避免在不期望区域进行应力层材料的生长，从而提高半导体器件的电学性能。

同时，在掩膜层表面沉积光刻胶保护层，光刻胶保护层的材料为氧化硅，所述光刻胶保护层中含有大量的O键，在光刻胶保护层表面形成光刻胶层并对光刻胶层进行图形化时，光刻胶保护层中的O原子在光刻胶中扩散系数低，因此光刻胶保护层中的氧原子难以扩散至光刻胶层中，从而避免杂质扩散进入光刻胶层中造成光刻胶层对光的敏感度发生变化；本发明在对光刻胶层进行图形化时，光刻胶层对光的敏感度保持不变，使得光刻胶层正确的显影，形成与设定目标一致的图形化的光刻胶层。

进一步，本发明技术方案中，采用湿法刻蚀工艺刻蚀形成凹槽的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水，即刻蚀液体为TMAH和SC1溶液；所述SC1溶液在进行湿法刻蚀的同时，还可以去除凹槽底部和侧壁的部分杂质，从而减少对凹槽进行预清洗处理工艺的时间；预清洗处理主要去除SC1溶液未能去除的氧化物杂质，因此预清洗处理采用氢氟酸溶液作为清洗液体，氢氟酸溶液对隔离结构的材料也具有刻蚀作用；本发明减少了预清洗处理的工艺时间，从而减少了对隔离结构的刻蚀时间，防止隔离结构材料被过度刻蚀，提供半导体器件的可靠性，防止发生漏电或电连接。

附图说明

图1为本发明一实施例提供的半导体器件形成方法的流程示意图；

图2至图11为本发明另一实施例提供的半导体器件形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术半导体器件的形成工艺仍存在需要解决的问题。

针对半导体器件的形成工艺进行研究，半导体器件的形成工艺包括如下步骤，请参考图1：步骤S1、提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域由隔离结构隔离；步骤S2、在所述第一区域半导体衬底表面形成第一栅极结构，在所述第二区域半导体衬底表面形成第二栅极结构，且所述第一栅极结构、第二栅极结构两侧形成有侧墙；步骤S3、形成覆盖半导体衬底、第一栅极结构和第二栅极结构的掩膜层；步骤S4、形成覆盖第一区域的光刻胶层；步骤S5、以所述光刻胶层为掩膜，刻蚀掩膜层，形成图形化的掩膜层；步骤S6、以图形化的掩膜层为掩膜，刻蚀与第一栅极结构相邻的半导体衬底形成凹槽；步骤S7、采用选择性外延工艺形成填充满所述凹槽的应力层；步骤S8、去除所述掩膜层，在所述第一栅极结构和第二栅极结构顶部形成金属硅化物。

上述半导体器件的形成方法中，步骤S4形成覆盖第一区域的光刻胶层的工艺步骤包括：形成覆盖掩膜层的初始光刻胶层；对所述初始光刻胶层进行曝光显影工艺，形成图形化的光刻胶层。然而，上述方法形成的光刻胶层无法清晰显影，导致后续图形化掩膜层的工艺发生偏差，影响半导体器件的形成。导致形成的光刻胶层无法清晰显影的原因在于：掩膜层的材料为氮化硅，掩膜层中存在大量的Si-N键；当在掩膜层表面形成初始光刻胶层进行曝光显影时，Si-N键中的N原子扩散至初始光刻胶层中，导致初始光刻胶层对光的敏感度发生改变，影响初始光刻胶层的曝光显影质量，从而导致形成的光刻胶层无法清晰显影，影响半导体器件的形成工艺。

为解决上述光刻胶层无法清晰显影的问题，通常采用的方法为：在形成光刻胶层之前，对掩膜层进行灰化氧化工艺，使得掩膜层表面的Si-N键断裂，与灰化氧化工艺中的O₂发生反应形成Si-O键，所述Si-O键对光刻胶层的曝光显影影响小，从而使得形成的光刻胶层清晰准确的显影。

然而，针对半导体器件的形成方法进行进一步研究发现，后续在形成金属硅化物时，在第一区域半导体衬底和第一栅极结构顶部和侧壁均形成了金属硅化物，影响半导体器件的电学性能，导致半导体器件的可靠性变差。

上述问题产生的原因为：灰化氧化工艺导致第一区域掩膜层表面的材料转化为SiON，SiON材料难以从掩膜层表面去除，且灰化氧化工艺使得掩膜层材料结构发生变化；后续在进行选择性外延工艺时，所述选择性外延工艺的选择性变差，在掩膜层表面也会生长应力层材料；应力层形成工艺完成后，在掩膜层表面具有应力层材料，所述应力层材料覆盖在掩膜层表面，导致掩膜层不能被去除；后续在第一栅极结构顶部和第二栅极结构顶部形成金属硅化物时，由于第一区域掩膜层未能去除且掩膜层表面形成有应力层材料，应力层材料为形成金属硅化物提供Si原子，则在第一区域掩膜层表面都形成了金属硅化物，导致在不期望区域形成了金属硅化物，从而导致半导体器件的电学性能变差，半导体器件的可靠性变差。

上述方法形成的半导体器件还存在相邻晶体管之间易发生电连接的问题，针对半导体器件的形成方法进行进一步研究发现，产生相邻晶体管间易发生导通问题的原因在于：一方面，为提高应力层的质量，在凹槽形成之后应力层形成之前，需要对凹槽进行预清洗处理，所述预清洗处理采用的液体为氢氟酸溶液；而半导体衬底内隔离结构的材料为氧化硅，在采用氢氟酸溶液对凹槽进行预清洗处理的同时，所述氢氟酸溶液还对隔离结构的材料进行了刻蚀。另一方面，当凹槽的形状为sigma形状时，所述凹槽的形成步骤为：采用干法刻蚀工艺刻蚀半导体衬底形成预凹槽，采用湿法刻蚀工艺对所述预凹槽进行刻蚀形成凹槽；所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵和氢氟酸溶液，所述氢氟酸溶液也对隔离结构的材料进行了刻蚀；上述两方面的原因导致在半导体器件形成后，隔离结构的材料被严重刻蚀，使得隔离结构的隔离效果变差，相邻晶体管之间发生电连接，影响半导体器件的电学性能。

为此，本发明提供一种半导体器件的形成方法，采用沉积工艺在掩膜层表面形成光刻胶保护层，所述光刻胶保护层提高了光刻胶层显影的质量，且在形成应力层之前去除所述光刻胶保护层，提高形成应力层工艺的选择性，避免在不期望区域形成应力层的材料，提高半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图11为本发明另一实施例提供的半导体器件的形成过程的剖面结构示意图。

请参考图2，提供半导体衬底200，所述半导体衬底200表面形成有栅极结构。

需要说明的是，所述半导体衬底200包括第一区域I和第二区域II中的一种或两种。所述半导体衬底200只包括第一区域I或第二区域II时，形成的晶体管为NMOS晶体管或PMOS晶体管；所述半导体衬底200包括第一区域I和第二区域II时，形成的晶体管为CMOS晶体管。

本实施例中，以所述半导体衬底200包括第一区域I和第二区域II，且第一区域I为NMOS区域，第二区域II为PMOS区域，形成的半导体器件为CMOS晶体管作示范性说明，所述第一区域I和第二区域II的位置可以互换。

本实施例中，所述栅极结构包括位于第一区域I半导体衬底200表面的第一栅极结构210以及位于第二区域II半导体衬底200表面的第二栅极结构220。在本发明其他实施例中，若半导体衬底只包括第一区域或第二区域中的一种，则所述栅极结构只包括第一区域半导体衬底表面的栅极结构或第二区域半导体衬底表面的栅极结构。

所述半导体衬底200为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种；所述半导体衬底200也可以为Si衬底、Ge衬底、SiGe衬底或GaAs衬底；所述半导体衬底200表面还可以形成若干外延界面层或应变层以提高半导体器件的电学性能。

本实施例中，所述半导体衬底200为Si衬底。

本实施例中，在所述半导体衬底200内还具有隔离结构201，防止第一区域I和第二区域II之间电学连接。所述隔离结构201的填充材料可以为氧化硅、氮化硅或氮氧化硅中的一种或几种，本实施例中，所述隔离结构201的填充材料为氧化硅。

为满足半导体器件不断小型化的发展趋势，在第一区域半导体衬底表面可以具有一个第一栅极结构，也可以具有多个第一栅极结构，且多个第一栅极结构的材料和结构可以相同也可以不同；第二区域半导体衬底表面可以具有一个第二栅极结构，也可以具有多个第二栅极结构，且多个第二栅极结构的材料和结构可以相同也可以不同。

本实施例中，以第一区域I半导体衬底200表面形成一个第一栅极结构210，第二区域II半导体衬底200表面形成两个第二栅极结构220且两个第二栅极结构220的材料和结构相同，且其中一个第二栅极结构220侧壁靠近隔离结构201作示范性说明。在本发明其他实施例中，所述第一栅极结构210或第二栅极结构220可以部分位于隔离结构201表面或远离隔离结构201，不应过分限制第一栅极结构210或第二栅极结构220与隔离结构201之间的位置关系。

所述第一栅极结构210包括位于所述半导体衬底200表面的第一栅氧化层211、位于所述第一栅氧化层211表面的第一栅电极层212、位于第一栅电极层212表面的第一栅掩蔽层213。

所述第二栅极结构220包括位于所述半导体衬底200表面的第二栅氧化层221、位于所述第二栅氧化层221表面的第二栅电极层222、位于第二栅电极层222表面的第二栅掩蔽层223。

所述第一栅氧化层211或第二栅氧化层221的材料为氧化硅或高k介质材料（高k介质材料指的是相对介电常数大于3.9（SiO₂的相对介电常数）的介质材料），所述第一栅电极层212或第二栅电极层222的材料为多晶硅、掺杂的多晶硅或金属，所述第一栅掩蔽层213或第二栅掩蔽层223的材料为氮化硅。

请继续参考图2，在半导体衬底200表面形成侧墙202，所述侧墙202位于第一栅极结构210和第二栅极结构220两侧。

所述侧墙202保护第一栅极结构210和第二栅极结构220两侧不被后续工艺破坏。

所述侧墙202的材料为氮氧化硅或氮化硅，所述侧墙202可以为单层结构也可以为多层结构。

本实施例中，所述侧墙202为氮化硅的单层结构。

在形成所述侧墙202之前，还可以对所述第一栅极结构210或第二栅极结构220两侧的半导体衬底200进行轻掺杂离子注入，形成轻掺杂区（LDD），防止半导体器件发生热载流子效应；在形成所述侧墙202之后，还可以对第一栅极结构210或第二栅极结构220两侧的半导体衬底200进行离子注入，形成口袋区，所述口袋区与所述轻掺杂区的掺杂类型相反，在一定程度上防止半导体器件发生短沟道效应。需要说明的是，所述口袋区可以在轻掺杂区之前或之后形成。

请参考图3，形成覆盖所述半导体衬底200和栅极结构的掩膜层203。

具体的，本实施例中，所述掩膜层203覆盖半导体衬底200、侧墙202、第一栅极结构210和第二栅极结构220。

所述掩膜层203的作用为：作为后续刻蚀半导体衬底200形成凹槽的掩膜，保护第一区域I的第一栅极结构210不被凹槽的形成工艺所破坏。

掩膜层203作为后续形成凹槽工艺的掩膜，掩膜层203的材料必须满足以下两个条件：首先，在后续采用选择性外延工艺形成应力层时，所述应力层仅仅填充满凹槽，因此，掩膜层203与半导体衬底200材料间必须具有较高的选择性；其次，在后续形成凹槽以及清洗凹槽工艺中存在氢氟酸溶液，因此，所述掩膜层203的材料必须具有较高的抗氢氟酸溶液刻蚀的能力。为满足上述对掩膜层203材料的要求。

本实施例中，所述掩膜层203的材料为氮化硅，所述掩膜层203的厚度为50埃至200埃。

采用化学气相沉积工艺形成所述掩膜层203。作为一个实施例，所述化学气相沉积的具体工艺参数为：向反应腔室内通入NH₃和硅源气体，所述硅源气体为SiH₄或SiH₂Cl₂，其中NH₃流量为5sccm至1000sccm，硅源气体流量为5sccm至500sccm，反应腔室温度为300度至800度，反应腔室压强为0.05托至50托。

请参考图4，采用沉积工艺在所述掩膜层203表面形成光刻胶保护层204。

本实施例中，所述光刻胶保护层204的材料为氧化硅，所述光刻胶保护层204的厚度为0.5纳米至5纳米。

所述光刻胶保护层204的作用为防止掩膜层中的原子扩散至光刻胶层中影响其光敏感性，从而导致后续对光刻胶层图形化时发生偏差。其具体原理在于，光刻胶保护层204的材料为氧化硅，其内部具有大量的Si-O键，后续在第一区域I的光刻胶保护层204表面曝光显影形成光刻胶层时，由于Si-O键中的O原子扩散系数较低，O原子难以扩散至初始光刻胶层中，初始光刻胶层各区域保持对光的敏感度不变，使得初始光刻胶层能够很好的进行曝光显影，形成的图形化的光刻胶层与设定目标一致。而掩膜层的材料为氮化硅，具有大量的Si-N键，若直接在掩膜层表面形成初始光刻胶层，Si-N键中的N原子易扩散至初始光刻胶层中，导致初始光刻胶层对光的敏感度发生变化，进而导致在对初始光刻胶层进行曝光显影工艺后，形成的图形化的光刻胶层发生偏差。采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述光刻胶保护层204。

采用沉积工艺形成所述光刻胶保护层204的好处为：采用沉积工艺在掩膜层203表面形成光刻胶保护层204，所述沉积工艺不会对掩膜层203的材料产生影响，掩膜层203的材料始终为氮化硅；并且，采用沉积工艺形成的光刻胶保护层204，后续在进行湿法刻蚀工艺或预清洗处理时，光刻胶保护层204很容易被去除而暴露出掩膜层203，由于在选择性外延工艺中，外延工艺对氮化硅的选择性优于对氧化硅的选择性，使得在后续采用选择性外延工艺形成应力层时，材料为氮化硅的掩膜层203暴露在外延选择腔室中，从而提高外延工艺的选择性，避免在不期望区域进行应力层材料的生长，提高形成的半导体器件的可靠性。而现有技术中，对掩膜层进行灰化氧化处理，使得掩膜层表面区域的材料由氮化硅转化为氮氧化硅，所述氮氧化硅材料难以被去除，并且灰化工艺对掩膜层造成了损伤，使得后续外延工艺的选择性变差，导致在不期望区域进行应力层材料的生长，影响半导体器件的电学性能。

作为一个实施例，采用原子层沉积工艺形成所述光刻胶保护层204，所述原子层沉积工艺为热原子层沉积或等离子增强原子层沉积。

本实施例中，采用热原子层沉积工艺形成所述光刻胶保护层204。所述热原子层沉积工艺的工艺参数为：反应气体包括硅源气体和氧源气体，其中，硅源气体为Si₂Cl₆或二叔丁基氨基硅烷（BTBAS：C₈H₂₂N₂Si），氧源气体为H₂O或O₃，硅源气体流量为100sccm至5000sccm，氧源气体流量为100sccm至5000sccm，反应腔室压强为0.01托至10托，腔室温度为20度至500度。

请参考图5，在所述光刻胶保护层204表面形成图形化的光刻胶层205。

本实施例中，以在第二区域II形成应力层为例做示范性说明，所述图形化的光刻胶层205覆盖第一区域I的光刻胶保护层204，暴露出第二区域II的光刻胶保护层204。

所述光刻胶层205的形成步骤包括：形成覆盖光刻胶保护层204的初始光刻胶层；对所述初始光刻胶层进行曝光显影工艺，去除位于第二区域II光刻胶保护层204表面的初始光刻胶层，形成图形化的光刻胶层205，所述图形化的光刻胶层205位于第一区域I光刻胶保护层204表面。

本实施例中，所述初始光刻胶层形成于光刻胶保护层204表面，所述光刻胶保护层204内具有大量的Si-O键，O原子在光刻胶中的扩散系数低，使得O原子难以扩散至初始光刻胶层中，初始光刻胶层各区域对光的敏感度一致，因此初始光刻胶层经过曝光工艺后，能够清晰准确的进行显影处理，形成的图形化的光刻胶层205满足设定目标。

请参考图6，以所述图形化的光刻胶层205为掩膜，采用干法刻蚀工艺刻蚀所述光刻胶保护层204和掩膜层203，形成图形化的掩膜层和光刻胶层保护层；以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀去除与第二栅极结构220相邻的部分厚度的半导体衬底200，在所述半导体衬底200内形成预凹槽206。

本实施例中，刻蚀所述光刻胶保护层204和掩膜层203，形成图形化的掩膜层203和光刻胶保护层204。具体的，以所述图形化的光刻胶层205为掩膜，刻蚀去除第二区域II的光刻胶保护层204和掩膜层203，暴露出第二区域II隔离结构201、第二栅极结构220以及第二区域II半导体衬底200，继续刻蚀与第二栅极结构220相邻的部分厚度的半导体衬底200；刻蚀与第二栅极结构220相邻的第二区域II部分厚度的半导体衬底200，在第二区域II半导体衬底200内形成预凹槽206。在刻蚀与第二栅极结构220相邻的半导体衬底200时，第一区域I的光刻胶层205保护第一区域I半导体衬底200和第一栅极结构210不被所述刻蚀工艺所破坏。

并且，在刻蚀形成预凹槽206的工艺过程中，所述刻蚀工艺为各向异性刻蚀工艺，所述各向异性刻蚀工艺对晶面（100）的刻蚀速率高，本实施例形成的光刻胶保护层204的晶面为(100)，所述第一区域I的光刻胶层205位于光刻胶保护层204表面，避免光刻胶保护层204被干法刻蚀工艺刻蚀去除。若在刻蚀形成预凹槽206之前去除光刻胶层205，则所述刻蚀形成预凹槽206的工艺也会对光刻胶保护层204造成刻蚀，严重的，若将光刻胶保护层204全部刻蚀去除暴露出掩膜层203，则所述刻蚀工艺对掩膜层203也造成了刻蚀，导致后续在进行选择性外延时的选择性变差。

作为一个实施例，所述干法刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺的工艺参数为：反应气体包括CF₄、CHF₃和Ar，CF₄流量为50sccm至100sccm，CHF₃流量为10sccm至100sccm，Ar流量为100sccm至300sccm，源功率为50瓦至1000瓦，偏置功率为50瓦至250瓦，压强为50毫托至200毫托，腔室温度为20度至90度。

请参考图7，去除所述图形化的光刻胶层205（请参考图6）。

采用灰化工艺或湿法刻蚀工艺去除所述光刻胶层205。本实施例中，采用灰化工艺去除所述光刻胶层205，所述灰化工艺的工艺参数为：所述灰化工艺采用的气体为氧气，氧气流量为10sccm至1000sccm，反应温度为40度至250度。

本实施例中，在形成预凹槽206之后，去除所述图形化的光刻胶层205，避免光刻胶保护层204被形成预凹槽206的刻蚀工艺刻蚀去除，从而避免掩膜层203受到干法刻蚀工艺造成的刻蚀损伤，提高后续外延工艺的选择性，从而避免后续在不期望区域形成应力层的材料。

请参考图8，对所述预凹槽206（请参考图7）进行湿法刻蚀，在半导体衬底200内形成凹槽207，且所述湿法刻蚀工艺刻蚀去除光刻胶保护层204（请参考图7）。

本实施例中，所述凹槽207的形成为sigma（Σ）形。Σ形的凹槽207侧壁向半导体器件沟道区方向内凹，这种形状可以有效缩短半导体器件沟道长度，满足半导体器件尺寸小型化的要求；且Σ形的凹槽207具有在栅极结构下方较大下切的特点，这种形状凹槽207内形成应力材料可以对器件沟道区产生更大的应力。

本实施例中，所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵（TMAH）、氨水、双氧水和水，其中，氨水、双氧水和水称为SC1溶液。

由于采用TMAH和SC1溶液作为湿法刻蚀的刻蚀液体时，湿法刻蚀对晶面（100）的刻蚀速率比对晶面（111）的刻蚀速率大，因此当湿法刻蚀工艺完成后，形成Σ形的凹槽207。

本实施例中，由于前述形成预凹槽206的工艺为干法刻蚀，所述干法刻蚀工艺完成后，预凹槽206内具有杂质，且在采用湿法刻蚀工艺刻蚀预凹槽206过程中，湿法刻蚀也会在凹槽207内产生杂质；采用TMAH和SC1溶液作为湿法刻蚀的刻蚀液体，SC1溶液在对预凹槽206进行湿法刻蚀的同时，SC1溶液还可以起到清洗凹槽207内杂质的作用，在凹槽207形成后，位于凹槽207侧壁和底部的杂质减少；并且，本实施例中，TMAH和SC1溶液对隔离结构201的材料无影响，防止在进行湿法刻蚀工艺时，所述湿法刻蚀工艺刻蚀去除隔离结构201的材料，防止半导体器件发生电连接或漏电问题。而现有技术中，采用TMAH和氢氟酸溶液作为湿法刻蚀的刻蚀液体，氢氟酸溶液去除凹槽内杂质的能力较SC1溶液更弱，并且氢氟酸溶液也会刻蚀去除隔离结构的材料，导致隔离结构电隔离的能力变差，影响半导体器件的电学性能。

本实施例中，在采用湿法刻蚀工艺刻蚀形成凹槽207的过程中，所述湿法刻蚀工艺还刻蚀去除光刻胶保护层204。

本实施例中，在湿法刻蚀工艺完成后，光刻胶保护层204被全部刻蚀去除；在本发明其他实施例中，在湿法刻蚀工艺完成后，部分厚度的光刻胶保护层被刻蚀去除。

需要说明的是，以图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽。本实施例中，凹槽207的形状为Σ形，所述凹槽207的形成步骤包括：采用干法刻蚀工艺刻蚀与第二栅极结构220相邻的部分厚度的半导体衬底200，在所述半导体衬底200内形成预凹槽206；对所述预凹槽206进行湿法刻蚀，在半导体衬底200内形成凹槽207。在本发明其他实施例中，所述凹槽的形状可以为方形或U形。当所述凹槽的形状为方形或U形时，采用干法刻蚀工艺对与第二栅极结构相邻的半导体衬底进行刻蚀，在第二区域半导体衬底内形成凹槽。

请参考图9，对所述凹槽207进行预清洗处理208。

所述预清洗处理208为湿法清洗或等离子体刻蚀。所述等离子体刻蚀的刻蚀气体为NH₃和NF₃，所述湿法清洗的清洗液体为氢氟酸溶液。所述预清洗处理208的目的为：尽管采用SC1溶液作为湿法刻蚀形成凹槽207时，SC1溶液可以去除凹槽207内的杂质，但是SC1溶液对凹槽207内氧化物杂质的去除能力较弱；后续在进行选择性外延工艺时，凹槽207的表面越洁净，形成的应力层的质量越好，因此，在形成应力层之前，对凹槽207进行预清洗处理208，去除位于凹槽207底部和侧壁的氧化物杂质。

本实施例中，由于形成凹槽207的湿法刻蚀的刻蚀液体包括SC1溶液，所述SC1溶液能够刻蚀去除除氧化物杂质之外的杂质，使得预清洗处理208需要去除的杂质量减少，从而减少预清洗处理208的工艺时间，防止隔离结构201长时间暴露在预清洗处理208工艺环境中，避免隔离结构201被过度刻蚀，从而提高半导体器件的可靠性。

需要说明的是，所述预清洗处理208对光刻胶保护层204的材料也具有刻蚀作用；对所述凹槽207进行预清洗处理208之后，掩膜层203表面的光刻胶保护层204被全部去除。在进行预清洗处理208之前，若在掩膜层203表面仍具有部分厚度的光刻胶保护层204，则所述预清洗处理208也会对剩余的光刻胶保护层204进行刻蚀处理，使得光刻胶保护层204被全部刻蚀去除，暴露出掩膜层203的表面。

请参考图10，采用外延工艺形成填充满所述凹槽207的应力层209。

本实施例以所述应力层209的顶部与半导体衬底200表面齐平做示范性说明。在本发明其他实施例中，为了向第二区域沟道区施加适当的应力作用，所述应力层的顶部也可以高于半导体衬底表面。

所述应力层209的材料为SiGe、SiGeB、SiC或SiCP。其中，当第二区域II为NMOS区域时，所述应力层209的材料为SiC或SiCP，所述应力层209为NMOS区域的沟道区提供拉应力作用，从而提高NMOS区域载流子迁移率；当第二区域II为PMOS区域时，所述应力层209的材料为SiGe或SiGeB，所述应力层209为PMOS区域的沟道区提供压应力作用。本实施例以第二区域II为PMOS区域作示范性说明，所述应力层209的材料为SiGe或SiGeB。

采用选择性外延工艺形成所述应力层209。

作为一个实施例，所述应力层209的材料为SiGeB，应力层209的材料中Ge原子百分比为10%至50%，选择性外延工艺的工艺参数为：反应气体包括硅源气体、锗源气体、硼源气体、HCl和H₂，硅源气体为SiH₄、SiH₂Cl₂或Si₂H₆，锗源气体为GeH₄，硼源气体为B₂H₆，其中，硅源气体流量为5sccm至500sccm，锗源气体流量为5sccm至500sccm，硼源气体流量为5sccm至500sccm，HCl气体流量为1sccm至300sccm，H₂流量为1000sccm至50000sccm，反应腔室压强为0.05托至50托，腔室温度为400度至900度。

本实施例中，在进行选择性外延工艺之前，掩膜层203表面的光刻胶保护层204（请参考图7）被全部去除，暴露在外延反应腔室中的为掩膜层203，掩膜层203的材料为氮化硅，使得选择性外延工艺的选择性强，从而防止在第一区域I的掩膜层203表面进行应力层209材料的生长；而现有技术中，在进行选择性外延工艺时，第一区域暴露在外延反应腔室中的掩膜层表面材料为SiON，且掩膜层受到损伤，使得选择性外延工艺的选择性差，在进行选择性外延工艺时，第一区域的掩膜层表面进行了应力层材料的生长，导致难以去除第一区域的掩膜层，后续在形成金属自对准硅化物时，在第一区域形成金属自对准硅化物，影响半导体器件的电学性能。

请参考图11，去除所述掩膜层203（请参考图10）。

采用湿法刻蚀工艺刻蚀去除所述掩膜层203。作为一个实施例，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中溶液温度为120度至200度，磷酸的质量百分比为65%至85%。

本实施例中，由于在进行选择性外延工艺形成应力层209时，外延工艺的选择性好，从而避免在掩膜层203表面进行应力层209材料的生长，使得去除掩膜层203的工艺简单易行。

后续的工艺步骤包括：在第一栅极结构210和第二栅极结构220顶部形成自对准金属硅化物，减小半导体器件的接触电阻。

综上，本发明提供的半导体器件的形成方法的技术方案具有以下优点：

首先，本实施例中，采用沉积工艺在掩膜层表面形成光刻胶保护层，在形成应力层之前，所述光刻胶保护层容易被去除，使得在采用外延工艺形成应力层时，暴露出外延腔室中的为掩膜层，提高外延工艺的选择性，防止在不期望区域进行应力层材料的生长，从而提高半导体器件的可靠性。而现有技术中，对掩膜层进行灰化氧化处理，灰化氧化处理对掩膜层造成损伤，且掩膜层表面形成难以去除的SiON材料，导致外延工艺过程中外延工艺的选择性变差，影响半导体器件的电学性能。

其次，在掩膜层表面形成光刻胶保护层，光刻胶保护层表面形成图形化的光刻胶层时，光刻胶保护层中的O原子扩散系数低，难以扩散至光刻胶层中，使得光刻胶层各区域对光的敏感度保持一致；在形成图形化的光刻胶层时，由于光刻胶层各区域对光的敏感度一致，使得形成的图形化的光刻胶层能够正确清晰的显影，形成的图形化的光刻胶层与设定目标一致。

再次，本实施例中，对预凹槽进行湿法刻蚀的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水；所述湿法刻蚀的刻蚀液体在对预凹槽进行湿法刻蚀的同时，所述刻蚀液体可以去除凹槽底部和侧壁除氧化物杂质以外的杂质，从而减少了氢氟酸溶液预清洗处理凹槽的预清洗时间，减少了氢氟酸溶液腐蚀隔离结构材料的时间，防止隔离结构材料被过度刻蚀而造成漏电流变大或电连接，提高半导体器件的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底表面形成有栅极结构；

形成覆盖所述半导体衬底和栅极结构的掩膜层；

采用沉积工艺在所述掩膜层表面形成光刻胶保护层；

在所述光刻胶保护层表面形成图形化的光刻胶层；

以所述图形化的光刻胶层为掩膜，刻蚀所述光刻胶保护层和掩膜层，形成图形化的掩膜层和光刻胶保护层；

以所述图形化的光刻胶保护层和掩膜层为掩膜，刻蚀与栅极结构相邻的部分厚度的半导体衬底，形成凹槽；

去除所述图形化的光刻胶层；

去除所述光刻胶保护层；

采用外延工艺形成填充满所述凹槽的应力层。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。

3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述原子层沉积工艺为热原子层沉积或等离子体增强原子层沉积。

4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述热原子层沉积工艺的工艺参数为：反应气体包括硅源气体和氧源气体，其中，硅源气体为Si₂Cl₆或二叔丁基氨基硅烷，氧源气体为H₂O或O₃，硅源气体流量为100sccm至5000sccm，氧源气体流量为100sccm至5000sccm，反应腔室压强为0.01托至10托，腔室温度为20度至500度。

5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述光刻胶保护层的材料为氧化硅。

6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述光刻胶保护层的厚度为0.5纳米至5纳米。

7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料为氮化硅。

8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽的形状为U形、方形或sigma形。

9.根据权利要求8所述的半导体器件的形成方法，其特征在于，当所述凹槽的形状为sigma形时，所述凹槽的形成步骤包括：以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述光刻胶保护层和掩膜层，刻蚀去除与栅极结构相邻的部分厚度的半导体衬底，在所述半导体衬底内形成预凹槽；对所述预凹槽进行湿法刻蚀，在半导体衬底内形成凹槽。

10.根据权利要求9所述的半导体器件的形成方法，其特征在于，在形成所述预凹槽之后，去除图形化的光刻胶层。

11.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为四甲基氢氧化铵、氨水、双氧水和水。

12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺刻蚀去除光刻胶保护层。

13.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成应力层之前，还包括步骤：对所述凹槽进行预清洗处理。

14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述预清洗处理为湿法清洗或等离子体刻蚀。

15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述湿法清洗的清洗液体为氢氟酸溶液；所述等离子体刻蚀的刻蚀气体为NH₃和NF₃。

16.根据权利要求13所述的半导体器件的形成方法，其特征在于，对所述凹槽进行预清洗处理之后，掩膜层表面的光刻胶保护层被全部去除。

17.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用选择性外延工艺形成所述应力层。

18.根据权利要求17所述的半导体器件的形成方法，其特征在于，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。

19.根据权利要求18所述的半导体器件的形成方法，其特征在于，所述应力层的材料为SiGeB，选择性外延工艺的工艺参数为：反应气体包括硅源气体、锗源气体、硼源气体、HCl和H₂，硅源气体为SiH₄、SiH₂Cl₂或Si₂H₆，锗源气体为GeH₄，硼源气体为B₂H₆，其中，硅源气体流量为5sccm至500sccm，锗源气体流量为5sccm至500sccm，硼源气体流量为5sccm至500sccm，HCl气体流量为1sccm至300sccm，H₂流量为1000sccm至50000sccm，反应腔室压强为0.05托至50托，腔室温度为400度至900度。

20.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成的半导体器件为NMOS晶体管、PMOS晶体管或CMOS晶体管。