CN109585289A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109585289A CN109585289A CN201710896660.6A CN201710896660A CN109585289A CN 109585289 A CN109585289 A CN 109585289A CN 201710896660 A CN201710896660 A CN 201710896660A CN 109585289 A CN109585289 A CN 109585289A
- Authority
- CN
- China
- Prior art keywords
- fin
- separation layer
- opening
- layer
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000926 separation method Methods 0.000 claims abstract description 130
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 230000036961 partial effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 198
- 239000000463 material Substances 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000012530 fluid Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 31
- 238000005530 etching Methods 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000003245 coal Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910003828 SiH3 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- DUFGEJIQSSMEIU-UHFFFAOYSA-N [N].[Si]=O Chemical compound [N].[Si]=O DUFGEJIQSSMEIU-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- OLRJXMHANKMLTD-UHFFFAOYSA-N silyl Chemical compound [SiH3] OLRJXMHANKMLTD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有第一鳍部以及位于第一鳍部周围的第二鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部和第二鳍部的侧壁，且暴露出所述第一鳍部和第二鳍部的顶部；去除所述第二鳍部，在所述第一隔离层内形成第二开口；在所述第二开口内形成第二隔离层；回刻蚀所述第一隔离层和第二开口内的第二隔离层，直至暴露出所述主鳍部的顶部和部分侧壁，形成隔离结构。本发明通过第一隔离层保护有效鳍部，避免第二隔离层形成过程中对有效鳍部的污染，造成鳍部损伤，提高了器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展，平面晶体管的栅极尺寸越来越小，从而栅极对沟道电流的控制能力变弱，容易产生短沟道效应，造成漏电流问题，进而影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效晶体管(Fin FET),鳍式场效应晶体管时一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的密度提高，尺寸缩小，鳍式场效应晶体管构成的半导体器件的电学性能和良率仍有待提高。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，能够使得半导体器件的性能提高良率改善。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上具有第一鳍部以及位于第一鳍部周围的第二鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部和第二鳍部的侧壁，且暴露出所述第一鳍部和第二鳍部的顶部；去除所述第二鳍部，在所述第一隔离层内形成第二开口；在所述第二开口内形成第二隔离层；回刻蚀所述第一隔离层和第二开口内的第二隔离层，直至暴露出所述主鳍部的顶部和部分侧壁，形成隔离结构。
可选的，在所述第二开口内形成第二隔离层之前，去除所述第一鳍部，在所述第一隔离层内形成第一开口；在所述第二开口内形成第二隔离层后，回刻蚀所述第一隔离层和第二开口内的第二隔离层前，在所述第一开口内形成主鳍部。
可选的，所述第二隔离层的材料为绝缘材料；所述绝缘材料包括：氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
可选的，所述第二隔离层的形成步骤包括：在所述第一隔离层上和第二开口内形成第二隔离膜；平坦化所述第二隔离膜至暴露出第一隔离层顶部。
可选的，所述第二隔离膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
可选的，所述第一鳍部和第二鳍部的形成步骤包括：提供半导体衬底；在所述半导体衬底部分表面形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀所述半导体衬底，形成所述第一鳍部和第二鳍部。
可选的，所述第一隔离层的形成步骤包括：在所述衬底上采用流体化学气相沉积工艺形成第一隔离膜；平坦化所述第一隔离膜；所述第一隔离膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
可选的，所述流体化学气相沉积的工艺形成步骤包括：在所述衬底上形成含硅的前驱体；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜；对所述初始隔离材料膜进行退火处理，形成第一隔离膜。
可选的，在所述第二开口内形成第二隔离层之前，在所述第一开口和第二开口内部形成保护层。
可选的，去除第一开口内的第二隔离层和第一鳍部开口底部的保护层；在去除第一开口内的第二隔离层和第一鳍部开口底部的保护层之后，外延形成所述主鳍部。
可选的，在形成主鳍部之前，在所述第二开口内形成第二隔离层过程中同时也在第一开口内形成第二隔离层；回刻蚀所述第一隔离层和第二开口内的第二隔离层前，去除第一开口内的第二隔离层；在去除第一开口内的第二隔离层之后，在第一开口内形成所述主鳍部。
可选的，在所述第二开口内形成第二隔离层之前，在所述第一开口和第二开口内部形成保护层。
可选的，所述主鳍部的形成步骤包括：去除第一开口内的第二隔离层和第一鳍部开口底部的保护层；在去除第一开口内的第二隔离层和第一鳍部开口底部的保护层之后，外延形成所述主鳍部。
可选的，所述保护层的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氮氧化硅；所述保护层的厚度为10～30埃。
可选的，形成所述隔离结构之后还包括去除所述主鳍部侧壁上暴露出的保护层。
可选的，当所述主鳍部用于形成N型器件时，所述主鳍部的材料包括硅、铟镓砷或者砷化镓；当所述主鳍部用于形成N型器件时，所述主鳍部的材料包括硅、锗或锗硅。
可选的，形成所述第一鳍部和第二鳍部之后，形成第一隔离层之前在所述衬底上形成氧化层；所述氧化层厚度为：10～50埃。
可选的，回刻蚀所述第一隔离层和第二开口内的第二隔离层的工艺包括：干法刻蚀或湿法刻蚀。
本发明还提供一种采用上述任意一项方法所形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案中第一鳍部的位置后续用于形成主鳍部，主鳍部为有效鳍部。在第一鳍部周围形成第二鳍部可以克服第一鳍部形成过程中的中心区域和边缘区域的刻蚀不一致性，使得形成的第一鳍部形貌一致。去除所述第二鳍部，在所述第一隔离层内形成第二开口的过程中，第二开口和第一鳍部之间的第一隔离层被保留的，在所述第二开口内形成第二隔离层，由于第一隔离层和第二隔离层材料相同，可以直接作为隔离材料，所以可以一起回刻蚀所述第一隔离层和第二隔离层，形成隔离结构。所述第一隔离层能够在第二隔离层形成过程中保护主鳍部免受污染，从而提高器件的性能。且采用本发明技术方案只需要在第二开口内形成第二隔离层，形成工艺相对简单，效率高。
进一步的，去除所述隔离层内的第一鳍部，形成第一开口，在所述第一开口内形成主鳍部，主鳍部材料可以根据具体工艺需求进行选择，可以使不同的器件采用不同的主鳍部材料，能够灵活的形成满足器件要求的主鳍部。
进一步的，先形成第二隔离层后形成主鳍部可以进一步避免形成第二隔离层工艺过程对主鳍部的污染。
附图说明
图1至图5是一种半导体器件的形成方法各步骤的结构示意图；
图6至图14是本发明实施例的半导体器件的形成过程的结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高，尺寸缩小，所形成的鳍式场效应晶体管的性能变差，可靠性下降。以下将结合附图进行说明。
图1至图5是一种半导体器件的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底具有第一区域A和第二区域B，所述第二区域B位于第一区域A周围。
所述衬底上具有鳍部101，所述第一区域A和第二区域B上均具有鳍部101，所述鳍部101顶部有衬垫掩膜层102，在所述鳍部和衬底上形成氧化层103，所述氧化层103覆盖衬底、鳍部侧壁及衬垫掩膜层侧壁，露出衬垫掩膜层102顶部，在所述氧化层上形成隔离膜104，所述隔离膜104覆盖鳍部侧壁，露出鳍部顶部。
请参考图2，去除所述鳍部101，在所述隔离膜104内形成开口(图未示出)，在所述开口内形成有效鳍部105。
请参考图3，回刻蚀第二区域B内的所述隔离膜104和有效鳍部105。
请参考图4，在所述第二区B内形成第二隔离层106，所述第二隔离层106顶部与所述第二鳍部105顶部齐平。
请参考图5，回刻蚀所述第二隔离层106和隔离层104形成隔离结构107；暴露出第一区域A上的有效鳍部105的顶部和侧壁。
第一区域A的鳍部用于形成器件所需的有效鳍部，第二区域B的鳍部是为了克服负载效应而额外形成的伪鳍部。隔离层形成前需要去除第二区域B上的伪鳍部，去除伪鳍部的过程中，第二区域B上的隔离膜也一并去除了，为了形成完整的浅槽隔离结构，在第二区域B上形成第二隔离层106，再同时刻蚀第一区域A和第二区域B的隔离层，形成浅槽隔离结构。
其中，所述第二隔离层106的形成工艺包括流体化学气相沉积工艺(FlowableChemical Vapor Deposition，简称FCVD)，所述流体化学气相沉积工艺具有良好的沟槽填充性能，其通过流动的反应前驱物溶剂包覆所述衬底100和所述有效鳍部的侧壁，然后反应前驱物之间发生化学反应，最后生成物沉积在所述衬底和有效鳍部105的表面。
由于FCVD过程中所述前驱体反应生成很多残余物质需要通过退火来使其挥发掉，同时水气也是前驱体反应过程中的一项产物，热效应过程中水气和其他污染物穿透有效鳍部上的氧化层进入有效鳍部，并且退火在高温下进行，在高温的作用下，有效鳍部材料与水气或者其他污染物发生化学反应，导致有效鳍部的部分材料被消耗，有效鳍部的形貌受损，造成最终的鳍部宽度不一，进而影响鳍式场效应晶体管的性能。
为了解决上述技术问题，本发明通过在第二开口内形成绝缘的第二隔离层，将第二隔离层和第一隔离层一起回刻蚀，避免了先刻蚀去除伪鳍部，再形成第二隔离层，从而避免了形成第二隔离层过程中的水气对鳍部的氧化，使得形成鳍部均匀不一，从而使器件的性能得到提升。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明一实施例的鳍式晶体管的形成过程的剖面结构示意图。
请参考图6，提供衬底200，所述衬底200具有第一区域I，所述第一区域I衬底200上具有一个或者多个第一鳍部201；所述衬底200还具有第二区域II，所述第二区域II位于第一区域I周围，所述第二区域II衬底200上具有一个或者多个第二鳍部211。
所述衬底200、第一鳍部201以及第二鳍部211的形成步骤包括：提供半导体基底(图未示)；在所述半导体基底上形成图形化掩膜层(图未示)。所述图形化掩膜层定义第一鳍部201和第二鳍部211的位置和形状；以所述图形化掩膜层为掩膜，刻蚀所述半导体基底，形成所述衬底200、第一鳍部201、第二鳍部211以及位于第一鳍部201和第二鳍部211顶部的衬垫掩膜层202。
所述半导体基底的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料，其中硅材料包括单晶硅、多晶硅或非晶硅。所述半导体基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料。
在本实施例中，所述半导体基底的材料为单晶硅。即所述衬底200、第一鳍部201、以及第二鳍部211的材料为单晶硅。
所述衬垫掩膜层用于后续对第一隔离膜进行平坦化时，保护所述第一鳍部201和第二鳍部211的顶部不受损伤，同时也作为后续第一隔离膜平坦化时的终止层。
所述图像化掩膜层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中所述图形化掩膜层的形成工艺为化学气相沉积工艺。
所述衬垫掩膜层的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。本实施例中所述衬垫掩膜层的材料为氮化硅。
在一实施例中，所述衬底200、第一鳍部201、以及第二鳍部211的形成步骤还包括：提供半导体基底，在所述半导体基底上先形成初始衬垫掩膜层，在所述初始衬垫掩膜层上形成图形化层，以所述图形化层为掩膜，刻蚀所述初始衬垫掩膜层和所述半导体基底，以形成所述第一鳍部201、第二鳍部211以及位于第一鳍部201和第二鳍部211顶部的衬垫掩膜层202。
请参考图7，在所述第一鳍部201和第二鳍部211上形成氧化层203。
所述氧化层203形成于衬底200上，覆盖所述第一鳍部201和第二鳍部211的侧壁和衬垫掩膜层202的顶部。
在其他实施例中，所述第一鳍部201和第二鳍部211的顶部没有衬垫掩膜层，所述氧化层203覆盖所述第一鳍部201和第二鳍部211的侧壁和顶部。
所述氧化层203的作用是在后续形成第一隔离层时，保护所述第一鳍部201和第二鳍部211，避免被氧化影响鳍部形貌。
所述氧化层203的材料包括氧化硅。
所述氧化层203的厚度为10埃～50埃。
所述氧化层厚度太薄，无法保护第一鳍部201和第二鳍部211不被氧化，所述氧化层厚度太厚，影响后续形成的鳍部的尺寸，增加工艺难度同时也会造成工艺浪费。
所述氧化层203的形成工艺包括沉积工艺、热氧化工艺或湿法氧化工艺中的一种或多种组合。
采用热氧化工艺形成的氧化层203致密性好，性质优良。
本实施例中，采用热氧化工艺形成所述氧化层203。所述热氧化工艺的参数包括：时间为100秒～1000秒，压强为50mtorr～～300torr，氧气与氮气的气体流量比为1/20～1/5。
在另一实施例中，所述氧化层203形成工艺为原位蒸汽生成工艺(In-Situ SteamGeneration，简称ISSG)；所述原位蒸汽生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1slm～50slm，氢气流量为1slm～10slm，时间为10秒～5分钟。所述原位蒸汽生成工艺形成的氧化层203具有良好的阶梯覆盖能力，能够使所形成的氧化层203紧密地覆盖于所述第一鳍部201和第二鳍部211的侧壁和顶部表面，且所形成的所述氧化层203的厚度均匀。
请参考图8，在所述衬底上形成第一隔离层204。所述第一隔离层204覆盖所述第一鳍部201和第二鳍部211的侧壁，且暴露出所述第一鳍部201和第二鳍部211的顶部表面。
所述第一隔离层204的形成步骤包括：在所述衬底200上形成第一隔离膜，所述第一隔离膜覆盖所述第一鳍部201和第二鳍部211的顶部表面；平坦化所述第一隔离膜。
所述第一隔离膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。在本实施例中，所述第一隔离膜的材料为氧化硅。
所述第一隔离膜的形成工艺为流体化学气相沉积工艺(Flowable ChemicalVapor Deposition，简称FCVD)。所述流体化学气相沉积的工艺步骤包括：在所述衬底200上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一鳍部201和第二鳍部211；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(图未示)；对所述初始隔离材料膜进行退火处理形成第一隔离膜。
在其他实施例中，所述第一隔离膜还能够采用等离子体增强化学气相沉积工艺(PECVD)或者高深宽比化学气相沉积工艺(HARP)。
所述平坦化工艺为化学机械抛光工艺(CMP)；在本实施例中，所述化学机械抛光工艺直至暴露出所述第一鳍部201和第二鳍部211的顶部衬垫掩膜层的表面为止。
请参考图9，第一隔离层204形成后，去除所述第一隔离层204内的第二鳍部211，形成第二开口215。
本实施例中，在去除所述第一隔离层204内的第二鳍部211以形成第二开口215的过程中，去除所述第一隔离层204内的第一鳍部201以形成第一开口205。
其他实施例中，可以先去除所述第二鳍部211以形成第二开口215，再去除所述第一鳍部201以形成第一开口205；也可以先去除所述第一鳍部201以形成第一开口205，后去除所述第二鳍部211以形成第二开口215。
去除第一鳍部201以形成第一开口205和去除第二鳍部211以形成第二鳍部开口215的工艺包括：干法刻蚀工艺或湿法刻蚀工艺的一种或多种组合。
本实施例中，去除第一鳍部201以形成第一开口205和去除第二鳍部211以形成第二开口215的工艺为干法刻蚀工艺，所述干法刻蚀的工艺参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。在一个实施例中，刻蚀去除的工艺参数包括：刻蚀气体为HBr、O2和Cl2，还向刻蚀腔室内通入He，刻蚀腔室压强为2毫托至50毫托，刻蚀的源功率为200瓦至2000瓦，刻蚀加偏压功率为10瓦至100瓦，HBr流量为50sccm至500sccm，O2流量为2sccm至20sccm，Cl2流量为10sccm至300sccm，He流量为50sccm至500sccm。
其他实施例中，也可以采用湿法刻蚀工艺去除第一鳍部201形成第一开口205和去除第二鳍部211形成第二开口215的工艺。所述湿法刻蚀的工艺采用的刻蚀溶液可以是四甲基氢氧化氨(TMAH)溶液或KOH溶液。
湿法刻蚀溶剂为四甲基氢氧化铵溶液，四甲基氢氧化铵溶液对硅和氧化硅具有很好的刻蚀选择比，在去除鳍部的条件下对侧壁的氧化硅没有影响，能够保证形成开口的形貌完整。
请参考图10，在所述第一隔离层204上、第一开口205内和第二开口215内形成保护层206。
所述保护层206是为了在后续去除第一开口内的第二隔离层时，保护第一鳍部开口形貌完整，以便后续形成形貌均匀完整的主鳍部。
所述保护层206的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
在本实施例中，所述保护层206的材料为氮化硅。后续形成的第二隔离层的材料为氧化硅，氮化硅相对于氧化硅有很好的选择比，后续去除第一开口内的第二隔离层时，保护层形貌不受影响。
所述保护层206的厚度为10埃～30埃。所述保护层206的厚度过小，后续对所述第一区域I内的第二隔离层刻蚀时对第一开口侧壁造成损失，影响后续形成的主鳍部的形貌；厚度过大时，后续去除时工艺难度加大，材料耗费增多。
所述保护层206的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
原子层沉积工艺有很好的台阶覆盖性。在本实施例中，采用原子层沉积工艺形成所述保护层206。形成所述保护层原子层沉积工艺的参数为：成膜温度是450摄氏度～550摄氏度，压力是0.2毫托耳～1毫托耳。
在一实施例中，所述保护层206的材料为氮氧化硅。形成所述保护层的工艺气体包括四氯化硅、氨气以及水蒸气。
请参考图11，在所述第一开口205和第二开口215内形成保护层206后，在所述第二区域II内的第二开口215内形成第二隔离层207。
本实施例中，还包括：在所述第二开口215内形成第二隔离层207过程中，在第一开口205内形成第二隔离层207。
在一实施例中，不在第一区域I内的第一开口205内形成第二隔离层207。
所述第二区域II内的第二鳍部即为无效鳍部是为了解决刻蚀形成所述第一鳍部制程中的负载效应而形成的。当所述第二鳍部为导电材料时，容易和导电层连通或形成寄生器件影响器件的性能，故去除第二鳍部形成的第二开口内需填充绝缘材料以保证器件的性能。
所述第二隔离层207的材料为氧化硅。
所述第二隔离层207的形成步骤包括：在所述第一隔离层204上形成第二隔离膜(图未示)；平坦化所述第二隔离膜，暴露出第一隔离层204上方的保护层，形成第二隔离层207。
所述第二隔离膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中所述第二隔离膜的形成工艺为化学气相沉积工艺。化学气相沉积工艺的参数为：工艺气体为包括N(SiH3)3、NH3和O2的混合气体，混合气体的流量为20sccm至10000sccm，腔室压强为0.01torr至10torr，温度为30摄氏度至90摄氏度。
其他实施例中通过流体化学气相沉积工艺形成所述第二隔离膜。
所述平坦化工艺为化学机械抛光工艺。所述保护层206作为平坦化工艺的终止层。
请参考图12，在所述第二隔离层207形成之后，去除第一区域I内第一开口205内的第二隔离层和第一开口205底部的保护层206，形成第一鳍部开口208。
形成所述第一鳍部开口208步骤包括：在所述第一隔离层204上形成图像化鳍部掩膜层(图未示)；所述图像化鳍部掩膜层定义出第一鳍部开口208的位置和形状；以所述图形化鳍部掩膜层为掩膜，刻蚀去除第一开口205内的第二隔离层207和第一开口205底部的保护层206，形成所述第一鳍部开口208。
在本实施例中，所述图形化鳍部掩膜层为光刻胶层，采用涂布工艺和光刻工艺形成。
刻蚀去除第一开口205内的第二隔离层207的工艺为各向同性性的干法刻蚀,所述干法刻蚀的参数包括：刻蚀气体包括He、NH3和NF3，刻蚀腔室压强为2torr至10torr，NH3流量为200sccm至500sccm，NF3流量为20sccm至200sccm，He流量为600sccm至2000sccm，刻蚀时间为20秒至100秒。(下标)
刻蚀去除第一开口205底部的保护层206的工艺为各向异性的干法刻蚀，所述干法刻蚀的参数包括：刻蚀气体包括CH2F2、O2和CF4，刻蚀腔室压强为10mtorr至2000mtorr，刻蚀的源功率为100W至1000W，刻蚀加偏压为30V至500V，CH2F2流量为8sccm至50sccm，O2流量为2sccm至30sccm，CF4流量为30sccm至200sccm。
请参考图13，在所述第一鳍部开口208内形成主鳍部209。
当所述主鳍部209用于形成N型器件时，所述主鳍部209的材料包括硅、铟镓砷或者砷化镓；当所述主鳍部209用于形成N型器件时，所述主鳍部209的材料包括硅、锗或锗硅。
所述主鳍部209为晶体管的有效鳍部。所述主鳍部209的材料为硅锗可以提高主鳍部形成的P型器件的沟道区的载流子迁移率。所述主鳍部209的材料为砷化镓或铟镓砷可以提高主鳍部形成的N型器件的沟道区的载流子迁移率。
所述主鳍部209的形成工艺为外延生长工艺。所述衬底200的材料为单晶硅，通过外延生长工艺在单晶硅晶格上形成的半导体鳍部晶格结构稳定，缺陷密度低。
本实施例中，通过在第一开口205和第二开口215内形成第二隔离层207，再去除第一开口205内的第二隔离层207形成第一鳍部开口208；在第一鳍部开口208内形成主鳍部209，第二隔离层207形成在主鳍部209形成之前完成，避免了主鳍部209在第二隔离层207形成过程中的污染物和杂质气体的影响，提高了器件的性能。
请参考图14，回刻蚀所述第一隔离层204和第二开口内的第二隔离层207，形成隔离结构210。
所述回刻蚀工艺在主鳍部形成之后进行。
回刻蚀所述第一隔离层204和第二开口内的第二隔离层207，暴露出所述主鳍部209的顶部和部分侧壁，形成隔离结构210。
本实施例中，在形成所述隔离结构之后还包括去除所述主鳍部209侧壁上暴露出的保护层206，暴露出所述主鳍部209的顶部和部分侧壁。
回刻蚀所述第一隔离层204和第二开口内的第二隔离层207的工艺包括干法刻蚀或湿法刻蚀的一种或多种组合。
本实施例中，采用湿法刻蚀工艺回刻蚀所述第一隔离层204和第二开口内的第二隔离层207。
本实施例中，所述第一隔离层材料为氧化硅，第二隔离层的材料为氧化硅，保护层206的材料为氮化硅，选用氢氟酸作为湿法刻蚀的刻蚀液，氢氟酸能够保持对氮化硅和氧化硅都有很好的刻蚀速率，同时对硅和硅锗的刻蚀选择比较大，对主鳍部硅锗的损伤较小。
所述湿法刻蚀工艺的刻蚀溶液为稀释的氢氟酸溶液，其中，HF与H2O的体积比为1/2000～1/100。
相应的，本发明实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有第一鳍部以及位于第一鳍部周围的第二鳍部；
在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部和第二鳍部的侧壁，且暴露出所述第一鳍部和第二鳍部的顶部；
去除所述第二鳍部，在所述第一隔离层内形成第二开口；
在所述第二开口内形成第二隔离层；
回刻蚀所述第一隔离层和第二开口内的第二隔离层，直至暴露出所述主鳍部的顶部和部分侧壁，形成隔离结构。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第二开口内形成第二隔离层之前，去除所述第一鳍部，在所述第一隔离层内形成第一开口；在所述第二开口内形成第二隔离层后，回刻蚀所述第一隔离层和第二开口内的第二隔离层前，在所述第一开口内形成主鳍部。
3.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第二隔离层的材料为绝缘材料；所述绝缘材料包括：氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二隔离层的形成步骤包括：在所述第一隔离层上和第二开口内形成第二隔离膜；平坦化所述第二隔离膜至暴露出第一隔离层顶部。
5.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第二隔离膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一鳍部和第二鳍部的形成步骤包括：提供半导体衬底；在所述半导体衬底部分表面形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀所述半导体衬底，形成所述第一鳍部和第二鳍部。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一隔离层的形成步骤包括：在所述衬底上采用流体化学气相沉积工艺形成第一隔离膜；平坦化所述第一隔离膜；所述第一隔离膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述流体化学气相沉积的工艺形成步骤包括：在所述衬底上形成含硅的前驱体；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜；对所述初始隔离材料膜进行退火处理，形成第一隔离膜。
9.如权利要求2所述的半导体器件的形成方法，其特征在于，在所述第一隔离层形成之后，在去除第二鳍部的同时去除第一鳍部，形成所述第一开口和第二开口。
10.如权利要求2所述的半导体器件的形成方法，其特征在于，在所述第一隔离层形成之后，在去除第二鳍部形成第二开口之后去除第一鳍部形成第一开口；在去除第二鳍部形成第二开口之前去除第一鳍部形成第一开口。
11.如权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在形成主鳍部之前，在所述第二开口内形成第二隔离层过程中同时也在第一开口内形成第二隔离层；回刻蚀所述第一隔离层和第二开口内的第二隔离层前，去除第一开口内的第二隔离层；在去除第一开口内的第二隔离层之后，在第一开口内形成所述主鳍部。
12.如权利要求12所述的半导体器件的形成方法，其特征在于，还包括：在所述第二开口内形成第二隔离层之前，在所述第一开口和第二开口内部形成保护层。
13.如权利要求13所述的半导体器件的形成方法，其特征在于，所述主鳍部的形成步骤包括：去除第一开口内的第二隔离层和第一鳍部开口底部的保护层；在去除第一开口内的第二隔离层和第一鳍部开口底部的保护层之后，外延形成所述主鳍部。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氮氧化硅；所述保护层的厚度为10～30埃。
15.如权利要求13所述的半导体器件的形成方法，其特征在于，形成所述隔离结构之后还包括去除所述主鳍部侧壁上暴露出的保护层。
16.如权利要求2所述的半导体器件的形成方法，其特征在于，当所述主鳍部用于形成N型器件时，所述主鳍部的材料包括硅、铟镓砷或者砷化镓；当所述主鳍部用于形成P型器件时，所述主鳍部的材料包括硅、锗或锗硅。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一鳍部和第二鳍部之后，形成第一隔离层之前在所述衬底上形成氧化层；所述氧化层厚度为：10～50埃。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，回刻蚀所述第一隔离层和第二开口内的第二隔离层的工艺包括：干法刻蚀或湿法刻蚀。
19.一种根据权利要求1至18任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710896660.6A CN109585289B (zh) | 2017-09-28 | 2017-09-28 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710896660.6A CN109585289B (zh) | 2017-09-28 | 2017-09-28 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109585289A true CN109585289A (zh) | 2019-04-05 |
| CN109585289B CN109585289B (zh) | 2022-03-18 |
Family
ID=65912658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710896660.6A Active CN109585289B (zh) | 2017-09-28 | 2017-09-28 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585289B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752155A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学院微电子研究所 | 一种鳍状结构及半导体器件的制备方法 |
| CN111564413A (zh) * | 2020-03-03 | 2020-08-21 | 上海华力集成电路制造有限公司 | 鳍结构制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127353A (zh) * | 2006-08-16 | 2008-02-20 | 国际商业机器公司 | 鳍片型场效应晶体管及其设计方法 |
| CN103681275A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种具有高度可控鳍片的半导体器件以及制备方法 |
| CN104733307A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20150279973A1 (en) * | 2014-04-01 | 2015-10-01 | Globalfoundries Inc. | Methods of forming substantially defect-free, fully-strained silicon-germanium fins for a finfet semiconductor device |
| CN105826193A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20160308027A1 (en) * | 2015-04-16 | 2016-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of manufacturing fin-fet device |
-
2017
- 2017-09-28 CN CN201710896660.6A patent/CN109585289B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127353A (zh) * | 2006-08-16 | 2008-02-20 | 国际商业机器公司 | 鳍片型场效应晶体管及其设计方法 |
| CN103681275A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种具有高度可控鳍片的半导体器件以及制备方法 |
| CN104733307A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20150279973A1 (en) * | 2014-04-01 | 2015-10-01 | Globalfoundries Inc. | Methods of forming substantially defect-free, fully-strained silicon-germanium fins for a finfet semiconductor device |
| CN105826193A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20160308027A1 (en) * | 2015-04-16 | 2016-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of manufacturing fin-fet device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752155A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学院微电子研究所 | 一种鳍状结构及半导体器件的制备方法 |
| CN111564413A (zh) * | 2020-03-03 | 2020-08-21 | 上海华力集成电路制造有限公司 | 鳍结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109585289B (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109841563B (zh) | 选择性覆盖工艺和由此形成的结构 | |
| CN105225951B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106816382B (zh) | 半导体器件的鳍结构及其制造方法和有源区域的制造方法 | |
| CN103871894A (zh) | 半导体器件及其形成方法 | |
| KR101985594B1 (ko) | 게이트 스페이서를 선택적으로 성장시킴으로써 트랜지스터를 형성하는 방법 | |
| CN105448914B (zh) | 半导体结构及其形成方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| TW202008471A (zh) | 半導體裝置的形成方法 | |
| CN108987253A (zh) | 半导体装置的形成方法 | |
| CN109427670A (zh) | 周围包裹的外延结构和方法 | |
| CN104979266A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN109427683A (zh) | 形成半导体装置的方法 | |
| CN106952947A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109585289A (zh) | 半导体器件及其形成方法 | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN106206305B (zh) | 半导体结构的形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN109980003A (zh) | 半导体器件及其形成方法 | |
| CN104701166B (zh) | 半导体器件的形成方法 | |
| CN109103102A (zh) | 半导体结构及其形成方法 | |
| CN108987476B (zh) | 半导体结构及其形成方法 | |
| CN106856191B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |