CN110379710A - 金属栅极的制造方法及半导体器件 - Google Patents

金属栅极的制造方法及半导体器件 Download PDF

Info

Publication number
CN110379710A
CN110379710A CN201910676283.4A CN201910676283A CN110379710A CN 110379710 A CN110379710 A CN 110379710A CN 201910676283 A CN201910676283 A CN 201910676283A CN 110379710 A CN110379710 A CN 110379710A
Authority
CN
China
Prior art keywords
layer
metal
manufacturing
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910676283.4A
Other languages
English (en)
Inventor
杨明仑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910676283.4A priority Critical patent/CN110379710A/zh
Publication of CN110379710A publication Critical patent/CN110379710A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及金属栅极的制造方法及一半导体器件，涉及半导体集成电路制造技术，在金属栅极的制造过程中，通过在对金属层进行平坦化工艺后，增加对金属层利用微波热处理进行热氧化工艺，以使在金属层的裸露表面上形成一层金属氧化层，该层金属氧化层不仅可阻止空气中的氧气进入金属电极的主体金属层而使主体金属层继续氧化，对应的具有金属氧化层厚度一致，金属电极的接触电阻一致，进而器件的一致性好的优点；且可阻止金属电极的主体金属层向上扩散的路径，对应的具有可增强栅极控制能力的优点。

Description

金属栅极的制造方法及半导体器件
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种金属栅极的制造方法及半导体器件。
背景技术
在半导体集成电路制造技术领域，随着半导体技术的发展，对半导体器件性能的要求越来越高。金属栅极是半导体器件中的关键结构之一，其性能直接影响半导体器件的性能和良率。
请参阅图1，图1为半导体器件多晶硅栅极结构的示意图。如图1所示，多晶硅栅极结构形成于半导体衬底100表面，具体的，多晶硅栅极结构包括栅介质层210、功函数层220、电极阻挡层230和多晶硅栅240。栅介质层210形成于半导体衬底100表面，功函数层220位于栅介质层210上，电极阻挡层230位于功函数层220和多晶硅栅240之间。更具体的，栅介质层210包括形成于半导体衬底100表面的界面层211、高介电常数层212和刻蚀阻挡层213。界面层211位于高介电常数层212和半导体衬底100之间；刻蚀阻挡层213位于高介电常数层212和功函数层220之间。更具体的，如图1中所示，刻蚀阻挡层213包括氮化钛(TiN)层和氮化钽(TaN)层。另，更具体的，电极阻挡层230由TiN层和Ti层叠加而成。
另，若多晶硅栅极结构为PMOS管的栅极结构，功函数层220为P型功函数层，如图1中的TiN层；若多晶硅栅极结构为NMOS管的栅极结构，功函数层220为N型功函数层，如图1中的TiAl层；或者，在同一半导体衬底100上同时集成有PMOS管和NMOS管，则功函数层220由P型功函数层(如图1中的TiN层)和N型功函数层(如图1中的TiAl层)叠加而成，图1中的示意图对应于在同一半导体衬底100上同时集成有PMOS管和NMOS管时的多晶硅栅极结构。
通常，多晶硅栅极结构中的多晶硅栅240称为多晶硅伪栅，将多晶硅伪栅去除，并在多晶硅伪栅去除区域形成金属栅250即可形成金属栅极结构，具体的，可参阅图2所示的半导体器件金属栅极结构的示意图。另，在金属栅极结构的侧面形成有侧墙300，在金属栅极结构的侧墙300之外的区域形成有层间膜400。在现有技术中，金属栅250的形成过程包括：首先，在多晶硅伪栅去除区域形成金属层；然后，对金属层进行平坦化工艺；最后，在金属层上进行TEOS氧化层沉积工艺。通常，金属栅250也即金属电极。
现有工艺中，对金属层进行平坦化工艺后，导致纯金属裸露在空气中，则空气中的氧气会将金属氧化而形成金属氧化层，并金属氧化层的厚度会随着氧化时间的增加而增厚，因此也导致金属氧化层的厚度随着进入下步工艺的等待时间的改变而改变，因金属氧化层的厚度影响金属电极的接触电阻，因此现有工艺会存在因进入下步工艺的等待时间不同，而引起金属氧化层的厚度不同，而使金属电极的接触电阻不同，进而导致器件的一致性差的问题。另，金属受热存在扩散的问题,金属栅会扩散进入到功函数层220金属中，如图2所示，金属栅包括两个扩散路经，第一扩散路径为从金属栅的下方向功函数层220扩散，如图2中的箭头610所示，第二扩散路径为从金属栅的上方向功函数层220扩散，如图2中的箭头620所示，当功函数层220受到金属栅的扩散影响时，功函数层220的功函数大小会偏离对应的带边，如会向硅的禁带中间区域(mid-gap)偏移，因此影响器件的阈值电压，进而弱化栅极控制能力。因此如何阻止金属电极的扩散并形成厚度一致的氧化金属层成为业界研究重点。
发明内容
本发明的目的在于提供一种金属栅极的制造方法，以使金属电极的接触电阻一致，进而使器件的一致性好，以及可增强栅极控制能力的优点。
本发明提供的金属栅极的制造方法，包括：S1：提供一半导体衬底，在半导体衬底表面形成有多晶硅栅极结构，其中多晶硅栅极结构包括栅介质层、功函数层、电极阻挡层和多晶硅栅，栅介质层形成于半导体衬底表面，功函数层位于栅介质层上，电极阻挡层位于功函数层和多晶硅栅之间；S2：去除多晶硅栅；S3：在多晶硅栅去除区域形成金属层；S4：对金属层进行平坦化工艺；S5：在步骤S4之后对金属层利用微波热处理进行热氧化工艺，形成金属电极；以及S6：在金属层上进行TEOS氧化层沉积工艺，形成半导体器件的金属栅极结构。
更进一步的，步骤S5中对金属层利用微波热处理进行热氧化工艺，以在金属层的裸露表面上形成一层金属氧化层，其中金属氧化层的厚度为1nm至2nm之间。
更进一步的，步骤S5中对金属层利用微波热处理进行热氧化工艺的处理温度小于等于200℃。
更进一步的，步骤S5中对金属层利用微波热处理进行热氧化工艺的处理时间为5分钟至15分钟之间。
更进一步的，步骤S3中形成的金属层为铝金属层，则步骤S5为对铝金属层利用微波热处理进行热氧化工艺，以在铝金属层的裸露表面形成一层铝氧化层。
更进一步的，步骤S3中采用沉积工艺形成金属层。
更进一步的，步骤S4中的平坦化工艺为化学机械研磨工艺。
更进一步的，栅介质层包括形成于半导体衬底表面的界面层、高介电常数层和刻蚀阻挡层，界面层位于高介电常数层和半导体衬底之间，刻蚀阻挡层位于高介电常数层和功函数层之间。
更进一步的，刻蚀阻挡层包括氮化钛层和氮化钽层。
更进一步的，电极阻挡层由TiN层和Ti层叠加而成。
本发明还提供一种半导体器件，半导体器件包括采用上述的金属栅极的制造方法形成的金属栅极结构。
更进一步的，金属栅极结构的金属电极包括主体金属层和位于主体金属层上的金属氧化层，其中金属氧化层的厚度为1nm至2nm之间。
更进一步的，所述金属电极为铝电极，所述金属氧化物为铝氧化物。
本发明提供的金属栅极的制造方法及半导体器件，在金属栅极的制造过程中，通过在对金属层进行平坦化工艺后，增加对金属层利用微波热处理进行热氧化工艺，以使在金属层的裸露表面上形成一层金属氧化层，该层金属氧化层不仅可阻止空气中的氧气进入金属电极的主体金属层而使主体金属层继续氧化，对应的具有金属氧化层厚度一致，金属电极的接触电阻一致，进而器件的一致性好的优点；且可阻止金属电极的主体金属层向上扩散的路径，对应的具有可增强栅极控制能力的优点。
附图说明
图1为半导体器件多晶硅栅极结构的示意图。
图2为半导体器件金属栅极结构的示意图。
图3为本发明一实施例的金属栅极的制造方法的流程图。
图4为本发明一实施例的半导体器件金属栅极结构的示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种金属栅极的制造方法，具体的，请参阅图3，图3为本发明一实施例的金属栅极的制造方法的流程图。并请参阅图4，图4为本发明一实施例的半导体器件金属栅极结构的示意图。本发明一实施例的金属栅极的制造方法，包括：S1：提供一半导体衬底100，在半导体衬底100表面形成有多晶硅栅极结构，其中多晶硅栅极结构包括栅介质层210、功函数层220、电极阻挡层230和多晶硅栅240，栅介质层210形成于半导体衬底100表面，功函数层220位于栅介质层210上，电极阻挡层230位于功函数层220和多晶硅栅240之间，具体的可参阅图1；S2：去除多晶硅栅240；S3：在多晶硅栅240去除区域形成金属层；S4：对金属层进行平坦化工艺；S5：在步骤S4之后对金属层利用微波热处理(microwave anneal)进行热氧化工艺，形成金属电极；以及S6：在金属层上进行TEOS氧化层沉积工艺，形成半导体器件的金属栅极结构。
如上所述，相对于现有技术，本发明，在对金属层进行平坦化工艺后，增加对金属层利用微波热处理进行热氧化工艺，以使在金属层的裸露表面上形成一层金属氧化层，该层金属氧化层不仅可阻止空气中的氧气进入金属电极的主体金属层而使主体金属层继续氧化，对应的具有金属氧化层厚度一致，金属电极的接触电阻一致，进而器件的一致性好的优点；且可阻止金属电极的主体金属层向上扩散的路径，对应的具有可增强栅极控制能力的优点。
更具体的，在本发明一实施例中，步骤S5中对金属层利用微波热处理(microwaveanneal)进行热氧化工艺，以在金属层的裸露表面上形成一层金属氧化层251，其中金属氧化层251的厚度为1nm至2nm之间。具体的，本发明中增加的对金属层利用微波热处理(microwave anneal)进行热氧化工艺，可通过对金属层利用微波热处理(microwaveanneal)进行热氧化工艺的控制来控制在金属层上表面形成的金属氧化层的厚度，且金属氧化层的厚度均匀并一致性好，该层金属氧化层可阻止空气中的氧气进入主体金属层而使主体金属层继续氧化，因此使金属电极的结构稳定，而可使半导体器件的金属电极的接触电阻一致，进而器件的一致性好，且该层金属氧化层还可阻止主体金属层向上扩散的路径(如图4中的箭头620所示)，对应的具有可增强栅极控制能力的优点。
更具体的，在本发明一实施例中，步骤S5中对金属层利用微波热处理(microwaveanneal)进行热氧化工艺的处理温度小于等于200℃。也即对金属层利用微波热处理(microwave anneal)进行热氧化工艺具有低的热预算(low thermal budget)特性,可解决传统RTA高温热处理造成过度扩散的情况，不会造成从金属电极的下方扩散的问题，如图4中的箭头610所示。
更具体的，在本发明一实施例中，步骤S5中对金属层利用微波热处理(microwaveanneal)进行热氧化工艺的处理时间为5分钟至15分钟之间。
目前，现有28nm以下的金属栅(如28nm和22nm)多是用铝材质，更具体的，在本发明一实施例中，步骤S3中形成的金属层为铝金属层250，则步骤S5为对铝金属层250利用微波热处理(microwave anneal)进行热氧化工艺，以在铝金属层250的裸露表面形成一层铝氧化层251。该层铝氧化层251不仅可阻止空气中的氧气进入主体铝金属层而使铝金属层继续氧化，且可阻止主体铝金属层向上扩散的路径(如图4中的箭头620所示)。
更具体的，在本发明一实施例中，步骤S3中采用沉积工艺形成金属层，当然也可用其它工艺形成，本发明对此并不做限定。
更具体的，在本发明一实施例中，步骤S4中的平坦化工艺为化学机械研磨工艺，当然也可为其它的平坦化工艺，本发明对此并不做限定。
在本发明一实施例中，步骤S2中去除多晶硅栅240可采用业界任何可用的工艺去除多晶硅栅，本发明对此并不做限定。
更具体的，在本发明一实施例中，栅介质层210包括形成于半导体衬底100表面的界面层211、高介电常数层212和刻蚀阻挡层213，界面层211位于高介电常数层212和半导体衬底100之间，刻蚀阻挡层213位于高介电常数层212和功函数层220之间。
更具体的，在本发明一实施例中，刻蚀阻挡层213包括氮化钛(TiN)层和氮化钽(TaN)层。
更具体的，在本发明一实施例中，电极阻挡层230由TiN层和Ti层叠加而成。
更具体的，在本发明一实施例中，若多晶硅栅极结构为PMOS管的栅极结构，功函数层220为TiN层；若多晶硅栅极结构为NMOS管的栅极结构，功函数层220为TiAl层；或者，在同一半导体衬底100上同时集成有PMOS管和NMOS管，则功函数层220由TiN层和TiAl层叠加而成。
更具体的，在本发明一实施例中，还提供一种半导体器件，半导体器件包括采用上述金属栅极的制造方法形成的金属栅极结构。
更具体的，在本发明一实施例中，金属栅极结构的金属电极包括主体金属层和位于主体金属层上的金属氧化层，其中金属氧化层的厚度为1nm至2nm之间。
更具体的，在本发明一实施例中，所述金属电极为铝电极，所述金属氧化物为铝氧化物。
综上所述，在金属栅极的制造过程中，通过在对金属层进行平坦化工艺后，增加对金属层利用微波热处理进行热氧化工艺，以使在金属层的裸露表面上形成一层金属氧化层，该层金属氧化层不仅可阻止空气中的氧气进入金属电极的主体金属层而使主体金属层继续氧化，对应的具有金属氧化层厚度一致，金属电极的接触电阻一致，进而器件的一致性好的优点；且可阻止金属电极的主体金属层向上扩散的路径，对应的具有可增强栅极控制能力的优点。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种金属栅极的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底表面形成有多晶硅栅极结构，其中多晶硅栅极结构包括栅介质层、功函数层、电极阻挡层和多晶硅栅，栅介质层形成于半导体衬底表面，功函数层位于栅介质层上，电极阻挡层位于功函数层和多晶硅栅之间；
S2：去除多晶硅栅；
S3：在多晶硅栅去除区域形成金属层；
S4：对金属层进行平坦化工艺；
S5：在步骤S4之后对金属层利用微波热处理进行热氧化工艺，形成金属电极；以及
S6：在金属层上进行TEOS氧化层沉积工艺，形成半导体器件的金属栅极结构。
2.根据权利要求1所述的金属栅极的制造方法，其特征在于，步骤S5中对金属层利用微波热处理进行热氧化工艺，以在金属层的裸露表面上形成一层金属氧化层，其中金属氧化层的厚度为1nm至2nm之间。
3.根据权利要求1或2任一项所述的金属栅极的制造方法，其特征在于，步骤S5中对金属层利用微波热处理进行热氧化工艺的处理温度小于等于200℃。
4.根据权利要求1或2任一项所述的金属栅极的制造方法，其特征在于，步骤S5中对金属层利用微波热处理进行热氧化工艺的处理时间为5分钟至15分钟之间。
5.根据权利要求1所述的金属栅极的制造方法，其特征在于，步骤S3中形成的金属层为铝金属层，则步骤S5为对铝金属层利用微波热处理进行热氧化工艺，以在铝金属层的裸露表面形成一层铝氧化层。
6.根据权利要求1所述的金属栅极的制造方法，其特征在于，步骤S3中采用沉积工艺形成金属层。
7.根据权利要求1所述的金属栅极的制造方法，其特征在于，步骤S4中的平坦化工艺为化学机械研磨工艺。
8.根据权利要求1所述的金属栅极的制造方法，其特征在于，栅介质层包括形成于半导体衬底表面的界面层、高介电常数层和刻蚀阻挡层，界面层位于高介电常数层和半导体衬底之间，刻蚀阻挡层位于高介电常数层和功函数层之间。
9.根据权利要求8所述的金属栅极的制造方法，其特征在于，刻蚀阻挡层包括氮化钛层和氮化钽层。
10.根据权利要求1所述的金属栅极的制造方法，其特征在于，电极阻挡层由TiN层和Ti层叠加而成。
11.一种半导体器件，其特征在于，半导体器件包括采用权利要求1所述的金属栅极的制造方法形成的金属栅极结构。
12.根据权利要求11所述的半导体器件，其特征在于，金属栅极结构的金属电极包括主体金属层和位于主体金属层上的金属氧化层，其中金属氧化层的厚度为1nm至2nm之间。
13.根据权利要求11所述的半导体器件，其特征在于，所述金属电极为铝电极，所述金属氧化物为铝氧化物。
CN201910676283.4A 2019-07-25 2019-07-25 金属栅极的制造方法及半导体器件 Pending CN110379710A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910676283.4A CN110379710A (zh) 2019-07-25 2019-07-25 金属栅极的制造方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910676283.4A CN110379710A (zh) 2019-07-25 2019-07-25 金属栅极的制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN110379710A true CN110379710A (zh) 2019-10-25

Family

ID=68255911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910676283.4A Pending CN110379710A (zh) 2019-07-25 2019-07-25 金属栅极的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN110379710A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162447A (zh) * 2019-12-31 2020-05-15 苏州辰睿光电有限公司 一种电极窗口、具有电极窗口的半导体器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100184281A1 (en) * 2009-01-16 2010-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for treating layers of a gate stack
CN103545256A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 形成cmos器件的方法
CN103579175A (zh) * 2012-07-25 2014-02-12 台湾积体电路制造股份有限公司 具有阻挡层的铜接触插塞

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100184281A1 (en) * 2009-01-16 2010-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for treating layers of a gate stack
CN103545256A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 形成cmos器件的方法
CN103579175A (zh) * 2012-07-25 2014-02-12 台湾积体电路制造股份有限公司 具有阻挡层的铜接触插塞

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162447A (zh) * 2019-12-31 2020-05-15 苏州辰睿光电有限公司 一种电极窗口、具有电极窗口的半导体器件的制作方法

Similar Documents

Publication Publication Date Title
TWI431723B (zh) 經接觸窗形成於源極／汲極上之自我對準矽化物
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
JP2882410B2 (ja) 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法
TWI818928B (zh) 一種製作半導體元件的方法
CN110379710A (zh) 金属栅极的制造方法及半导体器件
KR100682643B1 (ko) 게이트 전극 스택, 이를 포함하는 회로 디바이스 및 그 제조 방법
JP5197986B2 (ja) 半導体装置の製造装置
CN106158641B (zh) finFET器件及其制作方法
CN107170683A (zh) 鳍式场效应晶体管的形成方法
CN105304568A (zh) 一种降低高k金属栅器件阈值电压波动的方法
CN106449391A (zh) 晶体管及其形成方法
US9343471B2 (en) Embedded flash memory
CN105529253A (zh) 半导体器件的形成方法
CN104900662B (zh) 半导体器件及其形成方法
US9570449B2 (en) Metal strap for DRAM/FinFET combination
JPH02271674A (ja) 半導体装置
CN106024893A (zh) 高k金属栅器件及其制备方法
KR20020016312A (ko) 텅스텐 게이트 형성방법
CN109979994A (zh) 金属栅极结构及其制造方法
JPS5940571A (ja) 半導体装置
JP2004534401A (ja) 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法
JPS6243176A (ja) 半導体装置の製造方法
CN100533691C (zh) 形成热稳定金属硅化物的方法
JP2003318189A (ja) モスフェット及びその製造方法
TWI619173B (zh) 電晶體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025

RJ01 Rejection of invention patent application after publication