CN103545256A - 形成cmos器件的方法 - Google Patents

形成cmos器件的方法 Download PDF

Info

Publication number
CN103545256A
CN103545256A CN201210241586.1A CN201210241586A CN103545256A CN 103545256 A CN103545256 A CN 103545256A CN 201210241586 A CN201210241586 A CN 201210241586A CN 103545256 A CN103545256 A CN 103545256A
Authority
CN
China
Prior art keywords
layer
time
wet
processing technique
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210241586.1A
Other languages
English (en)
Other versions
CN103545256B (zh
Inventor
刘佳磊
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210241586.1A priority Critical patent/CN103545256B/zh
Priority to US13/744,864 priority patent/US8884374B2/en
Publication of CN103545256A publication Critical patent/CN103545256A/zh
Application granted granted Critical
Publication of CN103545256B publication Critical patent/CN103545256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种形成CMOS器件的方法，包括：提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。通过氧化处理，在顶部金属层上形成致密的金属氧化物层保护所述顶部金属层，既能够避免形成额外的光刻胶层，降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。

Description

形成CMOS器件的方法
技术领域
本发明涉及半导体领域，特别涉及一种形成CMOS器件的方法。
背景技术
伴随着半导体技术的发展，工艺节点的不断变小，器件的尺寸也在不断变小。例如，根据45nm工艺节点制造的CMOS器件的设计要求，栅介质层的等效氧化物厚度(Equivalent Oxide Thickness，EOT)为1nm左右。由于栅介质层的实际物理厚度与等效氧化物厚度的比值为栅介质层所采用的材料的介电常数(k)值，因此，若采用传统的k值较低的二氧化硅材料，则形成的栅介质层的物理厚度过薄，无法有效阻止栅极漏电流，而若采用高k材料形成高k介质层，则其对应的物理厚度足够大，能够有效地阻隔栅极漏电流。因此，采用包括金属栅极(Metal Gate)和具有高k介质层的金属栅极结构代替包括多晶硅栅极和二氧化硅栅介质层的传统多晶硅栅极结构已经成为45nm工艺节点及以下的半导体制造工艺中越来越常用的手段。
金属栅极结构可以采用前栅(Gate-first)工艺或后栅(Gate-last)工艺形成，前者是在形成晶体管的源极和漏极之前即制作金属栅极结构，后者是在形成晶体管的源极和漏极之后制作金属栅极结构。由于形成源极和漏极的工艺中包括高温退火的过程，而高温会影响金属栅极的功函数，进而对晶体管的阈值电压造成不可控的影响，因此，后栅工艺得到了更加广泛的应用。
现有技术中，利用后栅工艺形成CMOS器件的金属栅极结构的常规步骤包括：
参考图1，提供半导体衬底100，所述半导体衬底100包括待形成NMOS晶体管的A区和待形成PMOS晶体管的B区，所述A区和所述B区之间具有隔离结构110，以隔离不同晶体管的掺杂区。
参考图2，在所述半导体衬底100上形成多晶硅伪栅极结构120a和120b。
所述多晶硅伪栅极结构120a包括高k介质层121a和多晶硅伪栅极122a，定义了后续形成的所述NMOS晶体管的金属栅极结构的尺寸和位置，在后续工艺中，所述多晶硅伪栅极122a会被去除，在其原有的位置上，会形成所述NMOS晶体管的金属栅极；所述多晶硅伪栅极结构120b包括高k介质层121b和多晶硅伪栅极122b，定义了后续形成的所述PMOS晶体管的金属栅极结构的尺寸与位置，在后续工艺中，所述多晶硅伪栅极122b会被去除，在其原有的位置上，会形成所述PMOS晶体管的金属栅极。
参考图3，在所述A区形成NMOS晶体管的源极S1和漏极D1，并在所述B区形成PMOS晶体管的源极S2和漏极D2。
在所述半导体衬底100的不同区域，根据欲形成的MOS晶体管的类型，进行不同类型的离子注入，形成各掺杂区域，即各MOS晶体管的源极和漏极。
参考图4，形成覆盖所述半导体衬底100的介质层130。
所述介质层130的上表面与所述多晶硅伪栅极结构120a和120b的上表面齐平，可以通过先沉积介质层材料覆盖所述多晶硅伪栅极结构120a和120b，再进行化学机械抛光(Chemical Mechanical Polishing，CMP)工艺实现。
参考图5，去除所述多晶硅伪栅极122b(参考图4)，形成开口140。
在CMOS工艺流程中，一般先制作PMOS晶体管的栅极结构，在此也以先形成PMOS晶体管的栅极结构为例，进行说明。
可以采用湿法刻蚀等工艺去除所述多晶硅伪栅极122b，以形成所述开口140。在后续工艺中，需在所述开口140中形成所述PMOS晶体管的金属栅极。需要说明的是，在形成所述开口140以及所述PMOS晶体管的金属栅极的制作过程中，待形成所述NMOS晶体管的A区被保护层(未图示)所覆盖。该保护层的制作需要采用光刻工艺，如，形成覆盖所述A区及所述B区的光刻胶层，然后进行曝光、显影，形成暴露所述B区的图形化的光刻胶层作为所述保护层。
如图5所示，在所述开口140的底面，即在所述高k介质层121b上形成有一层氧化物夹层(Interfacial Oxide Layer)150。所述氧化物夹层150是在对所述多晶硅伪栅极122b进行去除的过程中，或者在其形成过程中(通常在高温环境下)，多晶硅伪栅极的部分硅材料与氧气发生反应而形成的。在制作金属栅极前，需要去除该氧化物夹层，以免影响器件的性能。
参考图6，去除所述氧化物夹层150(参考图5)，形成所述PMOS晶体管的金属栅极160。
在去除了所述氧化物夹层150后，所述高k介质层122b被暴露，因此可以在所述高k介质层122b上进行金属栅极的制作。
所述金属栅极160包括多层金属的叠层结构，其中，包括多层功函数调节层(Work Function Layer)以及位于所述金属栅极160顶部的金属层。通常，该顶部金属层采用铝材料。
由此，完成了PMOS晶体管的金属栅极结构的制作。该金属栅极结构包括高k介质层122b以及位于其上的金属栅极160。
参考图7，去除所述多晶硅伪栅极122a(参考图6)，形成开口170。
在完成PMOS晶体管的金属栅极的制作后，需要去除位于所述A区的保护层，暴露所述多晶硅伪栅极122a，并形成覆盖所述B区的保护层，然后制作NMOS晶体管的金属栅极，以免对已经形成的PMOS晶体管的金属栅极造成影响。所述位于B区的保护层(未图示)同样通过光刻工艺形成。
同样，在形成所述开口170后，在其底部会形成一层氧化物夹层180。
参考图8，去除所述氧化物夹层180(参考图7)，形成NMOS晶体管的金属栅极190。
由此，形成了所述NMOS晶体管的金属栅极结构，包括高k介质层121a以及金属栅极190。
现有的利用后栅工艺形成CMOS器件的金属栅极的过程中，至少采用了两次光刻工艺，分别形成覆盖所述A区和所述B区的保护层。光刻工艺比较昂贵，而且涉及复杂的对准技术。然而，如果不采用光刻工艺形成保护层，在进行后形成的金属栅极的制作过程中，去除氧化物夹层的步骤会极大地影响先形成的金属栅极的顶部金属层。
因此，在通过后栅工艺形成CMOS器件的金属栅极结构的过程中，需要提供一种形成CMOS器件的方法，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。
发明内容
本发明解决的问题是提供一种形成CMOS器件的方法，在去除氧化物夹层时，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。
为解决上述问题，本发明的提供一种形成CMOS器件的方法，包括：
提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；
湿法刻蚀去除所述金属氧化物层及所述氧化物夹层；以及
在所述高k介质层上形成金属栅极。
可选地，对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括：
对所述顶部金属层进行一次氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及
一次湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。
可选地，对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括：
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；
湿法刻蚀去除所述金属氧化物层及部分所述氧化物夹层；以及
循环所述氧化处理工艺及所述湿法刻蚀工艺，至所述氧化物夹层被全部去除。
可选地，所述顶部金属层的材料是铝，所述氧化处理工艺包括：通入氧气和氮气的混合气体并加热，使部分所述顶部金属层与氧气反应生成氧化铝层。
可选地，所述氧化物夹层的材料是氧化硅，所述湿法刻蚀采用稀释的氢氟酸作为刻蚀剂。
可选地，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至600秒。
可选地，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.01摩尔/千克，所述湿法刻蚀持续的时间范围是1秒至300秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环3次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至300秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环3次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是2秒至100秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环5次时，每一次的氧化处理的温度范围是0摄氏度至300摄氏度，时间范围1秒至200秒。
可选地，所述氧化处理工艺及所述湿法刻蚀工艺共循环5次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次的湿法刻蚀持续的时间范围是1秒至80秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环7次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至100秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环7次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是1秒至60秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环10次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至60秒。
可选地，在所述氧化处理工艺及所述湿法刻蚀工艺共循环10次时，所述稀释的氢氟酸的摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是1秒至30秒。
可选地，在完成每一次的湿法刻蚀工艺后，进一步包括用去离子水清洗的过程。
可选地，每一次用去离子水清洗的步骤持续的时间范围是1秒至60秒。
与现有技术相比，本发明的实施例具有以下优点：
首先，通过氧化处理，在顶部金属层上形成致密的金属氧化物层保护所述顶部金属层，使得在湿法刻蚀去除氧化物夹层时，金属材料的损耗大为降低。因此，通过本发明实施例的形成CMOS器件的方法，在去除氧化物夹层时，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。
进一步地，在本发明的又一实施例中，通过循环所述氧化处理工艺及所述湿法刻蚀工艺，使得氧化物夹层被分为多次去除，缩短了每一次湿法刻蚀工艺所持续的时间，从而避免过刻蚀对金属氧化物层覆盖下的顶部金属层造成影响。
进一步地，每一次进行湿法刻蚀工艺后，都采用去离子水进行清洗，以去除器件表面的化学物残留。
进一步地，在本发明的具体实施例中，所述顶部金属层采用铝材料，所述氧化工艺形成氧化铝层，去除所述氧化物夹层的湿法刻蚀工艺采用稀释的氢氟酸作为刻蚀剂，能够很好地和现有工艺兼容。并且，稀释的氢氟酸对氧化铝的刻蚀速率明显地低于对铝材料的刻蚀速率，更加显著地减少了对顶部金属层材料的损耗。
附图说明
图1至图8是现有技术的CMOS器件形成过程的中间结构剖面示意图；
图9是本发明第一实施例的形成CMOS器件的方法的流程示意图；
图10至图13是本发明第一实施例的形成CMOS器件的过程的中间结构剖面示意图；
图14是本发明第二实施例的形成CMOS器件的方法的流程示意图；
图15至图21是本发明第二实施例的形成CMOS器件的过程的中间结构剖面示意图。
具体实施方式
由现有技术可知，在采用后栅工艺形成CMOS器件的金属栅极结构时，需要去除氧化物夹层。
用于形成CMOS器件的半导体衬底会包括第一区域和第二区域，分别用于形成NMOS晶体管和PMOS晶体管。例如，当CMOS器件第一区域中已经形成有金属栅极结构时，若需要去除第二区域中的氧化物夹层，则需要在该第一区域上形成较为昂贵的光刻胶层，否则就会对第一区域中已经形成的金属栅极结构造成影响。
本发明中，通过氧化工艺在顶部金属层上形成金属氧化物层，在后续利用湿法刻蚀工艺去除氧化物夹层时，该金属氧化物层可以保护被其覆盖的顶部金属层，减少顶部金属层材料的损耗，从而可以省去昂贵的光刻胶的制作。
在本发明的某些实施例中，通过一次氧化工艺及一次湿法刻蚀工艺去除氧化物夹层，从而节省工艺步骤，提高效率。
在本发明的其他实施例中，通过循环多次氧化工艺及湿法刻蚀工艺去除氧化物夹层，从而避免过刻蚀，损伤顶部金属层。
需要说明的是，本发明的实施例中，金属栅极结构包括高k介质层以及位于其上的金属栅极，该金属栅极可以为单层结构，也可以为叠层结构，当为单层结构时，该金属栅极即为顶部金属层，当为叠层结构时，金属栅极最上层的金属层为顶部金属层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。在全部附图中相同的附图标记指示相同的部分。
首先需要说明的是，CMOS器件中，金属栅极结构的顶部金属层通常采用铝材料，因此，在具体实施例的描述中，将以金属栅极结构具有顶部铝层为例进行说明。
第一实施例
本发明的第一实施例提供了一种形成CMOS器件的方法，参考图9，该方法包括步骤S201至S207。
下面结合剖面结构示意图图10至图13对本发明的第一实施例进行进一步的详细说明。
结合参考图9和图10，执行步骤S201，提供半导体衬底200，所述半导体衬底200包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域中已形成有金属栅极结构210，所述已形成的金属栅极结构210包括顶部铝层220，在第二区域具有高k介质层230以及在所述高k介质层230上的、待去除的氧化物夹层240。
通常，所述氧化物夹层240的材料为氧化硅，在下面的描述中将以此为例进行说明。
每个CMOS器件包括PMOS晶体管和NMOS晶体管，因此，所述半导体衬底200包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，所述第一区域包括PMOS晶体管的源极S3和漏极D3，所述第二区域包括NMOS晶体管的源极S4和D4。
所述第一区域和所述第二区域之间具有隔离结构250，例如，浅沟槽隔离结构。
所述金属栅极结构210包括由高k介质层、功函数调节层、金属栅极层等组成的叠层结构，在图10中以整体结构示出。所述金属栅极结构210的顶部材料为铝，即具有所述顶部铝层220。
所述半导体衬底200上还形成有介质层260。
需要说明的是，CMOS器件的制造工艺中通常先形成PMOS晶体管。然而，无论先形成PMOS晶体管还是NMOS晶体管的金属栅极结构，在形成后一个金属栅极结构时，都会遇到要去除氧化物夹层而可能对先形成的金属栅极结构产生影响的问题。因此，本发明的实施例以所述第一区域中已经形成有PMOS晶体管的金属栅极结构为例进行说明，不应对本发明实施例的保护范围产生不适当的限制。
而且，无论形成金属栅极结构的步骤是在形成源极和漏极之前还是之后执行，也都会遇到同样的问题，即，去除氧化物夹层的同时可能对在先形成的金属栅极结构产生影响。因此，虽然本发明的实施例以已经形成源极和漏极为例(即采用后栅工艺形成金属栅极为例)进行说明，但是不应对本发明实施例的保护范围产生不适当的限制。
形成如图10所示的结构的具体过程可以参考背景技术中的描述，在此不再赘述。
结合参考图9及图11，执行步骤S203，对所述顶部铝层220进行氧化处理，形成覆盖所述顶部铝层220的氧化铝层270。
所述氧化铝层270覆盖所述顶部铝层220，在后续进行的湿法刻蚀工艺中，由于该工艺对氧化铝的刻蚀率远小于对铝的刻蚀率，因此，所述氧化铝层270能够显著地减小对铝材料的去除量。
在本发明的实施例中，通过对所述顶部铝层220进行氧化处理形成所述氧化铝层270。所述氧化处理工艺包括：通入氧气和氮气的混合气体，并加热，使部分所述顶部铝层220与氧气反应生成所述氧化铝层270。
加热的温度和所述氧化处理工艺持续的时间决定了所述氧化铝层270的厚度。所述氧化铝层270需要具有足够的厚度，以尽量减少在后续的湿法刻蚀工艺中刻蚀剂对所述顶部铝层220材料的去除，然而，所述氧化铝层270又不能太厚，以避免在后续进行了所述湿法刻蚀工艺后还有氧化铝残留在所述顶部铝层220上，影响器件的性能。因此，所述氧化铝层的厚度，需要综合考虑待去除的氧化物夹层的厚度以及后续的湿法刻蚀工艺的参数，进行选择。
在本发明的具体实施例中，待去除的氧化物夹层的厚度约为10埃，相应地，所述氧化处理工艺的参数包括：所述氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至600秒，形成的氧化铝层的厚度范围是5埃至200埃。
结合参考图9和图12，执行步骤S205，湿法刻蚀去除所述氧化铝层270(参考图11)及所述氧化物夹层240(参考图11)。
本发明的实施例中，采用稀释的氢氟酸溶液作为刻蚀剂，湿法刻蚀去除所述氧化物夹层240，并去除所述氧化铝层270。
发明人经过研究发现，稀释的氢氟酸溶液对氧化铝的刻蚀速率相比于对铝的刻蚀速率较低。发明人对铝层上覆盖有厚度为20埃的氧化铝层的叠层结构进行湿法刻蚀，刻蚀剂为氢氟酸溶液，HF与水的摩尔比是1∶1000。当刻蚀时间持续10秒时，所述叠层结构的厚度减少14埃，在此过程中，被刻蚀的全部为氧化铝，当刻蚀时间又持续10秒时，所述叠层结构的厚度又减少86埃。可见，稀释的氢氟酸对氧化铝的刻蚀速率远小于对铝的刻蚀速率，因此，通过在顶部铝层上形成氧化铝层，能够显著地减少湿法刻蚀工艺中被去除的铝材料的量。
在所述湿法刻蚀工艺中，氢氟酸溶液的浓度以及湿法刻蚀工艺持续的时间，决定了是否能在完全去除所述氧化物夹层240以及所述氧化铝层270的情况下尽量减少对所述顶部铝层220的影响。在本发明的具体实施例中，在形成的氧化铝层的厚度范围是5埃至200埃的情况下，所述氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.01摩尔/千克，所述湿法刻蚀持续的时间范围是1秒至300秒。
由此，去除了所述氧化物夹层240，形成了开口280。
优选地，在进行所述湿法刻蚀工艺之后，本发明的实施例还包括用去离子水清洗的步骤，持续的时间范围是1秒至60秒，以去除残留的化学物质。
结合参考图9和图13，执行步骤S207，在所述高k介质层230上形成金属栅极290。
在后续的工艺中，可以在所述开口280中制作NMOS晶体管的金属栅极。参考图13，沉积相应的金属材料，填充所述开口280(参考图12)，并进行化学机械研磨(CMP)工艺，形成NMOS晶体管的金属栅极290。由于沉积在第一区域的金属材料会在所述CMP工艺中被去除，因此，在所述金属栅极290的制作过程中，也不需要形成光刻胶层。
本发明第一实施例提供了一种形成CMOS器件的方法，通过氧化处理，在顶部铝层上形成氧化铝层，使得在采用稀释的氢氟酸去除氧化物夹层时，减少对铝的去除。而且，本发明的第一实施例仅通过一次氧化工艺及一次湿法刻蚀工艺就去除氧化物夹层，节省了工艺步骤，提高了效率。
第二实施例
本发明的第一实施例中，在进行湿法刻蚀时，容易发生过刻蚀，因此，本发明的第二实施例提供一种形成CMOS器件的方法，能够避免过刻蚀。
图14是本发明第二实施例的形成CMOS器件的方法的流程示意图，参考图14，该方法包括步骤S301至S309。
下面结合剖面结构示意图图15至图21对本发明的第二实施例进行进一步详细说明。
结合参考图14和图15，执行步骤S301，提供半导体衬底300，所述半导体衬底300包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构310，所述已形成的金属栅极结构310包括顶部铝层320，在另一区域具有高k介质层330以及在所述高k介质层330上的、待去除的氧化物夹层340。
每个CMOS器件包括一个PMOS晶体管和一个NMOS晶体管，因此，所述半导体衬底200包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，所述第一区域包括PMOS晶体管的源极S5和漏极D5，所述第二区域包括NMOS晶体管的源极S6和D6。
所述第一区域和所述第二区域之间具有隔离结构350，例如，浅沟槽隔离结构。
所述金属栅极结构310包括高k介质层、功函数调节层、金属栅极层等组成的叠层结构，在图15中以整体结构示出。所述金属栅极结构310的顶部材料为铝，即具有所述顶部铝层320。
所述半导体衬底300上还形成有介质层360。
结合参考图14和图16，执行步骤S303，对所述顶部铝层320进行氧化处理，形成覆盖所述顶部铝层320的氧化铝层370。
在本发明的实施例中，通过对所述顶部铝层320进行氧化处理形成所述氧化铝层370。所述氧化处理工艺包括：通入氧气和氮气的混合气体，并加热，使部分所述顶部铝层320与氧气反应生成所述氧化铝层370。
结合参考图14和图17，执行步骤S305，湿法刻蚀去除所述氧化铝层370及部分所述氧化物夹层，形成氧化物夹层340a。
所述氧化物夹层340(参考图16)被部分去除，其厚度减小，在图17中以340a示出。
在本发明的实施例中，所述湿法刻蚀工艺采用稀释的氢氟酸作为刻蚀剂。
结合参考图14和图18至图20，执行步骤S307，循环所述氧化处理工艺及所述湿法刻蚀工艺，至所述氧化物夹层被全部去除。
需要说明的是，附图中仅示出再循环一次所述氧化处理工艺及所述湿法刻蚀工艺的过程，即进行第二次氧化处理工艺，形成氧化铝层380(如图18所示)，然后进行第二次湿法刻蚀工艺，去除该氧化铝层及部分的氧化物夹层，形成如图19所示的氧化物夹层340b。
如在本发明的第一实施例中所述，所述氧化处理工艺的温度和持续时间决定了每一次形成的氧化铝层的厚度，所述湿法刻蚀工艺中采用的氢氟酸溶液的浓度以及持续的时间决定了每一次去除的所述氧化物夹层的量。
发明人发现，每一次去除的所述氧化物夹层的量越少，即所述氧化处理工艺及所述湿法刻蚀工艺循环的次数越多，在全部去除所述氧化物夹层后，对所述顶部铝层的影响越小，然而，相应地，整个形成CMOS器件的方法所耗费的时间也越长。
下面给出四个实例，做进一步详细说明。
实例一
所述氧化处理工艺及所述湿法刻蚀工艺共循环3次，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至300秒，形成的氧化铝层的厚度范围是5埃至100埃。
相应地，每一次的湿法刻蚀工艺采用质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克的氢氟酸作为刻蚀剂，持续的时间范围是2秒至100秒，每一次去除部分所述氧化物夹层的厚度范围2.5埃至4埃。
实例二
所述氧化处理工艺及所述湿法刻蚀工艺共循环5次，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围1秒至200秒，形成的氧化铝层的厚度范围是5埃至50埃。
相应地，每一次的湿法刻蚀工艺采用质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克的氢氟酸作为刻蚀剂，持续的时间范围是1秒至80秒，每一次去除部分所述氧化物夹层的厚度范围是1.5埃至3埃。
实例三
所述氧化处理工艺及所述湿法刻蚀工艺共循环7次，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至100秒，形成的氧化铝层的厚度范围是4埃至40埃。
相应地，每一次的湿法刻蚀工艺采用质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克的氢氟酸作为刻蚀剂，持续的时间范围是1秒至60秒，每一次去除部分所述氧化物夹层的厚度范围是1.2埃至1.8埃。
实例四
所述氧化处理工艺及所述湿法刻蚀工艺共循环10次，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至60秒，形成的氧化铝层的厚度范围是5埃至30埃。
相应地，每一次的湿法刻蚀工艺采用质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克的氢氟酸作为刻蚀剂，持续的时间范围是1秒至30秒，每一次去除部分所述氧化物夹层的厚度范围是0.8埃至1.2埃。
由以上四个实例可知，当选择循环所述氧化处理工艺及所述湿法刻蚀工艺的次数为5至7次，并相应控制具体的工艺参数时，既能够避免对所述顶部铝层造成过多影响，又能够节省工艺时间。
由此，去除了全部的氧化物夹层，形成如图20所示的结构。
进一步地，在完成每一次的湿法刻蚀工艺后，本发明的实施例还包括用去离子水清洗的步骤，以去除残留的化学物质，每一次用去离子水清洗的步骤持续的时间范围是1秒至60秒。
结合参考图14和图21，执行步骤S309，在所述高k介质层330上形成金属栅极390。具体工艺可参考第一实施例中所述。
综上所述，与现有技术相比，本发明具有如下优点：
首先，通过氧化处理，在顶部金属层上形成致密的金属氧化物层保护所述顶部金属层，使得在湿法刻蚀去除氧化物夹层时，金属材料的损耗大为降低。因此，通过本发明实施例的形成CMOS器件的方法，在去除氧化物夹层时，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。
进一步地，在本发明的又一实施例中，通过循环所述氧化处理工艺及所述湿法刻蚀工艺，使得氧化物夹层被分为多次去除，缩短了每一次湿法刻蚀工艺所持续的时间，从而避免过刻蚀对金属氧化物层覆盖下的顶部金属层造成影响。
进一步地，每一次进行湿法刻蚀工艺后，都采用去离子水进行清洗，以去除器件表面的化学物残留。
进一步地，在本发明的具体实施例中，所述顶部金属层采用铝材料，所述氧化工艺形成氧化铝层，去除所述氧化物夹层的湿法刻蚀工艺采用稀释的氢氟酸作为刻蚀剂，能够很好地和现有工艺兼容。并且，稀释的氢氟酸对氧化铝的刻蚀速率明显地低于对铝材料的刻蚀速率，更加显著地减少了对顶部金属层材料的损耗。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种形成CMOS器件的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；
湿法刻蚀去除所述金属氧化物层及所述氧化物夹层；以及
在所述高k介质层上形成金属栅极。
2.如权利要求1所述的形成CMOS器件的方法，其特征在于，
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括：
对所述顶部金属层进行一次氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及
一次湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。
3.如权利要求1所述的形成CMOS器件的方法，其特征在于，
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括：
对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；
湿法刻蚀去除所述金属氧化物层及部分所述氧化物夹层；以及
循环所述氧化处理工艺及所述湿法刻蚀工艺，至所述氧化物夹层被全部去除。
4.如权利要求2或3所述的形成CMOS器件的方法，其特征在于，所述顶部金属层的材料是铝，所述氧化处理工艺包括：通入氧气和氮气的混合气体并加热，使部分所述顶部金属层与氧气反应生成氧化铝层。
5.如权利要求2或3所述的形成CMOS器件的方法，其特征在于，所述氧化物夹层的材料是氧化硅，所述湿法刻蚀采用稀释的氢氟酸作为刻蚀剂。
6.如权利要求4所述的形成CMOS器件的方法，其特征在于，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至600秒。
7.如权利要求5所述的形成CMOS器件的方法，其特征在于，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.01摩尔/千克，所述湿法刻蚀持续的时间范围是1秒至300秒。
8.如权利要求4所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环3次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至300秒。
9.如权利要求5所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环3次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是2秒至100秒。
10.如权利要求4所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环5次时，每一次的氧化处理的温度范围是0摄氏度至300摄氏度，时间范围1秒至200秒。
11.如权利要求5所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环5次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次的湿法刻蚀持续的时间范围是1秒至80秒。
12.如权利要求4所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环7次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至100秒。
13.如权利要求5所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环7次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是1秒至60秒。
14.如权利要求4所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环10次时，每一次的氧化处理工艺的温度范围是0摄氏度至300摄氏度，时间范围是1秒至60秒。
15.如权利要求5所述的形成CMOS器件的方法，其特征在于，在所述氧化处理工艺及所述湿法刻蚀工艺共循环10次时，所述稀释的氢氟酸的摩尔浓度范围是0.5摩尔/千克至0.005摩尔/千克，每一次湿法刻蚀持续的时间范围是1秒至30秒。
16.如权利要求2或3所述的形成CMOS器件的方法，其特征在于，在完成每一次的湿法刻蚀工艺后，进一步包括用去离子水清洗的过程。
17.如权利要求16所述的形成CMOS器件的方法，其特征在于，每一次用去离子水清洗的步骤持续的时间范围是1秒至60秒。
CN201210241586.1A 2012-07-12 2012-07-12 形成cmos器件的方法 Active CN103545256B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210241586.1A CN103545256B (zh) 2012-07-12 2012-07-12 形成cmos器件的方法
US13/744,864 US8884374B2 (en) 2012-07-12 2013-01-18 CMOS device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210241586.1A CN103545256B (zh) 2012-07-12 2012-07-12 形成cmos器件的方法

Publications (2)

Publication Number Publication Date
CN103545256A true CN103545256A (zh) 2014-01-29
CN103545256B CN103545256B (zh) 2016-01-06

Family

ID=49913267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210241586.1A Active CN103545256B (zh) 2012-07-12 2012-07-12 形成cmos器件的方法

Country Status (2)

Country Link
US (1) US8884374B2 (zh)
CN (1) CN103545256B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990118A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106548936A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种金属层的刻蚀方法
CN110379710A (zh) * 2019-07-25 2019-10-25 上海华力集成电路制造有限公司 金属栅极的制造方法及半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892924B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor structure and manufacturing method thereof
CN110868883B (zh) 2017-07-11 2022-12-13 维克罗知识产权控股有限责任公司 形成紧固件元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206416A1 (en) * 2008-02-19 2009-08-20 International Business Machines Corporation Dual metal gate structures and methods
CN102034713A (zh) * 2009-10-01 2011-04-27 瑞萨电子株式会社 半导体器件的制造方法
US20120061773A1 (en) * 2010-09-14 2012-03-15 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575991B2 (en) * 2004-06-30 2009-08-18 Intel Corporation Removing a high-k gate dielectric
US7241700B1 (en) * 2004-10-20 2007-07-10 Advanced Micro Devices, Inc. Methods for post offset spacer clean for improved selective epitaxy silicon growth
KR100706784B1 (ko) * 2005-08-08 2007-04-12 삼성전자주식회사 반도체 장치 및 그 제조 방법.
US7820555B2 (en) * 2007-10-11 2010-10-26 International Business Machines Corporation Method of patterning multilayer metal gate structures for CMOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206416A1 (en) * 2008-02-19 2009-08-20 International Business Machines Corporation Dual metal gate structures and methods
CN102034713A (zh) * 2009-10-01 2011-04-27 瑞萨电子株式会社 半导体器件的制造方法
US20120061773A1 (en) * 2010-09-14 2012-03-15 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990118A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106548936A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种金属层的刻蚀方法
CN110379710A (zh) * 2019-07-25 2019-10-25 上海华力集成电路制造有限公司 金属栅极的制造方法及半导体器件

Also Published As

Publication number Publication date
US20140015065A1 (en) 2014-01-16
US8884374B2 (en) 2014-11-11
CN103545256B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP7265550B2 (ja) 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法
CN103545256B (zh) 形成cmos器件的方法
CN103165429B (zh) 金属栅极形成方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US9978762B2 (en) Semiconductor device and method of fabricating semiconductor device
CN108520865B (zh) 栅极的制造方法
KR100936627B1 (ko) 플래시 메모리 소자 및 이의 제조 방법
JP2006319297A (ja) フラッシュメモリ素子およびその製造方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN101281871B (zh) 复合硬掩模层、金属氧化物半导体晶体管及其制作方法
CN105336703B (zh) 一种半导体器件的制作方法
CN105097954A (zh) 一种半导体器件的制造方法和电子装置
CN103094110B (zh) 制作半导体器件的方法
JP2004055791A (ja) 半導体装置の製造方法、及び、半導体装置
CN101256982A (zh) 制作应变硅互补金属氧化物半导体晶体管的方法
US7344938B2 (en) Method of fabricating memory
JP2006060173A (ja) 半導体装置及びその製造方法
TWI455206B (zh) 蝕刻氧化層與氮化層之方法
KR100907902B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
US20140264615A1 (en) 3d memory process and structures
CN102956490B (zh) 半导体器件及其制作方法
CN107887335B (zh) 一种金属栅极制作方法
JP2006295174A (ja) 半導体素子のソース／ドレイン領域形成方法
JP2006237040A (ja) 半導体装置の製造方法及び半導体装置
US20140273467A1 (en) Polycrystalline-silicon etch with low-peroxide apm

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant