JP2017126734A - 基板処理方法、基板処理装置及び基板処理システム - Google Patents

基板処理方法、基板処理装置及び基板処理システム Download PDF

Info

Publication number
JP2017126734A
JP2017126734A JP2016183133A JP2016183133A JP2017126734A JP 2017126734 A JP2017126734 A JP 2017126734A JP 2016183133 A JP2016183133 A JP 2016183133A JP 2016183133 A JP2016183133 A JP 2016183133A JP 2017126734 A JP2017126734 A JP 2017126734A
Authority
JP
Japan
Prior art keywords
wafer
atmosphere
substrate processing
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016183133A
Other languages
English (en)
Other versions
JP6854611B2 (ja
Inventor
羽田　敬子
Keiko Haneda
敬子 羽田
清水　昭貴
Akitaka Shimizu
昭貴 清水
幸一 長倉
Koichi Nagakura
幸一 長倉
立花　光博
Mitsuhiro Tachibana
光博 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020170000810A priority Critical patent/KR101920986B1/ko
Priority to CN201710007284.0A priority patent/CN107026080B/zh
Priority to CN202010342111.6A priority patent/CN111489993A/zh
Priority to US15/402,419 priority patent/US10903083B2/en
Priority to TW106100786A priority patent/TWI719107B/zh
Publication of JP2017126734A publication Critical patent/JP2017126734A/ja
Priority to US17/097,466 priority patent/US20210104412A1/en
Application granted granted Critical
Publication of JP6854611B2 publication Critical patent/JP6854611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Abstract

【課題】簡素な構成でスループットを低下させることなく残留する弗素を除去することができる基板処理方法を提供する。【解決手段】プロセスモジュール１３においてＣＯＲ処理及びＰＨＴ処理が施されたウエハＷが、クーリングストレージ２０の処理室２８の内部において、含有する水分量が５０ｇ／ｍ３以上となるように湿度が調整された雰囲気へ晒される。【選択図】図７

Description

本発明は、基板の表面に残留する弗素を除去する基板処理方法、基板処理装置及び基板処理システムに関する。
基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された酸化膜を化学的にエッチングして除去する処理として、例えば、ＣＯＲ（Chemical Oxide Removal）処理及びＰＨＴ処理（Post Heat Treatment）が知られている。ＣＯＲ処理では、ウエハの表面に形成された酸化膜を弗化水素ガス及びアンモニアガスと反応させ、酸化膜から反応生成物としてのフルオロ珪酸アンモニウム（ＡＦＳ）を生成する。ＰＨＴ処理では、ウエハを加熱することによって生成されたＡＦＳを昇華させて除去する。すわなち、ＣＯＲ処理及びＰＨＴ処理を通じて酸化膜が除去される。
ところで、ＣＯＲ処理及びＰＨＴ処理を施した後のウエハの表面には弗素が残留することがある。残留した弗素はウエハの表面に形成された配線膜等を腐食し、ウエハから製造される半導体デバイスの電気特性を劣化させることがある。したがって、ウエハの表面に残留する弗素（以下、「残留弗素」という。）を除去する必要がある。
残留弗素を除去する方法として、従来、洗浄液としてＤＨＦ（希弗酸）やＤＩＷ（純水）を用いるウェット洗浄をウエハに施す方法が行われていた。ウェット洗浄をウエハに施すと、ウエハの表面に残留する弗素原子の数を１平方センチメートル当たり１０の１２乗のレベルまで減少させることができる。
ところが、半導体デバイスの配線等の微細化に伴い、ウエハの表面に形成されるパターンの幅が数ｎｍとなったため、洗浄液の表面張力によってパターンが倒れるという問題が生じた。そこで、洗浄液を用いずにプラズマを用いて残留弗素を除去する方法が提案されている。この方法では、ウエハの表面付近で酸素プラズマを生じさせることにより、弗素を強制的に置換して除去する（例えば、特許文献１参照。）。
特表２０１２−５３２４４０号公報
しかしながら、特許文献１に係る方法では、酸素プラズマを発生させるための機構が必要となる。また、酸素プラズマを発生させるためには減圧等の工程が必要であり、当該工程には一定の時間を要するためにスループットが低下するという問題がある。
本発明の目的は、簡素な構成でスループットを低下させることなく残留する弗素を除去することができる基板処理方法、基板処理装置及び基板処理システムを提供することにある。
上記目的を達成するために、本発明の基板処理方法は、基板に弗素を含有するガスを用いた処理を施す第１のステップと、前記基板を、水分を含有する雰囲気へ晒す第２のステップとを有することを特徴とする。
上記目的を達成するために、本発明の基板処理装置は、弗素を含有するガスを用いた処理が施された基板を収容する処理室と、前記処理室内の雰囲気に水分を含有させる水分含有機構とを備えることを特徴とする。
上記目的を達成するために、基板処理システムは、基板に弗素を含有するガスを用いた処理を施す基板処理装置と、前記弗素を含有するガスを用いた処理が施された基板を、水分を含有する雰囲気へ晒す後処理装置とを備えることを特徴とする。
本発明によれば、基板に弗素を含有するガスを用いた処理が施された基板が、水分を含有する雰囲気へ晒される。弗素は水分中の水素と結合して弗化水素となり、昇華することによって除去される。また、基板の表面において珪素を終端する弗素は水分中の水素や水酸基と置換されて除去される。すなわち、水分を含有する雰囲気へ晒すだけで基板から弗素を除去することができるため、プラズマを発生させるための機構や工程が不要となる。その結果、簡素な構成でスループットを低下させることなく残留する弗素を除去することができる。
本発明の実施の形態に係る基板処理システムの構成を概略的に示す平面図である。 図１におけるクーリングストレージの構成を概略的に示す断面図である。 残留弗素が表面に存在するウエハを恒温恒湿槽へ収容したときの残留弗素原子の数を示すグラフである。 本発明の実施の形態における残留弗素原子の数の減少の過程を説明するための工程図である。 ウエハを晒す雰囲気の水分量を変化させたときの残留弗素原子の数を示すグラフである。 ウエハを高湿度の雰囲気に晒す時間を変化させたときの残留弗素原子の数を示すグラフである。 本発明の実施の形態に係る基板処理方法としての酸化膜除去処理を示すフローチャートである。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の実施の形態に係る基板処理システムの構成を概略的に示す平面図である。なお、図1では理解を容易にするために内部の構成の一部が透過して示される。
図１において、基板処理システム１０は、複数のウエハＷを保管するウエハ保管部１１と、２枚のウエハＷを同時に搬送する共通搬送部としてのトランスファモジュール１２と、トランスファモジュール１２から搬入されたウエハＷにＣＯＲ処理やＰＨＴ処理を施す複数のプロセスモジュール１３（基板処理装置）とを備える。プロセスモジュール１３は内部が真空雰囲気に維持される。
基板処理システム１０では、ウエハ保管部１１に保管された複数のウエハＷのうち選択された２枚のウエハＷをトランスファモジュール１２が内蔵する搬送アーム１４によって保持し、搬送アーム１４を移動させることによってトランスファモジュール１２の内部においてウエハＷを搬送し、プロセスモジュール１３の内部に配置された２つのステージ１５のそれぞれに１枚ずつウエハＷを載置する。次いで、基板処理システム１０では、ステージ１５に載置された各ウエハＷへプロセスモジュール１３でＣＯＲ処理やＰＨＴ処理を施した後に、処理済みの２枚のウエハＷを搬送アーム１４によって保持し、搬送アーム１４を移動させることによってウエハ保管部１１に搬出する。
ウエハ保管部１１は、複数のウエハＷを保管する容器であるフープ１６の載置台である３つのロードポート１７と、保管されたウエハＷを各ロードポート１７に載置されたフープ１６から受け取り、若しくは、プロセスモジュール１３で所定の処理が施されたウエハＷをフープ１６に引き渡すローダーモジュール１８と、ローダーモジュール１８及びトランスファモジュール１２の間においてウエハＷを受け渡しするために一時的にウエハＷを保持する２つのロードロックモジュール１９と、ＰＨＴ処理が施されたウエハＷを冷却するクーリングストレージ２０（基板処理装置、後処理装置）とを有する。
ローダーモジュール１８は内部が大気圧雰囲気の矩形の筐体からなり、その矩形の長辺を構成する一側面に複数のロードポート１７が並設される。さらに、ローダーモジュール１８は、内部においてその矩形の長手方向に移動可能な搬送アーム（不図示）を有する。該搬送アームは各ロードポート１７に載置されたフープ１６からロードロックモジュール１９にウエハＷを搬入し、若しくは、ロードロックモジュール１９から各フープ１６にウエハＷを搬出する。フープ１６は複数のウエハＷを多段に重ねるようにして収容する。また、各ロードポート１７に載置されたフープ１６の内部は窒素ガス等で満たされて密閉される。
各ロードロックモジュール１９は、大気圧雰囲気の各ロードポート１７に載置されたフープ１６に収容されたウエハＷを、内部が真空雰囲気のプロセスモジュール１３に引き渡すため、ウエハＷを一時的に保持する。各ロードロックモジュール１９は２枚のウエハＷを保持するストッカ２１を有する。また、各ロードロックモジュール１９は、ローダーモジュール１８に対して気密性を確保するためのゲートバルブ２２ａと、トランスファモジュール１２に対して気密性を確保するためのゲートバルブ２２ｂとを有する。さらに、ロードロックモジュール１９には図示しないガス導入系及びガス排気系が配管によって接続され、ガス導入系及びガス排気系によって内部が大気圧雰囲気又は真空雰囲気に制御される。
トランスファモジュール１２は未処理のウエハＷをウエハ保管部１１からプロセスモジュール１３に搬入し、処理済みのウエハＷをプロセスモジュール１３からウエハ保管部１１に搬出する。トランスファモジュール１２は内部が真空雰囲気の矩形の筐体からなり、２枚のウエハＷを保持して移動する２つの搬送アーム１４と、各搬送アーム１４を回転可能に支持する回転台２３と、回転台２３を搭載した回転載置台２４と、回転載置台２４をトランスファモジュール１２の長手方向に移動可能に案内する案内レール２５とを含む。また、トランスファモジュール１２は、ゲートバルブ２２ａ，２２ｂ、さらに後述する各ゲートバルブ２６を介して、ウエハ保管部１１のロードロックモジュール１９、並びに、各プロセスモジュール１３と連通する。トランスファモジュール１２では、ロードロックモジュール１９においてストッカ２１によって保持された２枚のウエハＷを、搬送アーム１４が保持して受け取り、各プロセスモジュール１３へ搬送する。また、プロセスモジュール１３で処理が施された２枚のウエハＷを、搬送アーム１４が保持してロードロックモジュール１９に搬出する。回転載置台２４及び案内レール２５は、載置した回転台２３をトランスファモジュール１２の内部において長手方向に移させるスライド機構を構成する。
各プロセスモジュール１３は、各ゲートバルブ２６を介してトランスファモジュール１２に連通する。したがって、各ゲートバルブ２６により、各プロセスモジュール１３及びトランスファモジュール１２の間の気密性の確保及び互いの連通を両立する。また、プロセスモジュール１３には、図示しないガス導入系（処理ガス及びパージガス等のガス供給部等）及びガス排気系（真空ポンプ、排気制御バルブ及び排気管等）が接続される。
各プロセスモジュール１３は、２枚のウエハＷを水平方向に並べて載置する２つのステージ１５を内部に有する。各プロセスモジュール１３は、２つのステージ１５にウエハＷを並べて載置することにより、２枚のウエハＷの表面を均一且つ同時に処理する。本実施の形態では、複数のプロセスモジュール１３の各々はＣＯＲ処理及びＰＨＴ処理のいずれかを実行する。
また、基板処理システム１０は制御部としてコントローラ２７をさらに備え、コントローラ２７は内蔵するメモリ等に格納されたプログラム等を実行することにより、基板処理システム１０の各構成要素の動作を制御する。
図２は、図１におけるクーリングストレージの構成を概略的に示す断面図である。
図２において、クーリングストレージ２０は、ウエハＷを収容する処理室２８と、水分供給機構２９（水分含有機構）と、不活性ガス供給機構３０と、排気機構３１とを有する。
処理室２８内は大気圧雰囲気に維持され、ウエハＷを載置するステージ３２が配置される。ステージ３２は載置されたウエハＷを加熱するヒータ３３及び同ウエハＷを冷却するクーリングチャンネル３４を内蔵する。ステージ３２はヒータ３３及びクーリングチャンネル３４によって載置されたウエハＷの温度を調整する。処理室２８は側壁部に貫通口であるポート３５を有し、ウエハＷがポート３５を介して処理室２８内へ搬出入される。ポート３５は開閉自在のゲートバルブ３６によって閉鎖される。
水分供給機構２９は水分供給部３７及び配管３８からなり、処理室２８内の雰囲気へ水分を水蒸気として含有させる。不活性ガス供給機構３０はガス供給部３９及び配管４０からなり、処理室２８内へ不活性ガス、例えば、窒素ガスを供給する。排気機構３１は排気ポンプ４１及び配管４２からなり、処理室２８内を排気する。
本実施の形態では、ウエハＷへＰＨＴ処理が施されるが、ＰＨＴ処理はウエハＷにおいて生成されたＡＦＳを加熱によって昇華させる処理であるため、ＰＨＴ処理が施されたウエハＷの温度は高く、例えば、約１２０℃である。クーリングストレージ２０は、ＰＨＴ処理が施されたウエハＷを冷却する。
ところで、本発明に先立ち、本発明者はウェット洗浄や酸素プラズマによる除去以外の適切な残留弗素の除去方法を探るべく、残留弗素が表面に存在するウエハＷのサンプルを複数準備し、種々の実験を行うためにこれらのサンプルをクリーンルーム内においてしばらく保管しておいたところ、各サンプルの表面の残留弗素原子の数が大幅に減少したことを発見した。クリーンルーム内は大気圧雰囲気であり、適切な湿度が維持されていたことから、本発明者は、残留弗素原子の数の減少に水分が寄与していると推察した。その後、本発明者は、残留弗素が表面に存在するウエハＷのサンプルを複数準備し、内部の温度及び湿度が制御可能な恒温恒湿槽へ各サンプルを収容し、恒温恒湿槽の内部の温度及び湿度の条件を変化させ、各条件における残留弗素原子の数を計測した。
図３は、残留弗素が表面に存在するウエハを恒温恒湿槽へ収容したときの残留弗素原子の数を示すグラフである。
ここでは、残留弗素が表面に存在するウエハＷとしてＣＯＲ処理及びＰＨＴ処理後のウエハＷを用いた。当該ウエハＷにおける残留弗素原子の数は１平方センチメートル当たり５．０×１０１４であった。図３において、「×」は恒温恒湿槽の内部の温度及び湿度の条件を変化させたときの各条件における残留弗素原子の数を示す。また、図３のグラフには、比較対象としてＣＯＲ処理及びＰＨＴ処理後のウエハＷをクリーンルーム内において放置したときの残留弗素原子の数を「◆」で示した。図３のグラフの横軸は、恒温恒湿槽へ収容されてからの経過時間及びクリーンルーム内における放置時間を示す。恒温恒湿槽の内部の温度及び湿度の条件を変化させたときの各条件は、温度が２４℃且つ湿度が９５％となる条件、温度が４８℃且つ湿度が７５％となる条件、温度が４８℃且つ湿度が８０％となる条件、温度が６０℃且つ湿度が５５％となる条件、温度が６０℃且つ湿度が７０％となる条件、及び温度が６０℃且つ湿度が９５％となる条件であった。いずれの条件においても恒温恒湿槽の内部の湿度をクリーンルーム内の湿度よりも高い値に維持した。なお、恒温恒湿槽の内部の温度はほぼウエハＷの温度と同じであった。また、ウエハＷを恒温恒湿槽へ収容した場合、恒温恒湿槽の内部の温度及び湿度が各条件へ到達するのに２０分間を要したため、ウエハＷが恒温恒湿槽において各条件で処理されたときの実質的な処理時間は、図３のグラフの横軸に示す時間から２０分を減算した時間となる。
図３のグラフに示すように、クリーンルーム内において放置したときは、残留弗素原子の数が、ウエハＷにいずれの処理も施していないときにウエハＷの表面に存在する弗素原子の数である１平方センチメートル当たり１０の１２乗のレベル（以下、「基準残留弗素原子数レベル」という。）まで減少するために大幅な時間（約７２時間）を要した。一方、ウエハＷを恒温恒湿槽において高湿度の雰囲気に晒したときは、約１０分間程度で残留弗素原子の数が基準残留弗素原子数レベルまで減少した。
但し、大気の水分飽和量は温度によって変化することから、本発明者は大気中の水分量が残留弗素原子の数の減少を左右すると考え、ウエハＷを恒温恒湿槽において高湿度の雰囲気に晒したときの上記各条件における水分量と残留弗素原子の数を下記表１にまとめた。
上記表における非網掛け部分に示すように、大気中の水分量が２０ｇ／ｍ３以上であれば、残留弗素原子の数は１平方センチメートル当たり１０の１３乗のレベルまで減少する可能性があり、大気中の水分量が５０ｇ／ｍ３以上であれば、残留弗素原子の数は基準残留弗素原子数レベルまでほぼ減少することが分かった。
大気中の水分量を増加させたときに残留弗素原子の数が大幅に減少する理由については、明瞭に説明するのが困難であるが、残留弗素原子の数の減少の過程の観察の結果、本発明者は、以下に説明する仮説を類推するに至った。
まず、ＣＯＲ処理及びＰＨＴ処理が施されたウエハＷの表面には、単体の弗素が存在し、さらに酸化膜の除去によってウエハＷの表面に剥き出しとなった珪素が弗素によって終端されている（図４（Ａ））。
次いで、ウエハＷの表面を、水分を含有する雰囲気、すなわち、高湿度雰囲気に晒したとき、雰囲気中の一部の水分が水素や水酸基に分かれる（図４（Ｂ））。このとき、水素は単体の弗素と結合して弗化水素となり、昇華する。また、ウエハＷの表面において珪素を終端する弗素は水素や水酸基と置換されて除去される（図４（Ｃ））。その結果、ウエハＷの表面における残留弗素原子の数が大幅に減少する。その後、ウエハＷの表面において珪素は水素や水酸基で終端されて安定する（図４（Ｄ））。
ところで、上述した残留弗素原子の数の計測では恒温恒湿槽の内部の温度がほぼウエハＷの温度と同じであったが、その後、ウエハＷの温度が恒温恒湿槽の内部の温度よりも低い条件で残留弗素原子の数の計測を行ったところ、ウエハＷの表面に雰囲気中の水分が凝縮して結露が発生した。結露が発生すると、凝縮した水分の表面張力によってパターンが倒れるおそれがある。一方、結露の発生を防ぐためにはウエハＷの温度を恒温恒湿槽の内部の温度よりも高くする必要がある。したがって、ウエハＷにおいてパターンの倒れの発生を確実に防止する観点からは、ウエハＷを加熱してウエハＷの温度を恒温恒湿槽の内部の温度、すなわち、雰囲気の温度よりも高くするのが好ましい。
一方で、ウエハＷの温度を雰囲気の温度よりも高くすると、ウエハＷの表面に水分が付着しにくくなり、図４で説明したような、ウエハＷの表面における水素及び弗素の結合や珪素を終端する弗素の水酸基による置換が余り進行せず、結果として残留弗素原子の数がさほど減少しなくなる。例えば、同じ水分量の雰囲気にＣＯＲ処理及びＰＨＴ処理後のウエハＷを晒した場合、ウエハＷの加熱に有無により、残留弗素原子の数が変化し、具体的には、下記表２に示すように、ウエハＷを加熱した場合の残留弗素原子の数がウエハＷを加熱していない場合の残留弗素原子の数よりも増加した。
そこで、本発明者はウエハＷの温度の上限を見極めるべく、ＣＯＲ処理及びＰＨＴ処理後のウエハＷの温度を変化させた上で当該ウエハＷを所定の水分量（例えば、８８．５ｇ／ｍ３）の雰囲気に晒し、その後の残留弗素原子の数の計測を行ったところ、下記表３に示すように、ウエハＷの温度と雰囲気の温度（恒温恒湿槽の内部の温度）の差がほぼ１００℃であれば、残留弗素原子の数は基準残留弗素原子数レベルまで低下しない一方、ウエハＷの温度と雰囲気の温度の差がほぼ５０℃であれば、残留弗素原子の数は基準残留弗素原子数レベルまで減少まで低下することが分かった。
また、ウエハＷを加熱した場合であっても、雰囲気中の水分量を増加させれば、ウエハＷの表面における水素及び弗素の結合や珪素を終端する弗素の水酸基による置換が促進させられると考えられたため、本発明者は、ＣＯＲ処理及びＰＨＴ処理後のウエハＷを晒す雰囲気の水分量を変化させたときの残留弗素原子の数の計測を行い、図５のグラフにまとめた。このとき、ウエハＷが加熱されてウエハＷの温度は１００℃に設定され、雰囲気の温度（恒温恒湿槽の内部の温度）は５５℃〜７５℃に設定された。
図５は、ウエハを晒す雰囲気の水分量を変化させたときの残留弗素原子の数を示すグラフである。
図５に示すように、ウエハＷを加熱した場合であっても、雰囲気の水分量が６７．７ｇ／ｍ３以下であれば、残留弗素原子の数が基準残留弗素原子数レベルまで減少しない一方、雰囲気の水分量が８８．５ｇ／ｍ３以上であれば、残留弗素原子の数が基準残留弗素原子数レベルまで減少することが確認された。
さらに、ウエハＷを加熱した結果、ウエハＷの表面に水分が付着しにくくなった場合であっても、ウエハＷを雰囲気へ晒す時間を確保すれば、ウエハＷの表面における水素及び弗素の結合や珪素を終端する弗素の水酸基による置換が進行すると考えられたため、本発明者は、ＣＯＲ処理及びＰＨＴ処理後のウエハＷを雰囲気へ晒す時間を変化させたときの残留弗素原子の数の計測を行い、図６のグラフにまとめた。このとき、ウエハＷが加熱されてウエハＷの温度は１００℃に設定され、雰囲気の温度（恒温恒湿槽の内部の温度）は５５℃に設定され、雰囲気中の水分量は８８．５ｇ／ｍ３に設定された。
図６は、ウエハを高湿度の雰囲気に晒す時間を変化させたときの残留弗素原子の数を示すグラフである。
図６に示すように、ウエハＷを加熱した場合であっても、ウエハＷを雰囲気へ晒す時間が少なくとも３分間であれば、残留弗素原子の数が基準残留弗素原子数レベルまで減少することが確認された。なお、上述した実験はウエハＷを恒温恒湿槽へ収容することによって行われたが、この実験では恒温恒湿槽がウエハＷを収容した後に恒温恒湿槽の内部の温度及び水分量が設定された条件へ到達するのに２分間を要したため、ウエハＷが恒温恒湿槽において高湿度の雰囲気に晒される実質的な時間は、図６のグラフの横軸に示す時間から２分を減算した時間となる。
本発明は上述した知見に基づくものである。
図７は、本実施の形態に係る基板処理方法としての酸化膜除去処理を示すフローチャートである。
図７において、まず、一のプロセスモジュール１３においてウエハＷにＣＯＲ処理を施す（ステップＳ７１）（第１のステップ）。具体的には、ウエハＷを一のプロセスモジュール１３の内部に配置されたステージ１５に載置した後、プロセスモジュール１３の内部へ弗化水素ガス、アルゴンガス、アンモニアガス及び窒素ガスを含む処理ガスを導入し、ウエハＷの表面に形成された酸化膜、例えば、二酸化珪素膜を弗化水素ガス及びアンモニアガスと反応させ、酸化膜から反応生成物としてのフルオロ珪酸アンモニウム（ＡＦＳ）を生成する。
次いで、他のプロセスモジュール１３においてウエハＷにＰＨＴ処理を施す（ステップＳ７２）。具体的には、ＣＯＲ処理が施されたウエハＷを搬送アーム１４によって一のプロセスモジュール１３から取り出し、他のプロセスモジュール１３の内部に配置されたステージ１５に載置し、さらに、載置されたウエハＷをステージ１５に内蔵されたヒータ等によって加熱する。このとき、ウエハＷの温度は、例えば、約１２０℃まで高められ、ウエハＷにおいて生成されたＡＦＳは熱によって分解されて昇華する。但し、ＡＦＳが昇華した後のウエハＷの表面には、図４（Ａ）に示すように、単体の弗素が存在し、さらに酸化膜の除去によってウエハＷの表面に剥き出しとなった珪素が弗素によって終端される。
次いで、クーリングストレージ２０においてウエハＷを高湿度の雰囲気に晒す（ステップＳ７３）。具体的には、ＰＨＴ処理が施されたウエハＷを、搬送アーム１４によって他のプロセスモジュール１３から取り出し、ロードロックモジュール１９やローダーモジュール１８を介してクーリングストレージ２０へ搬入し、ステージ３２へ載置する。その後、ステージ３２に内蔵されたヒータ３３及びクーリングチャンネル３４によって載置されたウエハＷの温度を調整する。例えば、ウエハＷの温度を約１２０℃から低下させて１０℃〜８０℃、より好ましくは、２４℃〜６０℃に維持し、さらに、水分供給機構２９及び不活性ガス供給機構３０により、処理室２８の内部の水分量が５０ｇ／ｍ３以上となるように湿度を調整する。このとき、ウエハＷは水分量が５０ｇ／ｍ３以上となった雰囲気に所定の時間に亘って、例えば、１０分間以上晒される（第２のステップ）。若しくは、例えば、ウエハＷの温度を、約１２０℃から低下させて処理室２８の内部の温度より高く且つ処理室２８の内部の温度との差が５０℃以内、具体的には１００℃となるように設定し、さらに、処理室２８の内部の水分量が８８．５ｇ／ｍ３以上となるように湿度を調整する。このとき、ウエハＷは水分量が８８．５ｇ／ｍ３以上となった雰囲気に少なくとも３分間晒される（第２のステップ）。ここで、図４（Ｃ）に示すように、ウエハＷの表面に存在する単体の弗素は水素と結合して弗化水素となり、昇華する。また、ウエハＷの表面において珪素を終端する弗素は水素や水酸基と置換される。昇華した弗化水素や置換された弗素は排気機構３１によって処理室２８の内部から排出される。なお、所定の時間は、クーリングストレージ２０の処理室２８の内部の環境、特に、水分量によって左右されるため、上述した１０分間以上に限られず、例えば、水分量が５０ｇ／ｍ３よりも多ければ、所定の時間は１０分間未満であってもよい。
その後、クーリングストレージ２０からウエハＷを取り出し、ローダーモジュール１８を介してフープ１６にウエハＷを搬出し、本処理を終了する。
図７の処理によれば、ＣＯＲ処理及びＰＨＴ処理が施されたウエハＷは、含有する水分量が５０ｇ／ｍ３以上となるように湿度が調整された雰囲気へ晒される。若しくは、ＣＯＲ処理及びＰＨＴ処理が施されたウエハＷは、温度が処理室２８の内部の温度より高く且つ処理室２８の内部の温度との差が５０℃以内となるように設定され、含有する水分量が８８．５ｇ／ｍ３以上となるように湿度が調整された雰囲気へ晒される。このとき、ウエハＷの表面に存在する単体の弗素は水分中の水素と結合して弗化水素となり、昇華することによって除去される。また、ウエハＷの表面において珪素を終端する弗素は水分中の水素や水酸基と置換されて除去される。すなわち、湿度が高い値に調整された雰囲気へ晒すだけでウエハＷから弗素を除去することができるため、弗素を除去するためのプラズマを発生させるための機構や工程が不要となる。その結果、簡素な構成でスループットを低下させることなく残留弗素を除去することができる。
上述した図７の処理では、図４（Ｄ）に示すように、ウエハＷの表面における珪素は水素や水酸基で終端されて安定する。これにより、図７の処理後に酸化膜が再び増加するのを抑制することができる。通常、酸化膜除去処理をウエハに施した後、自然酸化によって酸化膜が再び生成されるのを避けるために、酸化膜除去処理後から次の処理までの時間を管理する、具体的には、短縮する必要がある。一方、図７の処理では、上述したように、図７の処理後に酸化膜が再び増加するのを抑制することができるので、図７の処理後から次の処理までの時間を管理する必要を無くすことができ、基板処理システム１０のユーザの負担を減らすことができる。
また、上述した図７の処理では、クーリングストレージ２０においてウエハＷを冷却する際に、残留弗素が除去される。これにより、ウエハＷの冷却工程と残留弗素の除去工程を分ける必要を無くすことができ、もって、スループットが低下するのを確実に防止することができる。
上述した図７の処理では、クーリングストレージ２０において、水分供給機構２９及び不活性ガス供給機構３０による処理室２８の内部の水分量の調整、及び排気機構３１による処理室２８の内部の雰囲気の排出を繰り返してもよい。これにより、ウエハＷの表面から昇華した弗化水素や置換された弗素を小まめに除去することができ、ウエハＷの表面上の弗素濃度を極低いレベルに維持することができる。その結果、置換された弗素が再度ウエハＷの表面に残留したり、弗化水素中の弗素が再度、珪素を終端する可能性を低減することができる。
また、上述した図７の処理では、ＣＯＲ処理及びＰＨＴ処理が施されたウエハＷが水分を含有する雰囲気へ晒されたが、雰囲気は水酸基や水素を含めばよく、例えば、上記ウエハＷを、水酸基や水素を含むアルコール、例えば、エタノール、メタノール、プロパノールやブタノールを含有する雰囲気に晒しても、本実施の形態と同様の効果を奏することができる。なお、水分を含有する雰囲気へ晒されたウエハＷの表面には、水分が付着して蒸発せずにそのまま残留するおそれもあるため、図７の処理によって残留弗素を除去したウエハＷを、基板処理システム１０に設けられ、若しくは別個に設けられたドライモジュール等によって乾燥させてもよい。
さらに、上述した図７の処理では、基板処理システム１０が備えるクーリングストレージ２０においてウエハＷの残留弗素を除去したが、クーリングストレージ２０を基板処理システム１０とは別個に設け、該別個に設けられたクーリングストレージ２０においてウエハＷを高湿度の雰囲気へ晒すことにより、ウエハＷの残留弗素を除去してもよい。さらには、図７の処理において、ＰＨＴ処理をウエハＷに施した後、当該ウエハＷをクーリングストレージ２０へ搬入することなくフープ１６に搬出し、該フープ１６の内部の湿度及び温度を調整することにより、ウエハＷから残留弗素を除去してもよい。
上述した図７の処理では、弗素を含有するガスを用いた処理としてＣＯＲ処理が実行されたが、弗素を含有するガスを用いた処理は、ＣＯＲ処理に限られず、例えば、弗素を含有するガスから生じた弗素プラズマを用いる処理であってもよく、また、上記処理は、膜の除去処理に限られず、エッチング処理や成膜処理であってもよい。いずれの処理においても、クーリングストレージ２０においてウエハＷの温度を調整しながら当該ウエハＷを高湿度の雰囲気に晒すことにより、残留弗素を除去することができる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではない。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、基板処理システム１０が備えるコントローラ２７に供給し、コントローラ２７のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコントローラ２７に供給されてもよい。
また、コントローラ２７が読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コントローラ２７に挿入された機能拡張ボードやコントローラ２７に接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
Ｗ ウエハ
１０ 基板処理システム
１３ プロセスモジュール
２０ クーリングストレージ
２９ 水分供給機構

Claims (14)

  1. 基板に弗素を含有するガスを用いた処理を施す第１のステップと、
    前記基板を、水分を含有する雰囲気へ晒す第２のステップとを有することを特徴とする基板処理方法。
  2. 前記雰囲気に含まれる水分の量は５０ｇ／ｍ３以上であることを特徴とする請求項１記載の基板処理方法。
  3. 前記第２のステップにおいて、前記基板を前記雰囲気へ所定の時間に亘って晒すことを特徴とする請求項１又は２記載の基板処理方法。
  4. 前記第２のステップにおいて、前記基板の温度を１０℃〜８０℃に維持することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  5. 前記第２のステップにおいて、前記基板の温度を２４℃〜６０℃に維持することを特徴とする請求項４記載の基板処理方法。
  6. 前記第２のステップにおいて、前記基板の温度が前記雰囲気の温度より高く、且つ前記雰囲気の温度との差が５０℃以内となるように設定されることを特徴とする請求項１記載の基板処理方法。
  7. 前記雰囲気に含まれる水分の量は８８．５ｇ／ｍ３以上であることを特徴とする請求項６記載の基板処理方法。
  8. 前記第２のステップにおいて、前記基板を前記雰囲気へ少なくとも３分間晒すことを特徴とする請求項７記載の基板処理方法。
  9. 前記弗素を含有するガスを用いた処理はＣＯＲ処理であることを特徴とする請求項１乃至８のいずれか１項に記載の基板処理方法。
  10. 前記弗素を含有するガスを用いた処理は、前記ガスから生じた弗素プラズマを用いる処理であることを特徴とする請求項１乃至８のいずれか１項に記載の基板処理方法。
  11. 弗素を含有するガスを用いた処理が施された基板を収容する処理室と、
    前記処理室内の雰囲気に水分を含有させる水分含有機構とを備えることを特徴とする基板処理装置。
  12. 前記水分含有機構は、前記雰囲気に含まれる水分の量を５０ｇ／ｍ３以上に設定する請求項１１記載の基板処理装置。
  13. 基板に弗素を含有するガスを用いた処理を施す基板処理装置と、
    前記弗素を含有するガスを用いた処理が施された基板を、水分を含有する雰囲気へ晒す後処理装置とを備えることを特徴とする基板処理システム。
  14. 前記雰囲気に含まれる水分の量は５０ｇ／ｍ３以上であることを特徴とする請求項１３記載の基板処理システム。
JP2016183133A 2016-01-13 2016-09-20 基板処理方法、基板処理装置及び基板処理システム Active JP6854611B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170000810A KR101920986B1 (ko) 2016-01-13 2017-01-03 기판 처리 방법, 기판 처리 장치 및 기판 처리 시스템
CN201710007284.0A CN107026080B (zh) 2016-01-13 2017-01-05 基板处理方法、基板处理装置以及基板处理系统
CN202010342111.6A CN111489993A (zh) 2016-01-13 2017-01-05 基板处理装置
US15/402,419 US10903083B2 (en) 2016-01-13 2017-01-10 Substrate processing method, substrate processing apparatus and substrate processing system
TW106100786A TWI719107B (zh) 2016-01-13 2017-01-11 基板處理方法、基板處理裝置及基板處理系統
US17/097,466 US20210104412A1 (en) 2016-01-13 2020-11-13 Substrate processing method, substrate processing apparatus and substrate processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016004719 2016-01-13
JP2016004719 2016-01-13

Publications (2)

Publication Number Publication Date
JP2017126734A true JP2017126734A (ja) 2017-07-20
JP6854611B2 JP6854611B2 (ja) 2021-04-07

Family

ID=59365083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183133A Active JP6854611B2 (ja) 2016-01-13 2016-09-20 基板処理方法、基板処理装置及び基板処理システム

Country Status (4)

Country Link
JP (1) JP6854611B2 (ja)
KR (1) KR101920986B1 (ja)
CN (2) CN111489993A (ja)
TW (1) TWI719107B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2021065203A1 (ja) * 2019-10-04 2021-04-08 東京エレクトロン株式会社 加熱冷却装置及び加熱冷却方法
KR20210064060A (ko) 2019-11-25 2021-06-02 도쿄엘렉트론가부시키가이샤 기판 세정 장치 및 기판 세정 방법
JP2021132220A (ja) * 2016-11-11 2021-09-09 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 高アスペクト比の構造体のための除去方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529292A (ja) * 1990-11-30 1993-02-05 Dainippon Screen Mfg Co Ltd 基板表面の洗浄方法
JPH05331630A (ja) * 1992-06-01 1993-12-14 Central Glass Co Ltd 三フッ化塩素ガスの除去方法
JPH10163127A (ja) * 1996-12-04 1998-06-19 Shibaura Eng Works Co Ltd 半導体装置の製造方法
JP2004103944A (ja) * 2002-09-11 2004-04-02 Seiko Epson Corp アッシング方法、ドライエッチング装置、電気光学装置の製造方法および電気光学装置の製造装置
WO2007072708A1 (ja) * 2005-12-22 2007-06-28 Tokyo Electron Limited 基板処理装置
JP2007227764A (ja) * 2006-02-24 2007-09-06 Dainippon Screen Mfg Co Ltd 基板表面処理装置、基板表面処理方法および基板処理装置
KR100791688B1 (ko) * 2006-09-11 2008-01-03 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
JP2009158774A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2010135849A (ja) * 2003-06-24 2010-06-17 Tokyo Electron Ltd 被処理体処理装置の圧力制御方法
JP2015504239A (ja) * 2011-11-08 2015-02-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水蒸気処理を使用して基板から材料層を除去する方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481256B1 (ko) * 1998-12-15 2005-04-11 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 유출 기체류의 사용점 처리 장치 및 방법
US20060062914A1 (en) * 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
WO2007021814A2 (en) * 2005-08-11 2007-02-22 Eksigent Technologies, Llc Plastic surfaces and apparatuses for reduced adsorption of solutes and methods of preparing the same
JP2007243014A (ja) * 2006-03-10 2007-09-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5492574B2 (ja) * 2010-01-08 2014-05-14 東京エレクトロン株式会社 基板のクリーニング方法及び基板のクリーニング装置
CN102770944B (zh) * 2010-02-25 2013-11-06 积水化学工业株式会社 蚀刻方法及装置
JP5987003B2 (ja) * 2011-01-07 2016-09-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． インキュベーターアセンブリ及び絶対湿度を制御する関連の制御装置
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529292A (ja) * 1990-11-30 1993-02-05 Dainippon Screen Mfg Co Ltd 基板表面の洗浄方法
JPH05331630A (ja) * 1992-06-01 1993-12-14 Central Glass Co Ltd 三フッ化塩素ガスの除去方法
JPH10163127A (ja) * 1996-12-04 1998-06-19 Shibaura Eng Works Co Ltd 半導体装置の製造方法
JP2004103944A (ja) * 2002-09-11 2004-04-02 Seiko Epson Corp アッシング方法、ドライエッチング装置、電気光学装置の製造方法および電気光学装置の製造装置
JP2010135849A (ja) * 2003-06-24 2010-06-17 Tokyo Electron Ltd 被処理体処理装置の圧力制御方法
WO2007072708A1 (ja) * 2005-12-22 2007-06-28 Tokyo Electron Limited 基板処理装置
JP2007227764A (ja) * 2006-02-24 2007-09-06 Dainippon Screen Mfg Co Ltd 基板表面処理装置、基板表面処理方法および基板処理装置
KR100791688B1 (ko) * 2006-09-11 2008-01-03 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
JP2009158774A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2015504239A (ja) * 2011-11-08 2015-02-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水蒸気処理を使用して基板から材料層を除去する方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132220A (ja) * 2016-11-11 2021-09-09 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 高アスペクト比の構造体のための除去方法
JP7343543B2 (ja) 2016-11-11 2023-09-12 アプライド マテリアルズ インコーポレイテッド 高アスペクト比の構造体のための除去方法
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2020009835A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7137976B2 (ja) 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2021065203A1 (ja) * 2019-10-04 2021-04-08 東京エレクトロン株式会社 加熱冷却装置及び加熱冷却方法
JP7365423B2 (ja) 2019-10-04 2023-10-19 東京エレクトロン株式会社 加熱冷却装置及び加熱冷却方法
KR20210064060A (ko) 2019-11-25 2021-06-02 도쿄엘렉트론가부시키가이샤 기판 세정 장치 및 기판 세정 방법
US11557493B2 (en) 2019-11-25 2023-01-17 Tokyo Electron Limited Substrate cleaning apparatus and substrate cleaning method

Also Published As

Publication number Publication date
CN111489993A (zh) 2020-08-04
CN107026080B (zh) 2020-06-09
KR101920986B1 (ko) 2018-11-21
TWI719107B (zh) 2021-02-21
JP6854611B2 (ja) 2021-04-07
TW201737292A (zh) 2017-10-16
CN107026080A (zh) 2017-08-08
KR20170084993A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
KR100964041B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9911635B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP6854611B2 (ja) 基板処理方法、基板処理装置及び基板処理システム
US20090191340A1 (en) Substrate processing method and system
US11148179B2 (en) Method for cleaning substrate transfer mechanism and substrate processing system
JP5809771B2 (ja) 基板処理方法、基板処理装置、半導体装置の製造方法及びプログラム
JP2009272558A (ja) 半導体装置の製造方法、半導体装置及び半導体製造装置
JP2009094307A (ja) エッチング方法及び記録媒体
JP2019201201A (ja) 基板処理方法、記憶媒体及び基板処理装置
US20210159096A1 (en) Substrate cleaning apparatus and substrate cleaning method
TWI398920B (zh) Surface treatment of substrates
KR20170032857A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
JP2004281824A (ja) 基板処理装置および基板処理方法
US10141195B2 (en) Substrate processing method
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
US20210104412A1 (en) Substrate processing method, substrate processing apparatus and substrate processing system
JP6376960B2 (ja) 基板処理装置および基板処理方法
JP7175151B2 (ja) 搬送方法
WO2024018986A1 (ja) 基板処理装置および基板処理方法
JP7153499B2 (ja) 酸素含有被処理体の処理方法及び処理装置
JP6945361B2 (ja) 基板処理方法および基板処理装置
JP2022075362A (ja) 熱処理装置及びダミー基板の処理方法
JP2022066876A (ja) ボート搬入方法及び熱処理装置
JP2009272356A (ja) 基板処理方法
JP2002134496A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250