JP2002134496A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002134496A
JP2002134496A JP2000326165A JP2000326165A JP2002134496A JP 2002134496 A JP2002134496 A JP 2002134496A JP 2000326165 A JP2000326165 A JP 2000326165A JP 2000326165 A JP2000326165 A JP 2000326165A JP 2002134496 A JP2002134496 A JP 2002134496A
Authority
JP
Japan
Prior art keywords
substrate
film
temperature
reaction chamber
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000326165A
Other languages
English (en)
Inventor
Shigeru Fujita
繁 藤田
Nobuyuki Yamaguchi
信幸 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000326165A priority Critical patent/JP2002134496A/ja
Publication of JP2002134496A publication Critical patent/JP2002134496A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】汚染物質からの影響を抑止することにより、ゲ
ート耐圧の悪化を抑止して、信頼性のある半導体装置を
製造することのできる半導体装置の製造方法を提供す
る。 【解決手段】反応室内で、所定の成膜温度下において、
被処理基板に対し成膜する半導体装置の製造方法であっ
て、被処理基板を反応室に搬入する工程と、反応室内を
成膜温度よりも高い温度に設定して、被処理基板に対し
熱処理を施す工程と、反応室内を成膜温度まで下げて被
処理基板に対し成膜処理を行う工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にCVD(Chemical Vapor Deposition)
装置を用いて成膜を行う半導体装置の製造方法に関す
る。
【0002】
【従来の技術】近年の半導体デバイスの高性能化に伴い
そのトランジスタのゲート酸化膜厚は、薄膜化の傾向に
ある。それに伴いトランジスタの信頼性向上に関する検
討も進められている。従来、トランジスタのゲート電極
はポリシリコン膜が適用されているが、当該ポリシリコ
ン膜は、例えば減圧CVD装置を用いたシラン(SiH
4 )の熱分解により成膜されている。
【0003】上記の減圧CVD装置等の反応管を備える
成膜装置においては、反応管およびヒータが縦方向に
(鉛直方向)に配置された縦型と、横方向(水平方向)
に配置された横型が存在するが、パーティクルの発生を
抑制でき、設置占有面積を縮小できる等の理由から縦型
が主流となってきている。
【0004】例えば、縦型減圧CVD装置においては、
縦方向に配置された反応管に対して、半導体ウェーハを
水平にかつ複数段に重ねて保持したボートを挿入し、反
応管内部を減圧し、反応ガスを導入することにより、半
導体ウェーハに薄膜を形成する。
【0005】上記の縦型減圧CVD装置によって、ゲー
ト電極となるポリシリコン膜等を成膜する場合には、予
めシリコン等の半導体基板にゲート酸化膜を形成したウ
ェーハを、当該ウェーハを保持するボートとともに、例
えば、ヒータによって600〜650℃の高温に加熱さ
れている反応管内に挿入する。一方、ウェーハを保持す
るボートが挿入される反応管内の気圧は、数Pa〜数十
pa程度まで減圧されている。そして、この状態におい
て、反応管内にシランを導入して、シランの熱分解によ
り半導体ウェーハ上にポリシリコンを成膜した後、反応
管内を常圧に戻し、さらに、ボートを反応管から大気中
に引き出す。以上の工程により、シリコン基板にゲート
酸化膜を介してゲート電極となるポリシリコン膜が成膜
される。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
成膜方法にて減圧CVD装置によって、例えばゲート電
極用のポリシリコン膜を成膜した場合にゲート耐圧が悪
化する現象が見られた。このゲート耐圧の悪化はデバイ
スの歩留りへの影響が大きく、至急改善される必要があ
った。
【0007】いくつかの実験から、ポリシリコン成膜時
のゲート絶縁膜との界面状態に耐圧の悪化の原因がある
ことが推定された。すなわち、半導体基板を反応管内に
挿入する際に、ゲート絶縁膜表面に何らかの影響があ
り、ポリシリコン成膜後、当該影響によりゲート耐圧が
悪化するものと思われる。
【0008】ここで、上記のゲート耐圧の悪化の原因と
して、パーティクルの存在が挙げられるが、パーティク
ルの調査を行ったところ、耐圧レベルに至るほどのパー
ティクルがあるとは認められず、その他の観測できない
微小な不純物が原因である可能性があると考えられた。
また、良品、不良品の差異として、金属元素には特に顕
著な差がなかったことから、金属汚染が耐圧劣化の原因
ではないものとも推定された。
【0009】ここで、有機物汚染に着目して従来方法に
よるウェーハ表面の汚染物質の分析をしてみたところ、
ベンゼン環上の物質が検出されず、単体Cが検出された
ことから、耐圧劣化の原因を与えている物質は、芳香族
ではなく、脂肪族の有機物である可能性が高いと考えら
れる。
【0010】さらに、上記の有機物に関する分析を進め
るうち、これらの有機物は、主にクリーンルーム中に多
数存在している有機物であることが確認され、主にクリ
ーンルーム中から発生しているものと考えられた。
【0011】本発明は上記の問題点に鑑みてなされたも
のであり、従って、本発明は、汚染物質からの影響を抑
止することにより、ゲート耐圧の悪化を抑止して、信頼
性のある半導体装置を製造することのできる半導体装置
の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、反応室内で、所
定の成膜温度下において、被処理基板に対し成膜する半
導体装置の製造方法であって、前記被処理基板を前記反
応室に搬入する工程と、前記反応室内を前記成膜温度よ
りも高い温度に設定して、前記被処理基板に対し熱処理
を施す工程と、前記反応室内を前記成膜温度まで下げて
前記被処理基板に対し成膜処理を行う工程とを有する。
【0013】好適には、前記被処理基板に対し熱処理を
施す工程の前に、前記反応室内に酸素を供給する。さら
に、好適には、前記反応室の外部雰囲気は、酸素を含む
雰囲気であり、前記被処理基板を反応室に搬入する工程
において、当該酸素を前記反応室内に取り込む。
【0014】前記被処理基板として、表面に酸化シリコ
ン膜を有するシリコン基板を用いる。
【0015】好適には、前記反応室は、前記被処理基板
に対し熱処理を施す工程において、前記被処理基板の表
面に形成された酸化シリコン膜の膜厚の増加を抑止可能
な酸素濃度を有する。例えば、反応室内の酸素濃度は、
5%未満となるようにする。
【0016】好適には、前記被処理基板を前記反応室に
搬入する工程において、前記反応室は、外部雰囲気から
の酸素により被処理基板の表面に形成された酸化シリコ
ン膜の膜厚の増加を抑止可能な温度に設定されている。
例えば、搬入工程においては、反応室内は300℃以下
に設定されている。
【0017】例えば、前記被処理基板に対し成膜処理を
行う工程において、前記酸化シリコン膜上に、後にゲー
ト電極となる導電体層を成膜する。
【0018】例えば、前記導電体層として、前記被処理
基板にポリシリコンを含む膜を成膜する。
【0019】例えば、前記導電体層として、前記被処理
基板にアモルファスシリコンを含む膜を成膜する。
【0020】上記の本発明の半導体装置の製造方法によ
れば、被処理基板を反応室に搬入し、反応室内を成膜温
度よりも高い温度に設定して、被処理基板に対し熱処理
を施し、その後、反応室内を成膜温度まで下げて被処理
基板に対し成膜処理を行う。このように、成膜前に一
度、反応室内を成膜温度よりも高い温度に設定して、被
処理基板に対し熱処理を施すことにより、例えば被処理
基板の搬入工程により反応室内に巻き込まれた酸素によ
り、被処理基板表面に付着した有機物質等の汚染物質を
燃焼させることができることから、その後の被処理基板
への成膜を清浄に行うことができ、信頼性の高い半導体
装置を製造することができる。
【0021】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。
【0022】図1は本実施形態に係る半導体装置の製造
方法を実施する縦型減圧CVD装置の斜視図である。図
1において、縦型減圧CVD装置1は、カセット収納部
2と、カセット搬送部3と、ウェーハ移載部4と、反応
管(反応室)5と、ボート部6とを備えている。なお、
上記の縦型減圧CVD装置1は、通常クリーンルーム内
に設置されており、反応管5内を減圧した状態で、薄膜
材料を構成する元素からなる1種類または数種類の化合
物ガス、単体ガスを、被処理体としてのウェーハ上に供
給し、気相またはウェーハ表面での化学反応により、例
えばポリシリコン膜、アモルファスシリコン膜、窒化
膜、酸化膜等の所望の薄膜を形成する装置である。
【0023】カセット収容部2は、図1において、縦型
減圧CVD装置1の上部側に設けられており、縦型減圧
CVD装置1において処理されるべき被処理基板として
の円盤状のシリコンや石英などからなるウェーハを複数
収容するカセットCを有している。
【0024】カセット搬送部3は、カセット収納部2に
収納されたカセットCのうち、これから処理すべきウェ
ーハを収容したカセットCをウェーハ移載部4まで搬送
する。
【0025】ウェーハ移載部4は、カセット搬送部3に
よって搬送されてきたカセットCに収容されたウェーハ
をボート部6に一括して移載する。このウェーハ移載部
4によるウェーハのボート部6への移載は、あらかじめ
ウェーハ移載部4の備える図示しないコントローラにボ
ート部6の位置を教示し、この教示したボート部6の位
置データに基づいて行う。
【0026】図2は、ボート部6および反応管5の概略
構成を示す図である。
【0027】反応管5は、内部において、ウェーハに薄
膜を形成する処理を行うものである。当該反応管5内に
おいて、例えば100枚から150枚のウェーハを一括
して成膜可能となっている。この反応管5は、下端側に
ボート導入口19を有しており、ボート導入口19を通
じてボート部6によって保持されたウェーハが反応管5
の内部に収容される。
【0028】また、反応管5は、長手方向が略鉛直方向
に沿って配置されており、例えば石英で作られた内管5
aおよび外管5bよりなる2重構造として構成されてい
る。また、反応管5の外側には、反応管5の外周を包囲
するように設けられたヒータ7が配置されている。
【0029】ヒータ7は、例えば、カンタル合金等の抵
抗発熱体を巻いて管状の電気炉としたものである。ヒー
タ7は、反応管5の周囲を包囲するように設けられてお
り、制御部15に接続され、複数箇所、例えば5か所に
おいて制御部15により制御可能となっている。ヒータ
7は、反応管5とともに、反応管5の内部に収容された
ウェーハを加熱する。また、各位置におけるヒータ7の
制御部15による制御に対応して、各ヒータ7に近接す
る内管5aと外管5bの間には、温度計18が複数箇
所、例えば5か所設けられており、この各温度計18も
制御部15に接続されている。
【0030】制御部15は、ヒータ7および温度計18
に接続しており、ヒータ7の温度を予め設定された温度
になるように制御する。具体的には、温度計18によっ
て、反応管5内の上部〜下部における反応管5内の温度
が検出されると、この検出温度が当該制御部15にフィ
ードバックされ、当該制御部15において、予め設定さ
れた設定温度とフィードバックされた検出温度とを比較
し、これらの差に応じてヒータ7の温度を調整する制御
指令をヒータ7に与え、制御指令に応じて、ヒータ7の
温度は、設定温度と検出温度が一致するように変更され
る。このような動作によって、反応管5は、ヒータ7に
よりウェーハWとともに、所定の温度に加熱され、この
ときの反応管5内の温度は、制御部15に予め設定され
た温度になるように制御される。
【0031】反応管5には、内管5a内に反応ガスを供
給するための反応ガス供給管14aが接続されており、
また、内管5a内に不活性ガスを供給するための不活性
ガス供給管14bが接続されており、この各ガス供給管
(14a,14b)の他端側はバルブ(V2,V3)を
介して、不図示の各ガス供給源に接続されている。
【0032】また、反応管5には、内管5aと外管5b
の間から排気するための排気管16の一端が接続されて
おり、この排気管16の他端側はバルブV1を介して真
空ポンプ17に接続されている。なお、図示はしない
が、排気管16には、真空排気初期時に急激な排気を避
けるためにメインバルブと並列に不図示のサブバルブが
設けられている。
【0033】ボート部6は、石英またはSiCで作製さ
れたボート11と、ボート11を指示する支持台12
と、支持台12の下部に設けられたキャップ部材13と
を有している。なお、図示はしないが、ボート部6を鉛
直方向に沿って昇降させる昇降装置が例えばキャップ部
材13の下部に接続されている。
【0034】ボート11は、ウェーハWを反応管5の縦
方向に複数段に重ねて水平に保持する。なお、図示はし
ないが、このボートには鉛直方向に立設する複数の支持
柱が設けられており、この支持柱には、ウェーハを水平
に複数段に重ねて保持するための保持用溝部を複数備え
ており、各保持用溝部によってウェーハWを保持する。
【0035】キャップ部材13は、不図示の昇降装置に
よって反応管5に対し、ボート11、支持台12ととも
に上昇することにより、反応管5のボート導入口19を
密閉する。
【0036】次に、図2〜図5を参照して、上記の成膜
装置の動作とともに、本実施形態に係る半導体装置の製
造方法について説明する。図5は、本実施形態に係る半
導体装置の製造方法における時間とヒータ設定温度との
関係を表している。また、本実施形態においては、上記
の成膜装置によりゲート電極となる導電体層を成膜する
例について説明する。
【0037】まず、図2に示すように、反応管5から引
き出された状態にあるボート11にウェーハWを移載す
る。なお、ウェーハWのボート11への移載は、図1に
示したウェーハ移載部4により行われる。ここで、ウェ
ーハWには、その前工程において、例えばシリコンから
なる半導体基板上に、熱酸化法により酸化シリコンより
なるゲート絶縁膜が形成されている。
【0038】一方、反応管5は、ヒータ7によって、例
えば300°以下、好ましくは200℃程度に加熱され
ており、バルブV3が開かれ、不活性ガス供給管14b
から反応管5内に、不活性ガスとして、例えば窒素ガス
が供給されており、反応管5内は窒素雰囲気にある。
【0039】この状態において、図3に示すように、ウ
ェーハWが設置されたボート11を不図示の昇降装置に
より上昇させ、反応管5内に挿入する。なお、ボート1
1を反応管5内に挿入する場合には、反応管5のボート
導入口19に設けられた不図示のシャッターを開くこと
により、ボート11を挿入することができるようになっ
ている。
【0040】上記のボート11を反応管5内に挿入する
工程において、図5中Aに示すように、ヒータ7を30
0℃以下に設定する目的は、ウェーハWを設置したボー
ト11を反応管5内に挿入する際に、ボート導入口19
の近傍において、大気中の酸素を巻き込みながら挿入す
るため、ヒータ7の温度が高温であった場合には、ウェ
ーハWの基板表面がボート導入口19の近傍における酸
素濃度が高い雰囲気で酸化されてしまい、トランジスタ
のゲート酸化膜厚が増加してしまうからである。上記の
ような巻き込み酸化を抑制する必要があるのは、例えば
前工程におけるゲート酸化膜の膜厚を、当該工程におけ
る酸化膜の形成による膜厚の増加を考慮して、あらかじ
め小さい膜厚で形成することも考えられるが、このよう
な低温で形成されたシリコン酸化膜は、熱酸化法などの
800〜1200℃で形成されたシリコン酸化膜に比し
て、品質が悪いものとなってしまうからである。
【0041】ウェーハWを設置したボート11の反応管
5内への挿入を完了した後、ボート導入口19を不図示
のシャッターにより閉め、反応管5内を密閉する。この
状態では、大気が巻き込みによって進入している。この
場合の反応管5内の酸素濃度は、約3%であることが酸
素濃度計による計測で確認されている。
【0042】一方、反応管5において、バルブV3を閉
じ、不活性ガス供給管14bからの反応管5への不活性
ガスの供給を止め、かつ真空ポンプ17に接続するバル
ブV1を閉じて、反応管5内のガスの排気管16への排
気を停止する。これにより、上述したボート挿入工程に
おける、反応管5内に巻き込まれた酸素が反応管5内に
保持されることになる。なお、この時点で、バルブV1
を閉じるのは、本発明では巻き込まれた酸素を有効に活
用するためであり、当然、従来は、巻き込まれた大気を
排気配管16に排出して、反応管5内を完全な不活性ガ
ス雰囲気とするため、このようにバルブV1を閉じる必
要はない。
【0043】上記のボート導入口19を閉めた後は、図
5中Bに示すように、上記の酸素を有する雰囲気のま
ま、ヒータ7の設定温度を600℃以上に設定し、好ま
しくは700℃程度に設定する。そして、ヒータ7の温
度が、700℃程度にまで上がった後、図5中Cに示す
ように、当該ヒータ7の設定温度により10分間保持す
る。これによって、ウェーハWの基板表面に付着してい
る有機物(特に有機アミン系)が燃焼される。この有機
物を燃焼させることによってゲート耐圧が改善される効
果がある。また、この場合、酸素濃度が極めて低い状態
での酸化プロセスとなるため、ゲート酸化膜が増加する
ことは無く、デバイス特性の劣化はないことが確認され
ている。なお、当然、従来では、温度を早く成膜温度に
安定化させる観点から、成膜温度以上の高温に設定する
プロセスはない。
【0044】次に、図4に示すように、バルブV3を開
いて、不活性ガス供給管14bから反応管5内に再び不
活性ガスとして例えば窒素を導入し、かつ、バルブV1
を開いて、真空ポンプ17により反応管5内を成膜圧力
にまで減圧する。例えば、このとき、反応管5内を10
Pa〜300Pa程度に減圧する。例えば、ポリシリコ
ン膜形成の場合は20〜30Pa程度、アモルファスシ
リコン膜形成の場合は50〜150Pa程度の圧力にま
で減圧する。同時に、図5中Dに示すように、ヒータ7
の設定温度を従来の成膜処理を行うための温度に設定す
る。例えば、ポリシリコン膜形成の場合は、590℃〜
630℃程度、アモルファスシリコン膜形成の場合は5
00℃〜550℃に設定し、ヒータ7の温度を下げてい
く。
【0045】そして、図5中Eに示すように、ヒータ7
の温度が下がり、反応管5内の温度が所定の成膜温度で
安定した後、バルブV3を閉じて、不活性ガス供給管1
4bからの反応管5への不活性ガスの供給を止め、か
つ、バルブV2を開いて、反応ガス供給管14aから反
応管5内に反応ガスとして、例えばシラン(SiH4
ガスを供給する。このときの、シランガスの流量は、例
えば1000sccm程度とする。
【0046】上記の状態のまま所定時間保持して、反応
管5内において、ウェーハWに対する成膜処理が完了し
た後、反応ガスのバルブV2を閉じて、反応ガス供給管
14aからの反応管5内への反応ガスの導入を止める。
そして、バルブV3を開いて、不活性ガス供給管14b
から反応管5内へ不活性ガスとして例えば窒素を供給
し、真空ポンプ17に接続するバルブV1を閉じる。こ
のようにして、10Pa〜300Pa程度まで減圧され
ていた反応管5内は、大気圧まで昇圧される。また、ヒ
ータ7の設定温度を、例えば300℃程度にまで下げ
る。
【0047】そして、図5中Fに示すように、ヒータ7
の温度が300℃程度にまで下がった後、ウェーハWを
保持したボート11が、不図示の昇降装置により反応管
5から引き出され、一連の成膜処理が終了する。
【0048】次に、本実施形態に係る半導体装置の製造
方法の効果を説明する。本実施形態に係る半導体装置の
製造方法により、所定の成膜処理前に一度、当該成膜温
度よりも高温に上げて、ウェーハWに熱処理を施した後
に、例えばポリシリコンを成膜してその後、ゲート電極
にパターニングした後、種々の工程を経てデバイスを形
成した場合における従来例との歩留りの比較を行った。
なお、従来例において、上記の所定の成膜処理前に一
度、当該成膜温度よりも高温に上げるプロセスを経ず
に、ウェーハWに例えばポリシリコンを成膜してその
後、同様にデバイスを形成した場合における歩留りを1
とする。本実施形態に係る半導体装置の製造方法によれ
ば、従来例の歩留りを1としたときに、数%程度歩留り
を上げることができた。従って、本実施形態に係る半導
体装置の製造方法によれば、巻き込み酸化によるゲート
酸化膜の膜厚の増加を抑止しながら反応管5内の有機物
のみを燃焼させ、デバイス特性の劣化無しにゲート酸化
膜の信頼性の向上を図ることができる。
【0049】従来技術の項においても述べたように、本
発明の問題としている汚染物質は、観察できるレベルの
粒子サイズではないため、汚染物質の種類は厳密には特
定できてはいないが、本発明の効果が確認されたことか
ら、汚染物質は、反応管5内におけるウェーハW表面の
酸化反応の影響を強く受け、その酸化反応が十分に行わ
れているかによって、汚染物質からのゲート耐圧への影
響を無くすことができると考えられる。しかも、この反
応に際して、積極的な酸素導入の必要はなく、10分程
度の反応時間さえ与えてやれば、ウェーハの反応管5へ
の挿入時の巻き込み大気中に含まれる微量の酸素で十分
であることがわかった。
【0050】本発明の半導体装置の製造方法は、上記の
説明に限定されない。例えば、下地の基板が酸化されな
い程度の酸化が実現可能であれば、巻き込み酸化のみに
限らず、例えば、不図示の他のガス供給管から、強制的
に酸度を導入してもよい。また、本実施形態では、熱処
理の時間を10分程度としたが、反応管5内の酸素が十
分に燃焼する時間を確保できれば、これに限定されるも
のではない。また、本実施形態では、反応管5内を一
度、600℃以上に上げるとしたが、反応管5内の有機
物等を燃焼できる温度であれば、これに限られるもので
なく、少なくとも成膜温度よりも高ければ、特に限定さ
れるものではない。
【0051】さらに、本実施形態では、ゲート電極とな
るポリシリコンやアモルファスシリコン膜の形成を例に
とって示したが、これに限られるものでなく、酸化シリ
コン膜や窒化シリコン膜を形成することも可能である。
また、本実施形態では、縦型の減圧CVD装置を例にと
って説明したが、これに限られるものでなく、横型であ
っても、また、常圧CVD装置あるいは準常圧CVD装
置においても適用可能である。その他、本発明の要旨を
逸脱しない範囲で、種々の変更が可能である。
【0052】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、被処理基板の搬入工程により反応室内に巻き込まれ
た酸素により、被処理基板表面に付着した汚染物質を燃
焼させることができることから、その後の被処理基板へ
の成膜を清浄に行うことができ、信頼性の高い半導体装
置を製造することができる。
【図面の簡単な説明】
【図1】図1は、本発明に係る半導体装置の製造方法を
実施するための縦型減圧CVD装置の構成を表す斜視図
である。
【図2】図2は、基板をボートへ設置した状態における
縦型減圧CVD装置の反応管およびボート部の概略構成
図である。
【図3】図3は、ボートを反応管内に挿入する工程にお
ける、縦型減圧CVD装置の反応管およびボート部の概
略構成図である。
【図4】図4は、ボートを反応管内に挿入後における縦
型減圧CVD装置の反応管およびボート部の概略構成図
である。
【図5】図5は、本実施形態に係る半導体装置の製造方
法における時間とヒータ設定温度との関係を表す図であ
る。
【符号の説明】
1…縦型減圧CVD装置、2…カセット収容部、3…カ
セット搬送部、4…ウェーハ移載部、5…反応管、5a
…内管、5b…外管、6…ボート部、7…ヒータ、11
…ボート、12…支持台、13…キャップ部材、14a
…反応ガス供給管、14b…不活性ガス供給管、15…
制御部、16…排気管、17…真空ポンプ、18…温度
計、19…ボート導入口、W…ウェーハ、C…カセッ
ト、V1,V2,V3…バルブ。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 BA29 BB03 BB05 CA04 DA03 JA06 LA15 4M104 AA01 AA10 BB01 CC05 DD28 DD44 EE15 EE17 GG09 GG10 GG14 HH20 5F045 AA06 AB03 AB04 AC01 AC11 AD09 AE19 AE21 AF03 BB14 BB16 DP19 EB02 EB15 EC02 HA06 5F058 BA01 BC02 BH03 BJ01 BJ10

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】反応室内で、所定の成膜温度下において、
    被処理基板に対し成膜する半導体装置の製造方法であっ
    て、 前記被処理基板を前記反応室に搬入する工程と、 前記反応室内を前記成膜温度よりも高い温度に設定し
    て、前記被処理基板に対し熱処理を施す工程と、 前記反応室内を前記成膜温度まで下げて前記被処理基板
    に対し成膜処理を行う工程とを有する半導体装置の製造
    方法。
  2. 【請求項2】前記被処理基板に対し熱処理を施す工程の
    前に、前記反応室内に酸素を供給する請求項1記載の半
    導体装置の製造方法。
  3. 【請求項3】前記反応室の外部雰囲気は、酸素を含む雰
    囲気であり、前記被処理基板を反応室に搬入する工程に
    おいて、当該酸素を前記反応室内に取り込む請求項1記
    載の半導体装置の製造方法。
  4. 【請求項4】前記被処理基板として、表面に酸化シリコ
    ン膜を有するシリコン基板を用いる請求項3記載の半導
    体装置の製造方法。
  5. 【請求項5】前記反応室は、前記被処理基板に対し熱処
    理を施す工程において、前記被処理基板の表面に形成さ
    れた酸化シリコン膜の膜厚の増加を抑止可能な酸素濃度
    を有する請求項4記載の半導体装置の製造方法。
  6. 【請求項6】前記被処理基板を前記反応室に搬入する工
    程において、前記反応室は、外部雰囲気からの酸素によ
    り被処理基板の表面に形成された酸化シリコン膜の膜厚
    の増加を抑止可能な温度に設定されている請求項4記載
    の半導体装置の製造方法。
  7. 【請求項7】前記被処理基板に対し成膜処理を行う工程
    において、前記酸化シリコン膜上に、後にゲート電極と
    なる導電体層を成膜する請求項4記載の半導体装置の製
    造方法。
  8. 【請求項8】前記導電体層として、前記被処理基板にポ
    リシリコンを含む膜を成膜する請求項7記載の半導体装
    置の製造方法。
  9. 【請求項9】前記導電体層として、前記被処理基板にア
    モルファスシリコンを含む膜を成膜する請求項7記載の
    半導体装置の製造方法。
JP2000326165A 2000-10-25 2000-10-25 半導体装置の製造方法 Pending JP2002134496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000326165A JP2002134496A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326165A JP2002134496A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002134496A true JP2002134496A (ja) 2002-05-10

Family

ID=18803401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326165A Pending JP2002134496A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002134496A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102518A (ja) * 2018-12-21 2020-07-02 トヨタ自動車株式会社 成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102518A (ja) * 2018-12-21 2020-07-02 トヨタ自動車株式会社 成膜方法

Similar Documents

Publication Publication Date Title
US5961323A (en) Dual vertical thermal processing furnace
US7915179B2 (en) Insulating film forming method and substrate processing method
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
JP2000349081A (ja) 酸化膜形成方法
JP4706260B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP2012169668A (ja) 半導体装置の製造方法
KR101579504B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
JP2002134496A (ja) 半導体装置の製造方法
US6593253B1 (en) Method of manufacturing semiconductor device
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JPH11186255A (ja) シリコン酸化膜の形成方法
JP2011066187A (ja) 成膜方法及び処理システム
JPH07153695A (ja) 成膜方法
JP2009177202A (ja) 半導体装置の製造方法および基板処理装置
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP3800788B2 (ja) シリコン酸化膜の形成方法
JP7153499B2 (ja) 酸素含有被処理体の処理方法及び処理装置
JP3952542B2 (ja) シリコン酸化膜の形成方法
JPH08203889A (ja) 半導体装置の製造方法
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2504598B2 (ja) 半導体基板の枚葉式表面処理方法
JP2000232077A (ja) 半導体製造装置
JP2022066876A (ja) ボート搬入方法及び熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112