JPH1187507A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1187507A
JPH1187507A JP9357446A JP35744697A JPH1187507A JP H1187507 A JPH1187507 A JP H1187507A JP 9357446 A JP9357446 A JP 9357446A JP 35744697 A JP35744697 A JP 35744697A JP H1187507 A JPH1187507 A JP H1187507A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9357446A
Other languages
English (en)
Other versions
JP3695106B2 (ja
Inventor
Yuichi Urano
裕一 浦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP35744697A priority Critical patent/JP3695106B2/ja
Publication of JPH1187507A publication Critical patent/JPH1187507A/ja
Application granted granted Critical
Publication of JP3695106B2 publication Critical patent/JP3695106B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】ICなどの多層配線において、厚みが異なる層
間絶縁膜にコンタクトホールを形成し、多層配線間のコ
ンタクトを安定に行えるようにする。 【解決手段】第1層アルミ配線1上にTiNなどの反射
防止膜2を形成し、その上にエッチングストップレイヤ
ーとしての窒化膜8を形成する。その上にECRプラズ
マCVDなどで層間絶縁膜3を形成し、層間絶縁膜3上
にコンタクトホール5を形成するためのレジストマスク
4を形成する(同図(a))。酸化膜で形成された層間
絶縁膜3を、窒化膜8と十分選択比のある反応性イオン
エッチングにより、十分窒化膜8が露出するまでエッチ
ングする(同図(b))。その後、窒化膜8を反応性エ
ッチングにより除去してコンタクトホール5を形成する
(同図(c))。次に酸素プラズマを使用してレジスト
マスク4をアッシング(灰化)する(同図(d))。そ
の後スパッタリングにより第2層アルミ配線を形成する
(同図(e))。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は多層配線構造のI
Cなどの半導体装置とその製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路では微細化が進
み、365nmや248nmの波長の短い光を使用した
フォトリソグラフィーが利用されているが、波長の短い
光を使用した場合焦点深度が浅くなり、プロセスマージ
ンが減少する問題が生じる。そのためフォトリソグラフ
ィーでのマージン確保のためにSOG(Spinon
Glass)やCMP(Chemical Mecha
nical Polishing)等を使用した層間絶
縁膜の平坦化が行われているが、層間絶縁膜の平坦化に
より今度は深さの異なるコンタクトホールが同一チップ
上に形成されることになり、これらの多層配線間のコン
タクトを安定して形成することが重要となっている。
【0003】図4は従来の半導体装置の製造方法につい
て説明した製造工程断面図である。図4において、1は
第1層アルミ配線、2は第1層アルミ配線形成時のレジ
ストマスクを露光する際に第1層アルミ配線から反射を
防ぐための反射防止膜、3は反射防止膜上に形成したプ
ラズマ酸化膜等の層間絶縁膜、4は層間絶縁膜(酸化
膜)にコンタクトホールを形成するためのレジストマス
ク、5はレジストマスクをマスクとして反応性イオンエ
ッチングによって層間絶縁膜3をエッチングして形成し
たコンタクトホール、6は層間絶縁膜3にコンタクトホ
ール5を形成した第2層アルミ配線、7aは有機系のポ
リマーである。
【0004】以上のように構成された従来例の半導体装
置の製造方法について、図4を用いてさらに詳細に説明
する。まずスパッタリングによって第1層アルミ配線
1、および第1層アルミ配線1上にTiNなどの反射防
止膜2を形成する。その後リソグラフィー、反応性エッ
チングにより第1層アルミ配線1および反射防止膜2を
形成する。その上に層間絶縁膜3としてECRプラズマ
CVDなどの高密度プラズマCVD法により例えば1μ
m形成し、第1層アルミ配線1との間をボイド無く埋め
込む。下地の第1層アルミ配線1のパターンにより生じ
た層間絶縁膜3の段差をCMP法によりエッチングし、
平坦化する。層間絶縁膜3上にコンタクトホール5を形
成するためのレジストマスク4を形成する(同図
(a))。その後、層間絶縁膜3を反応性イオンエッチ
ングにより層間絶縁膜3をエッチングしコンタクトホー
ル5を形成する(同図(b))。次に酸素プラズマを使
用してレジストマスク4をアッシング(灰化)する(同
図(c))。その後スパッタリングにより第2層アルミ
配線を形成する(同図(d))。
【0005】図5は従来の半導体装置の製造方法で、幅
が異なる第1層アルミ配線がある場合を示し、同図
(a)ないし同図(d)は工程順に示したその製造工程
断面図である。図5において、51はシリコン基板、5
2は第1酸化膜、53は第1層アルミ配線、54は第1
層アルミ配線形成時のレジストマスクを露光する際に第
1層アルミ配線から反射を防ぐための反射防止膜、55
は第2酸化膜、56はSOG膜、57は第3酸化膜、5
8レジストマスク、59はコンタクトホール、60は第
層2アルミ配線、7aは有機系ポリマーである。
【0006】以上のように構成された従来例の半導体装
置の製造方法について、図5を用いてさらに詳細に説明
する。まずスパッタリングによってシリコン基板51上
を被覆した第1酸化膜52上に膜厚が0.6μmの第1
層アルミ配線53と、膜厚が30nmのTiNの反射防
止膜54を形成する(同図(a))。その後、反応性エ
ッチングによるフォトリソグラフィー(フォトエッチン
グのこと)で第1層アルミ配線53および反射防止膜5
4をエッチングする。その上に層間絶縁膜を構成する絶
縁膜としてプラズマCVDにより第2酸化膜55を例え
ば0.3μmの膜厚で形成し、さらに有機SOGを回転
塗布した後、400℃程度で熱硬化させSOG膜56を
形成する(同図(b))。この時、表面張力の関係で第
1層アルミ配線53の線幅の広いA部の方が線幅の狭い
B部より、SOG膜の膜厚は厚くなる。つぎに、コンタ
クトホール59を形成する領域をSOG膜56が被覆し
ないように、ドライエッチング法によりSOG膜56の
膜厚が厚いA部の第2酸化膜55が露出するまでエッチ
バックする。このとき膜厚の薄いB部の第2酸化膜55
はオーバーエッチングにより除去されてしまう。層間絶
縁膜を構成する絶縁膜として第3酸化膜57をプラズマ
CVD法により例えば0.5μmの膜厚で形成する。第
3酸化膜57上にコンタクトホール59を形成するため
のレジストマスク58を形成する。その後、レジストマ
スク58をマスクに層間絶縁膜を構成する第2酸化膜5
5および第3酸化膜57を反応性イオンエッチングによ
りエッチングし、コンタクトホール59を形成する(同
図(c))。つぎに酸素プラズマを使用してレジストマ
スク58をアッシングする。その後スパッタリングによ
り第2層アルミ配線60を形成する(同図(d))。
【0007】
【発明が解決しようとする課題】しかしながら図4の従
来の構成では以下の問題があった。すなわち、深さの異
なるコンタクトホールを反応性イオンエッチングにて形
成する際、プロセスマージン確保のため、層間絶縁膜3
の膜厚変動、エッチング速度の変動を加味し、オーバー
エッチングする必要がある。オーバーエッチングの際、
比較的深さの浅いコンタクトホールでは第1層アルミ配
線1、反射防止膜2がスパッタリングされ、エッチング
ガス中のFラジカルなどと反応し、Al、AlX Y
Ti、Ti x Y を含む有機系のポリマー7aがコンタ
クトホールの側壁に堆積する。その後、酸素プラズマに
よるアッシングを行い、レジストマスクを除去するが、
有機系のポリマー7aは除去できないため残留する。そ
の後、プリクリーンを行い第2層アルミ配線6をスパッ
タリングで堆積するが、有機系のポリマー7aがコンタ
クトホール5を塞ぎ、コンタクトホール5内部に第2層
アルミ配線6を形成できないことがある。このため、第
1層アルミ配線1と第2層アルミ配線6との間のコンタ
クトが不安定になるという問題があった。
【0008】また本来、層間絶縁膜の膜厚が全面に亘っ
て均等であればコンタクトホール形成時に反射防止膜や
第1層アルミ配線が露出することは無い訳であるが、実
際には、図5(b)のように、コンタクトホールが形成
される箇所の第1層アルミ配線の線幅に層間絶縁膜の膜
厚が依存し、線幅が広いと層間絶縁膜の膜厚が厚く、狭
いと膜厚が薄くなり、前記のような問題が発生する。
【0009】この発明の目的は、前記の課題を解決し
て、厚みが異なる層間絶縁膜にコンタクトホールを形成
し、多層配線間のコンタクトを行う場合でも、コンタク
トを安定に行うことができる半導体装置の製造方法を提
供することと、第1層アルミ配線上の層間絶縁膜の膜厚
を一定とする方策を講じることで、コンタクトを安定に
行うことができる半導体装置を提供することにある。
【0010】
【課題を解決するための手段】前記の目的を達成するた
めに、第1層配線上に反射防止膜を形成する工程と、前
記反射防止膜上に窒化膜を形成する工程と、前記窒化膜
上に酸化膜を形成する工程と、前記酸化膜上にコンタク
トホール形成のためのレジストマスクを形成する工程
と、前記酸化膜を前記窒化膜が露出するまでエッチング
する工程と、前記窒化膜をエッチングして前記コンタク
トホールを形成する工程と、前記レジストマスクをアッ
シングで除去する工程と、前記コンタクトホールを含む
前記酸化膜上に第2層配線を形成する工程を含む工程と
する。
【0011】また第1層配線上に反射防止膜を形成する
工程と、前記反射防止膜上に窒化膜を形成する工程と、
前記窒化膜上に酸化膜を形成する工程と、前記酸化膜上
にコンタクトホール形成のためのレジストマスクを形成
する工程と、前記酸化膜と前記窒化膜を前記反射防止膜
が露出するまでエッチングする工程と、露出した前記反
射防止膜を第1層配線が露出するまでエッチングして前
記コンタクトホールを形成する工程と、前記レジストマ
スクをアッシングで除去する工程と、前記コンタクトホ
ールを含む前記酸化膜上に第2層配線を形成する工程を
含む工程とするとよい。
【0012】前記の製造方法によると、層間絶縁膜であ
る酸化膜をエッチングする時に窒化膜がエッチングスト
ップレイヤー(エッチングを停止させる層のこと)とし
て働くため、酸化膜のオーバーエッチングが生じても、
反射防止膜や第1層アルミ配線がスパッタリングされる
ことなく酸化膜をエッチングすることができる。そのた
め、前記のAl、AlX Y 、Ti、Tix Y を含む
有機系のポリマーがコンタクトホールの側壁に堆積する
ことがない。またその後の窒化膜のエッチングでは前記
の有機系のポリマーが形成されないため、結果としてコ
ンタクトホールの側壁にはレジストマスクのアッシング
で除去することができない前記の有機系のポリマーは堆
積せず、コンタクトホールが塞がれることもない。その
ため、コンタクトホールの内部を埋め尽くすように第2
層アルミ配線を形成することができる。
【0013】基板上に第1酸化膜が形成され、第1酸化
膜上に第1層配線と反射防止膜とが積層され、該反射防
止膜上と露出した第1酸化膜上に第2酸化膜が形成さ
れ、第2酸化膜上にSOG膜が形成され、前記反射防止
膜上の第2酸化膜が露出するまでSOG膜をエッチング
で除去し、第2酸化膜上および前記反射防止膜上に第3
酸化膜が形成され、第1層配線上に形成された第2酸化
膜および第3酸化膜を貫通するコンタクトホールが形成
され、該コンタクトホールで反射防止膜を介して第1層
配線と接続する第2層配線が形成され、第2層配線と接
続する箇所の第1層配線の幅を所定の幅で構成する。
【0014】また基板上に第1酸化膜が形成され、第1
酸化膜上に第1層配線と反射防止膜とが積層され、該反
射防止膜上と露出した第1酸化膜上に第2酸化膜が形成
され、第2酸化膜上にSOG膜が形成され、前記反射防
止膜上の第2酸化膜が露出するまでSOG膜をエッチン
グで除去し、第2酸化膜上および前記反射防止膜上に第
3酸化膜が形成され、第1層配線上に形成された前記反
射防止膜、第2酸化膜および第3酸化膜とを貫通するコ
ンタクトホールが形成され、該コンタクトホールで第1
層配線と接続する第2層配線膜が形成され、第2層配線
と接続する箇所の第1層配線の幅を所定の幅で構成する
とよい。
【0015】この第2層配線と接続する箇所の第1層配
線を同一幅の櫛の歯とするとよい。この第2層配線と接
続する箇所の第1層配線の幅が0.5μmないし10μ
mであるとよい。このように、第2層配線と接続する箇
所の第1層配線の線幅10μm以下にすることで、この
接続箇所の層間絶縁膜を構成するSOG膜の膜厚を均一
にできる。第1層配線の線幅でSOG膜の膜厚が変わる
のは第1層配線形状の違いによる表面張力の違いが原因
と考えられる。
【0016】また前記SOG膜と第3酸化膜の代わりに
オゾンTEOS(Tetraethoxy Silan
e)CVD法により酸化膜を形成するとさらに効果的で
ある。
【0017】
【発明の実施の形態】図1はこの発明の第1実施例の半
導体装置の製造方法であり、同図(a)ないし同図
(e)は工程順に示した製造工程断面図である。図1に
おいて、1は第1層アルミ配線、2は第1層アルミ配線
形成時のレジストマスクを露光する際に第1層アルミ配
線から反射を防ぐための反射防止膜、8は第1層アルミ
配線上に形成したプラズマ窒化膜等のエッチングストッ
プレイヤーとしての窒化膜、3は反射防止膜上に形成し
たプラズマ酸化膜等の層間絶縁膜、4は酸化膜にコンタ
クトホールを形成するためのレジストマスク、5はレジ
ストマスクをマスクとして反応性イオンエッチングによ
って層間絶縁膜3をエッチングして形成したコンタクト
ホール、6は層間絶縁膜3にコンタクトホール5を形成
した第2層アルミ配線である。
【0018】この発明の半導体装置の製造方法について
説明する。まずスパッタリングによって第1層アルミ配
線1、および第1層アルミ配線1上にTiNなどの反射
防止膜2を形成する。その後リソグラフィー、反応性エ
ッチングにより第1層アルミ配線1および反射防止膜2
を形成する。その上にエッチングストップレイヤーとし
てのプラズマ窒化膜を例えば100nm形成し、その上
にECRプラズマCVDなどの高密度プラズマCVD法
により酸化膜である層間絶縁膜3を例えば1μm形成
し、第1層アルミ配線1の間をボイド無く埋め込む。下
地の第1層アルミ配線1のパターンにより生じた層間絶
縁膜3の段差をCMP法によりエッチングし、平坦化す
る。層間絶縁膜3上にコンタクトホール5を形成するた
めのレジストマスク4を形成する(同図(a))。その
後、層間絶縁膜3である酸化膜を、窒化膜8と十分選択
比のある反応性イオンエッチングにより、十分窒化膜8
が露出するまでエッチングする(同図(b))。この場
合に、深さが深いコンタクトホールに合わせてエッチン
グするため、深さが浅いコンタクトホールではオーバー
エッチングになるが、下層の窒化膜8がエッチングスト
ップレイヤー(エッチング時の酸化膜に対する選択比が
高いためにストップレイヤーとなる)として働くため
に、下地の反射防止膜2や第1アルミ配線1がスパッタ
リングされることは無い。そのため、従来技術で説明し
たようなレジストマスク4のアッシングで除去できない
Al、AlX Y 、Ti、Tix Y などの物質を含む
有機系のポリマー7aは生成されず、アッシング(灰
化)で除去できる有機系のポリマー7が生成され、コン
タクトホールの側壁に堆積する。その後、窒化膜8を反
応性エッチングにより除去してコンタクトホール5を形
成する(同図(c))。次に酸素プラズマを使用してレ
ジストマスク4をアッシングする。このアッシングによ
りレジストマスクおよび有機系のポリマー7が除去され
る(同図(d))。その後スパッタリングにより第2層
アルミ配線6を形成する(同図(e))。
【0019】この半導体装置の製造方法によると、窒化
膜8をコンタクトホール形成のための反応性イオンエッ
チングのエッチングストップレイヤーとして用いること
で、オーバーエッチング時の反射防止膜2や第1層アル
ミ配線1からのスパッタリングを防止できる。このよう
に、反射防止膜2や第1層アルミ配線1をスパッタリン
グしないため、Al、Alx Y 、Ti、Tix Y
どの物質が有機系のポリマー7に取り込まれず、従っ
て、レジストマスク4の除去のための酸素プラズマによ
るアッシングによって、有機系のポリマー7は完全に除
去される。この有機系のポリマー7の完全除去により、
第2層アルミ配線6をコンタクトホール5の内部にまで
渡って形成でき、第1層アルミ配線1と第2層アルミ配
線6間のコンタクトを安定にすることができる。
【0020】尚、窒化膜8の代わりに、層間絶縁膜3で
ある酸化膜に対して十分な選択比が得られる膜であれ
ば、アモルファスシリコンなどの膜であっても同様の効
果が得られるのは言うまでもない。また、コンタクトホ
ール5は第1層アルミ配線1と第2層アルミ配線6とを
接続するビアコンタクトホール(Via Contac
t Hole)のことである。
【0021】図2はこの発明の第2実施例の半導体装置
の製造方法であり、同図(a)ないし同図(e)は工程
順に示した製造工程断面図である。図2は、図1
(a)、図1(b)は同一工程であり、異なる点は、図
1(b)の後に、窒化膜8ばかりでなく反射防止膜2に
もコンタクトホール5を開ける工程を付加した点であり
(同図(c))、その後、酸素プラズマを使用してレジ
ストマスク4をアッシングし、除去し(同図(d))、
つぎに、第2アルミ配線6を形成する(同図(e))。
こうすることで、第2アルミ配線6が第1アルミ配線と
直接接続し、図1よりも接続抵抗が小さくなる。尚、反
射防止膜2へのコンタクトホール5の形成は平行平板型
の反応性イオンエッチングにより行われる。エッチング
条件は例えばCl2 を200sccm導入し、250m
Tに保ち、下部電極に13.56MHzの高周波電圧を
500W印加する。また第2層アルミ配線6はスパッタ
リングで形成される。
【0022】図3はこの発明の第3実施例の半導体装置
であり、同図(a)は第1層アルミ配線の要部平面図、
同図(b)は同図(a)のX−X線で切断した半導体装
置の要部断面図である。図3において、51はシリコン
基板、52は第1酸化膜、53は第1層アルミ配線、5
4は反射防止膜、55は第2酸化膜、56はSOG膜、
57は第3酸化膜、59はコンタクトホール、60は第
2層アルミ配線である。この半導体装置の製造方法は従
来の製造方法である図5とほぼ同じであり、異なる点は
第1層アルミ配線の線幅の広い第1層アルミ配線53a
が櫛の歯70の形状をしている点である。図3では、第
1層アルミ配線53と第2層アルミ配線60とが反射防
止膜54を介して接続しているが、反射防止膜54にも
コンタクトホールを開けて直接接続するようにしても勿
論よい。
【0023】この図3についてさらに詳細に説明する。
但し、説明では反射防止膜54を省略している。第1層
アルミ配線53は幅の広い第1層アルミ配線53aと幅
の狭い第1層アルミ配線53bで構成されている。幅の
広い第1層アルミ配線53aとコンタクトホール59で
接続される箇所を櫛の歯70にして、その櫛の歯の線幅
Wと狭い第1層アルミ配線53bの線幅Dとを後述する
所定の幅とすることで、コンタクトホール59を形成す
る箇所の層間絶縁膜(第2酸化膜55と第3酸化膜57
で構成される)の膜厚を同一にできる。層間絶縁膜の膜
厚がコンタクトホール59を形成する箇所で均一となる
ため、層間絶縁膜の膜厚が異なる場合のように除去でき
ない有機系のポリマー7a(図5(c))は形成されな
い。そのため安定なコンタクトが得られる。また、第1
層アルミ配線53aの櫛の歯部70の線幅Wおよび第1
層アルミ配線53bの線幅Dは0.5μm以上で10μ
m以下がよい。これは、線幅が0.5μmより狭いと第
1層アルミ配線と第2層アルミ配線のコンタクト部が小
さくなり過ぎてコンタクトが不十分となる。また10μ
mより広いと、面積効果によりSOG膜の膜厚にばらつ
きができて、除去できない有機系ポリマー7aがコンタ
クトホール59の側壁に形成される場合も生ずる。ま
た、SOG膜56の代わりにオゾンTEOS酸化膜を利
用しても同様の効果が得られる。このオゾンTEOS酸
化膜はSOG膜のように流動性があり同様の製造法で酸
化膜を形成でき、また効果も同じように期待できる。
【0024】
【発明の効果】この発明によると、エッチングストップ
レイヤーとしての窒化膜を反射防止膜上に被覆すること
によって、反射防止膜や第1層アルミ配線をスパッタリ
ングせずに層間絶縁膜である酸化膜のみをエッチングし
てコンタクトホールが形成されるので、レジストマスク
のアッシングで除去できない有機系のポリマー、即ち、
エッチングガスと反射防止膜、第1層アルミ配線とが反
応してできる物質を含む有機系のポリマーは、コンタク
トホールの側壁に堆積しない。そのため、レジストマス
クのアッシング後、コンタクトホールが塞がれることは
なく、コンタクトホールの内部に渡って第2層アルミ配
線を形成することができ、第1層アルミ配線と第2層ア
ルミ配線の間のコンタクトを安定化させることができ
る。特に、コンタクトホールが複数個ありそれぞれ深さ
が異なる場合、浅いコンタクトホールがオーバーエッチ
ングになるが、その場合でも、エッチングガスと反射防
止膜、第1層アルミ配線とが反応してできる物質を含む
有機系のポリマーはコンタクトホールの側壁に堆積せ
ず、安定なコンタクトが得られる。
【0025】また、第2層アルミ配線と接続する箇所の
第1層アルミ配線の線幅を揃えることで、層間絶縁膜の
膜厚を均一にできて、反射防止膜や第1層アルミ配線を
スパッタせずに第2酸化膜のみエッチングしてコンタク
トホールを形成できる。そのため、エッチングガスと反
射防止膜、第1層アルミ配線とが反応してできる物質を
含む有機系のポリマーはコンタクトホールの側壁に堆積
せず、安定なコンタクトが得られる。
【図面の簡単な説明】
【図1】この発明の第1実施例で、半導体装置の製造方
法について説明した製造工程断面図
【図2】この発明の第2実施例で、半導体装置の製造方
法について説明した製造工程断面図
【図3】この発明の第3実施例の半導体装置であり、
(a)は第1層アルミ配線の要部平面図、(b)は
(a)のX−X線で切断した半導体装置の要部断面図
【図4】従来の半導体装置の製造方法について説明した
製造工程断面図
【図5】従来の半導体装置の製造方法で、幅が異なる第
1層アルミ配線がある場合を示し、(a)ないし(d)
は工程順に示したその製造工程断面図
【符号の説明】
1 第1層アルミ配線 2 反射防止膜 3 層間絶縁膜(酸化膜) 4 レジストマスク 5 コンタクトホール 6 第2層アルミ配線 7 有機系のポリマー 7a 有機系のポリマー 8 窒化膜 51 シリコン基板 52 第1酸化膜 53 第1層アルミ配線 53a 線幅の広い第1層アルミ配線 53b 線幅の狭い第1層アルミ配線 54 反射防止膜 55 第2酸化膜 56 SOG膜 57 第3酸化膜 58 レジストマスク 59 コンタクトホール 60 第2層アルミ配線 70 櫛の歯 W 線幅 D 線幅

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】第1層配線上に反射防止膜を形成する工程
    と、前記反射防止膜上に窒化膜を形成する工程と、前記
    窒化膜上に酸化膜を形成する工程と、前記酸化膜上にコ
    ンタクトホール形成のためのレジストマスクを形成する
    工程と、前記酸化膜を前記窒化膜が露出するまでエッチ
    ングする工程と、前記窒化膜をエッチングして前記コン
    タクトホールを形成する工程と、前記レジストマスクを
    アッシングで除去する工程と、前記コンタクトホールを
    含む前記酸化膜上に第2層配線を形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】第1層配線上に反射防止膜を形成する工程
    と、前記反射防止膜上に窒化膜を形成する工程と、前記
    窒化膜上に酸化膜を形成する工程と、前記酸化膜上にコ
    ンタクトホール形成のためのレジストマスクを形成する
    工程と、前記酸化膜と前記窒化膜を前記反射防止膜が露
    出するまでエッチングする工程と、露出した前記反射防
    止膜を第1層配線が露出するまでエッチングして前記コ
    ンタクトホールを形成する工程と、前記レジストマスク
    をアッシングで除去する工程と、前記コンタクトホール
    を含む前記酸化膜上に第2層配線を形成する工程を含む
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項3】基板上に第1酸化膜が形成され、第1酸化
    膜上に第1層配線と反射防止膜とが積層され、該反射防
    止膜上と露出した第1酸化膜上に第2酸化膜が形成さ
    れ、第2酸化膜上にSOG膜が形成され、前記反射防止
    膜上の第2酸化膜が露出するまでSOG膜をエッチング
    で除去し、第2酸化膜上および前記反射防止膜上に第3
    酸化膜が形成され、第1層配線上に形成された第2酸化
    膜および第3酸化膜を貫通するコンタクトホールが形成
    され、該コンタクトホールで反射防止膜を介して第1層
    配線と接続する第2層配線が形成され、第2層配線と接
    続する箇所の第1層配線の幅を所定の幅とすることを特
    徴とする半導体装置。
  4. 【請求項4】基板上に第1酸化膜が形成され、第1酸化
    膜上に第1層配線と反射防止膜とが積層され、該反射防
    止膜上と露出した第1酸化膜上に第2酸化膜が形成さ
    れ、第2酸化膜上にSOG膜が形成され、前記反射防止
    膜上の第2酸化膜が露出するまでSOG膜をエッチング
    で除去し、第2酸化膜上および前記反射防止膜上に第3
    酸化膜が形成され、第1層配線上に形成された前記反射
    防止膜、第2酸化膜および第3酸化膜とを貫通するコン
    タクトホールが形成され、該コンタクトホールで第1層
    配線と接続する第2層配線膜が形成され、第2層配線と
    接続する箇所の第1層配線の幅を所定の幅とすることを
    特徴とする半導体装置。
  5. 【請求項5】第2層配線と接続する箇所の第1層配線を
    同一幅の櫛の歯とすることを特徴とする請求項3または
    4記載の半導体装置。
  6. 【請求項6】第2層配線と接続する箇所の第1層配線の
    幅が0.5μmないし10μmであることを特徴とする
    請求項3または4記載の半導体装置。
  7. 【請求項7】前記SOG膜と第3酸化膜の代わりにオゾ
    ンTEOS(Tetraethoxy Silane)
    酸化膜を形成することを特徴とする請求項3または4記
    載の半導体装置。
JP35744697A 1997-07-16 1997-12-25 半導体装置およびその製造方法 Expired - Lifetime JP3695106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35744697A JP3695106B2 (ja) 1997-07-16 1997-12-25 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-191389 1997-07-16
JP19138997 1997-07-16
JP35744697A JP3695106B2 (ja) 1997-07-16 1997-12-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1187507A true JPH1187507A (ja) 1999-03-30
JP3695106B2 JP3695106B2 (ja) 2005-09-14

Family

ID=26506669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35744697A Expired - Lifetime JP3695106B2 (ja) 1997-07-16 1997-12-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3695106B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383756B1 (ko) * 2000-12-28 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
KR100596900B1 (ko) * 1999-06-10 2006-07-04 주식회사 하이닉스반도체 반도체소자의 비아콘택 형성방법
JP2011044589A (ja) * 2009-08-21 2011-03-03 Oki Semiconductor Co Ltd 半導体素子および半導体素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245851B2 (en) 2013-07-18 2016-01-26 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129250A (ja) * 1991-11-01 1993-05-25 Sony Corp 半導体装置の製造方法
JPH07161720A (ja) * 1993-12-10 1995-06-23 Nec Corp 半導体装置及びその製造方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法
JPH08293490A (ja) * 1995-04-25 1996-11-05 Sumitomo Metal Ind Ltd 半導体装置のヴィアホールの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129250A (ja) * 1991-11-01 1993-05-25 Sony Corp 半導体装置の製造方法
JPH07161720A (ja) * 1993-12-10 1995-06-23 Nec Corp 半導体装置及びその製造方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法
JPH08293490A (ja) * 1995-04-25 1996-11-05 Sumitomo Metal Ind Ltd 半導体装置のヴィアホールの形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596900B1 (ko) * 1999-06-10 2006-07-04 주식회사 하이닉스반도체 반도체소자의 비아콘택 형성방법
KR100383756B1 (ko) * 2000-12-28 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
US7132362B2 (en) 2001-02-21 2006-11-07 Samsung Electronics Co., Ltd. Semiconductor device with contacts having uniform contact resistance and method for manufacturing the same
JP2011044589A (ja) * 2009-08-21 2011-03-03 Oki Semiconductor Co Ltd 半導体素子および半導体素子の製造方法

Also Published As

Publication number Publication date
JP3695106B2 (ja) 2005-09-14

Similar Documents

Publication Publication Date Title
JP3571784B2 (ja) 半導体装置の配線形成方法
JP3193335B2 (ja) 半導体装置の製造方法
JP4108228B2 (ja) 半導体装置の製造方法
US5395796A (en) Etch stop layer using polymers for integrated circuits
JPH0563940B2 (ja)
JP2000307001A (ja) 半導体装置の製造方法
JPH07201986A (ja) 半導体装置の製造方法
JPH11162982A (ja) 半導体装置の製造方法
JPH1187507A (ja) 半導体装置およびその製造方法
JP3000935B2 (ja) 半導体装置の製造方法
JPH09321053A (ja) 半導体装置及びその製造方法
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
JPH06151456A (ja) 半導体装置およびその製造方法
KR100456991B1 (ko) 반도체장치의 제조방법
JPH1167909A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
KR20050067500A (ko) 하드마스크를 이용한 반도체 소자의 패턴 형성방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JP3166912B2 (ja) 半導体装置の製造方法
JPH0766178A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPH0864580A (ja) 半導体装置の製造方法
JPH0669169A (ja) 半導体装置の製造方法
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term