JPH04291763A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04291763A
JPH04291763A JP5538491A JP5538491A JPH04291763A JP H04291763 A JPH04291763 A JP H04291763A JP 5538491 A JP5538491 A JP 5538491A JP 5538491 A JP5538491 A JP 5538491A JP H04291763 A JPH04291763 A JP H04291763A
Authority
JP
Japan
Prior art keywords
film
metal film
barrier metal
aspect ratio
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5538491A
Other languages
English (en)
Inventor
Hideo Shinomiya
篠宮 日出雄
Takashi Yoda
孝 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5538491A priority Critical patent/JPH04291763A/ja
Publication of JPH04291763A publication Critical patent/JPH04291763A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[発明の目的]
【0001】
【産業上の利用分野】本発明は半導体装置のAl類の成
膜法に関する。
【0002】
【従来の技術】Si基板とAlを接触させて熱処理をす
ると、AlがSi基板に溶け出し、アロイ・スパイク等
の不良を生じる。このため、Alに予めSiを混ぜ、S
i基板への溶出が少ないAl−Si合金を用いる方法が
あるが、これでは前述の不良を完全に防ぐことができな
い。そこで、最近では、Si基板とAlとが直接接触し
ないように、Ti、W等の高融点金属によるバリア金属
膜を間に設ける方法が行われている。例えば、AlとS
iが直接接触するコンタクト部では重要な技術となって
いる。
【0003】一方、LSIの高集積化にともない、コン
タクトホール等、様々場面に高アスペクト比孔が利用さ
れるようになっている。このような高アスペクト比孔の
上に配線したり、コンタクトをとるような場合等には、
Al、または、Al−Si、Al−Si−Cu等のAl
類によってボイドなど無いよう、良好に孔を充填する必
要がある。特に、多層配線を行うためには孔を充填した
後の表面の平滑化は重要である。現在は、スパッタリン
グ法を用いてこれらの材料を成膜している。
【0004】しかし、スパッタリング法では、スパッタ
された材料が凹凸の影の部分に到達しにくいという成膜
上の欠点、すなわちシャドウィング効果のため、アスペ
クト比の大きな孔、溝等においては、Al膜のステップ
カバレージが悪く、特に、高アスペクト比孔底部の端で
はAl膜の断切れが生ずることもある。このため、Al
膜を成膜と同時に基板を加熱して高温でのAlの流動性
を利用して高アスペクト比孔を埋め込むという方法が行
われている。
【0005】
【発明が解決しようとする課題】上述のような方法でA
l膜等を成膜すると、次のような問題点がある。
【0006】第1に、高温に加熱されたAl膜は高アス
ペクト比孔内に流れ込もうとするものの、高アスペクト
比孔では口径が小さいために成膜途中で高アスペクト比
孔にフタをするような状態になり、Alが高アスペクト
比孔内部を埋めることができず、最終的にボイドが生じ
る。
【0007】第2に、Alが高アスペクト比孔に流入す
る際に、高アスペクト比孔上部、側壁の濡れ性が悪いと
、高温に加熱したにもかかわらず、流動性が低く、従来
と同程度のステップカバレージしか得られない。または
、第1の場合と同様にボイドが生じてしまう場合もある
。 [発明の構成]
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、半導体基板または絶縁層に設けた凹部
と、前記凹部表面上に形成されたバリア金属膜と、前記
バリア金属膜表面上のポリシリコン膜と、前記ポリシリ
コン表面上に形成され、かつ前記凹部を充填する金属膜
とからなるを特徴とする半導体装置とその製造方法を提
供する。
【0009】
【作用】バリア金属の上にポリシリコン膜を形成してお
くと、ポリシリコンとAl類の濡れ性が良いため、スパ
ッタリング法を使い、高アスペクト比孔等をAl類でス
ムーズにボイドなく埋め込むことができる。
【0010】
【実施例】(実施例1)
【0011】以下に、本発明の第1の実施例を図1から
図4を参照しながら詳細に説明する。  本実施例は、
特に、半導体装置の表面を平滑化する場合や、深い孔を
利用してキャパシティをかせぐ場合などに効果がある。 図1のように半導体基板1上に絶縁層2を形成し、所望
の箇所に高アスペクト比孔の凹部3を開口する。
【0012】次に、図2のように、半導体基板1および
絶縁層2、凹部3上に、例えば、Tiを厚さ数十nm堆
積させる。その後、窒素雰囲気中、600℃程度で熱処
理することにより、TiがTiNに変化し、バリア金属
膜4を形成する。または、直接TiNを堆積させること
によりバリア金属膜4を形成してもよい。この後、図3
のように、CVD法によりポリシリコン膜5を厚さ10
〜数百nm堆積させる。
【0013】引き続き、ランプ加熱で半導体基板1を4
00〜700℃の状態に保持しながら、スパッタリング
法によりポリシリコン膜5上に純AlまたはAl合金の
Al類かならなる金属層6を絶縁層2上で600〜90
0nm程度の厚さになるように成膜する。ポリシリコン
とAl類との濡れ性は極めて良好であることから、Al
類は凹部3の中にスムーズに移動し、図4のように、凹
部3をボイドなく埋め込むことができ、また、孔上を平
滑にすることができる。また、バリア金属膜3、ポリシ
リコン膜5が存在するため、アロイ・スパイク等の半導
体基板1とAl類との無用の反応を避けることができ、
周辺への悪影響を阻止できる。
【0014】以上の例では、ポリシリコン膜5を形成し
た後、引き続き金属膜6を堆積させたが、ポリシリコン
膜形成とスパッタリングとを非酸化性雰囲気中で引き続
き行うためには非常に大きな製造装置や特別な搬送方法
を必要する。ところが、製造装置は、その配置等につい
て柔軟に対応するため、個々の機能で分けられてきてい
るので、製造工程上困難が生じる場合もある。
【0015】しかし、本発明によれば、金属膜6を堆積
させる前に、たとえ半導体基板1を大気にさらし、ポリ
シリコン膜5表面が酸化しても、金属膜6を堆積させる
直前に、例えば、アルゴン・スパッタ・エッチングを行
うことにより、前記酸化膜を除去することができ、ポリ
シリコン膜5を堆積させない従来の場合に比べてはるか
に容易に酸化前の状態を復活させることができる。この
後、金属膜6を堆積させることにより、何ら不都合無く
高アスペクト比孔の凹部3を埋め込むことができるので
ある。 (実施例2)以下、本発明の第2の実施例を図5、図6
を参照しながら詳細に説明する。本実施例は、半導体基
板にトレンチを形成し、Al類の金属で埋め込むもので
ある。
【0016】図5のように、半導体基板1に高アスペク
ト比のトレンチ状の凹部3を形成し、例えば、Tiを厚
さ数十nm堆積させる。その後、TiNを堆積させるこ
とによりバリア金属膜4を形成する。この後、CVD法
によりポリシリコン膜5を厚さ数十nm堆積させる。
【0017】引き続き、ランプ加熱で半導体基板1を4
00〜700℃の状態に保持しながら、スパッタリング
法によりポリシリコン膜5上にAl類かならなる金属層
6を成膜する。ポリシリコンとAl類との濡れ性は極め
て良好であることから、Al類は凹部3の中にスムーズ
に移動し、図6のように、凹部3をボイドなく埋め込む
ことができる。また、バリア金属膜4、ポリシリコン膜
5が存在するため、Al類との無用の反応を避けること
ができ、周辺への悪影響を阻止できる。 (実施例3)以下、本発明の第3の実施例を図7から図
9を参照しながら詳細に説明する。本実施例は、高アス
ペクト比のコンタクトを形成するものである。
【0018】図7のように、半導体基板1上に絶縁層2
を堆積させ、所望の箇所に高アスペクト比孔の凹部3を
開口し、例えば、Tiをバリア金属膜4として堆積させ
る。続いて、窒素中で600℃程度の熱処理を行い、T
iをTiNに変化させると同時に、半導体基板1表面に
シリサイド7を形成する。
【0019】次に、図8のように、ドープドポリシリコ
ン膜85を、リン等の不純物を含むシランガス雰囲気中
で極めて薄く、厚さ10nm程度、もしくはそれ以下に
形成する。または、ポリシリコン膜を薄く形成してから
不純物を導入してもよい。後に、凹部3をコンタクトホ
ールとすることから、ドープドポリシリコン膜85の抵
抗は低いことが望ましい。
【0020】引き続き、第1の実施例と同様に、スパッ
タリング法等によりドープドポリシリコン膜85上にA
l類からなる金属層6を絶縁層2上に600〜900n
mの厚さになるように成膜する。ポリシリコンとAl類
との濡れ性は極めて良好であることから、Al類は凹部
3の中にスムーズに移動し、図9のように、凹部3をボ
イドなく埋め込むことができ、さらに孔上の金属膜6を
平滑にすることができる。また、バリア金属膜4、ドー
プドポリシリコン膜85が存在するため、半導体基板1
とAl類との無用の反応を避けることができ、素子への
悪影響を阻止できる。  以上の例では、ドープドポリ
シリコン膜85を形成した後、引き続き金属膜6を堆積
させたが、本発明によれば、金属膜6を堆積させる前に
、半導体基板1を大気にさらし、ドープドポリシリコン
膜85表面が酸化しても、金属膜6を堆積させる直前に
、例えば、アルゴン・スパッタ・エッチングを行うこと
により前記酸化膜を除去し、金属膜6を堆積させること
により、何ら不都合無く高アスペクト比孔の凹部3を埋
め込むことができる。
【0021】また、コンタクトを形成する場合について
は、高融点金属からなるバリア金属膜にSi等を打ち込
み、濡れ性を改善する方法も考えられるが、濡れ性の優
れたSiを一様に分布させることが困難で、特に、凹部
の側壁が半導体表面に対して直角である高アスペクト比
孔等の凹部であれば、注入によってその側壁にSiを導
入することは不可能である。ドープドポリシリコンを薄
く堆積させる本発明の方法によれば上記の問題を回避す
ることができる。 (実施例4)以下、本発明の第4の実施例を図7、図1
0から図12を参照しながら詳細に説明する。本実施例
は、高アスペクト比のコンタクト孔を形成するものであ
る。
【0022】図7のように、半導体基板1上に絶縁層2
を堆積させ、所望の箇所に高アスペクト比孔の凹部3を
開口し、例えば、Tiをバリア金属膜4として堆積させ
る。続いて、窒素中で600℃程度の熱処理を行い、T
iをTiNに変化させると同時に、半導体基板1表面に
シリサイド7を形成する。
【0023】次に、図10のように、ドープドポリシリ
コン膜85を、リン、ボロン等の不純物を含むシランガ
ス雰囲気中でコンタクト孔を埋め込むように堆積させる
。または、ポリシリコン膜を形成してから不純物を導入
しても良い。後に、凹部3にコンタクトを形成すること
から、ドープドポリシリコン膜85の抵抗は低いことが
望ましい。この後、図11のように、ドライエッチング
で平坦部のドープドポリシリコン膜85とバリア金属膜
4を除去する。
【0024】続いて、全面にTi等によるバリア金属膜
41を堆積させ、更に、第1の実施例と同様に、スパッ
タリング法等によりバリア金属膜41の上にAl類から
なる金属層6を600〜900nmの厚さに成膜し、コ
ンタクトを完成する。
【0025】このように形成したコンタクトは、バリア
金属膜4、41が金属層6とシリサイド7との導通を取
っており、また、凹部3に導伝性のあるドープドポリシ
リコンを充填してあるので、低抵抗で断線などのない極
めて良好なコンタクトを形成できる。更に、孔上の金属
膜6の平滑性は極めて優れており、この後の工程を容易
にすることができる。
【0026】
【発明の効果】以上の説明で明らかなように、バリア金
属膜の上に、Al類の濡れ性の良いポリシリコンを堆積
させておくことにより、Al類がスムーズに孔内に入り
、スパッタリング法を用いて金属膜で高アスペクト比孔
の凹部を良好に埋め込むことができ、また、埋め込み後
の金属膜表面を平滑にすることができる。
【0027】また、ポリシリコン膜を形成した後に、酸
化工程が入っても、容易に酸化膜を除去し、酸化前の状
態を復活することができることから、何ら不都合無く上
記の通りの効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の工程断面図。
【図2】本発明の第1の実施例の工程断面図。
【図3】本発明の第1の実施例の工程断面図。
【図4】本発明の第1の実施例の工程断面図。
【図5】本発明の第2の実施例の工程断面図。
【図6】本発明の第2の実施例の工程断面図。
【図7】本発明の第3の実施例の工程断面図。
【図8】本発明の第3の実施例の工程断面図。
【図9】本発明の第3の実施例の工程断面図。
【図10】本発明の第4の実施例の工程断面図。
【図11】本発明の第4の実施例の工程断面図。
【図12】本発明の第4の実施例の工程断面図。
【符号の説明】
1  半導体基板 2  絶縁層 3  凹部 4  バリア金属膜 5  ポリシリコン膜 6  金属膜 7  シリサイド 41  バリア金属膜 85  ドープドポリシリコン膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板または絶縁層に設けた凹部と、
    前記凹部表面上に形成されたバリア金属膜と、前記バリ
    ア金属膜表面上に形成されたポリシリコン膜と、前記ポ
    リシリコン表面上に形成され、かつ前記凹部を充填する
    金属膜とからなるを特徴とする半導体装置。
  2. 【請求項2】半導体基板または絶縁層に凹部を設ける工
    程と、その次に、前記凹部表面上にバリア金属膜を形成
    する工程と、その次に、前記バリア金属膜上にポリシリ
    コン膜を形成する工程と、その次に、前記ポリシリコン
    表面上の前記凹部に金属膜を充填することを特徴とする
    半導体装置の製造方法。
JP5538491A 1991-03-20 1991-03-20 半導体装置およびその製造方法 Pending JPH04291763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5538491A JPH04291763A (ja) 1991-03-20 1991-03-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5538491A JPH04291763A (ja) 1991-03-20 1991-03-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04291763A true JPH04291763A (ja) 1992-10-15

Family

ID=12997008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5538491A Pending JPH04291763A (ja) 1991-03-20 1991-03-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04291763A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337517B1 (en) 1997-09-19 2002-01-08 Hitachi, Ltd. Semiconductor device and method of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337517B1 (en) 1997-09-19 2002-01-08 Hitachi, Ltd. Semiconductor device and method of fabricating same
US6544884B2 (en) 1997-09-19 2003-04-08 Hitachi, Ltd. Semiconductor device and method of fabricating same

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US6180480B1 (en) Germanium or silicon-germanium deep trench fill by melt-flow process
US6200895B1 (en) Method of forming an electrical connection
KR940016626A (ko) 반도체장치 및 그 제조방법
JP3113800B2 (ja) 半導体装置の配線形成方法
JP2519837B2 (ja) 半導体集積回路およびその製造方法
JPH04291763A (ja) 半導体装置およびその製造方法
JPH05347269A (ja) 半導体装置の製造方法
JPH07130854A (ja) 配線構造体及びその形成方法
JP2542617B2 (ja) 半導体装置の製造方法
JPH0810693B2 (ja) 半導体装置の製造方法
JPH0325931A (ja) 配線形成方法
JP3321896B2 (ja) Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置
EP0427254B1 (en) Method for forming a contact region
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPS62132348A (ja) 半導体装置の製造方法
JPH05182926A (ja) 配線形成方法
JPS62113422A (ja) コンタクト電極の形成方法
JPH0714917A (ja) 半導体装置の製造方法
JPH0425159A (ja) 電極配線の形成方法
JPH1074761A (ja) 銅配線製造方法
JPH0341734A (ja) 半導体装置およびその製造方法
KR20000007410A (ko) 반도체 소자의 금속배선 형성방법
JPH04264720A (ja) 配線形成方法
JPH0562933A (ja) 半導体装置の製造方法