JPH0341734A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0341734A
JPH0341734A JP17751789A JP17751789A JPH0341734A JP H0341734 A JPH0341734 A JP H0341734A JP 17751789 A JP17751789 A JP 17751789A JP 17751789 A JP17751789 A JP 17751789A JP H0341734 A JPH0341734 A JP H0341734A
Authority
JP
Japan
Prior art keywords
tungsten
silicide
titanium silicide
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17751789A
Other languages
English (en)
Other versions
JP2543192B2 (ja
Inventor
Toyokazu Fujii
藤居 豊和
Hiroshi Yamamoto
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1177517A priority Critical patent/JP2543192B2/ja
Publication of JPH0341734A publication Critical patent/JPH0341734A/ja
Application granted granted Critical
Publication of JP2543192B2 publication Critical patent/JP2543192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明(:!、半導体装置及びその製造方法に関し特に
良好なコンタクト特性が得られる半導体装置構造及びそ
の製造方法に関するものである。
従来の技術 従来の半導体装置にあって1よ 拡散層を有するシリコ
ン基板上に絶縁膜を形成し 前記絶縁膜にコンタクトホ
ールを開口した後、選択CVD法を用いて高融点金属を
前記コンタクトホールに埋め込み金属配線を行うことで
、前記拡散層と前記金属配線の良好なコンタクトが得ら
れることが知られていも (この様なコンタクトホール
にのみ選択CVD法により高融点金属を埋め込む方法と
して、六フッ化タングステンと永久 シラン、ジシラン
、 トリクロルシラン、のうち少なくとも1つ以上を含
む混合ガスとの組合せで行う方法力文 例えは 特開昭
59−72132号公報に発表されていもまな 六フッ
化タングステンとシランを含む混合ガスを用いて、選択
CVD法により高融点金属を埋め込む方法へ より具体
的な方法力丈 例えばアイ・イー・デイ−・エム・テク
ニカル・ダイジェス1l98フ年第213頁から第21
5頁(IEDM−Tech−Di−gest 1987
 p213〜p215)に発表されていも また耐熱性
のある配線材料として、シリサイドを使用する技術が知
られており、特に チタンシリサイドは タングステン
シリサイド東 モリブデンシリサイド及沃 ポリシリコ
ンよりも比抵抗が低いた数 実用性は高(〜 また こ
れらのシリサイド配線に対してコンタクトを取る方法と
して、選択CVD法を用も\ 高融点金属を埋め込むと
き(友前処理により自然酸化膜の除去を行わないと、コ
ンタクト抵抗が非常に高くなるたべ −船釣にバッファ
ードフッ酸を用いたデイツプエッチを行うと良好なコン
タクト特性が得られるということが知られている。 (
このよう板 シリサイド上のコンタクトホールにのみ選
択CVD法によりタングステンを堆積する方法(よ 例
えば第35回応用物理学関係連合講演会講演予稿集第2
分冊ページ670゜講演番号30p−V−8に発表され
ていも )発明が解決しようとする課題 しかしなか板 第2図に示すようにシリコン基板1上の
絶縁膜2上にチタンシリサイド3を形成し チタンシリ
サイド3上の絶縁膜5を開口して形成されたコンタクト
ホールのみに選択CVD法を用いてタングステン8で堆
積する隊 前処理として、バッファードフッ酸を用いた
デイツプエッチを行うと、チタンシリサイド3はフッ酸
に対して可溶性なた数 溶けたチタンシリサイド3がコ
ンタクトホールの周辺に付着し その後のタングステン
8の堆積時にコンタクトホールの周辺に付着したチタン
シリサイドを核としてタングステンが成長する這い上が
り現象が発生し そのためコンタクト特性が増大し不安
定になるという問題を有してい九 また 前処理として
、バッファードフッ酸を用いたデイツプエッチの代わり
ニArによる逆スパツタを用いて、チタンシリサイド表
面をエツチングした時k バッファードフッ酸を用いた
ときと同様にエツチングされたチタンシリサイドがコン
タクトホール周辺に付着し その後のタングステンの堆
積時にコンタクト周辺部におけるタングステンの這い上
がり現象が発生ヒ バッファードフッ酸を用いるときと
同様な問題を有していた 本発明はかかる点に露水 良
好なコンタクト特性を得ることができる半導体装置及び
その製造方法を提供することを目的とすも 課題を解決するための手段 本発明(友 チタンシリサイド配線上にフッ酸に対して
不溶性な配線を形成した抵 全面に絶縁膜を堆積し 前
記絶縁膜にコンタクトホールを開口し バッファードフ
ッ酸によるデイツプエッチを行った後、前記コンタクト
ホールにのみ選択CVD法を用いてタングステンを堆積
する事を特徴とする半導体装置及びその製造方法である
作用 本発明1よ 上述の構成により、チタンシリサイド配線
上のコンタクトホールにおいて、チタンシリサイド上に
フッ酸に対して不溶性な配線が存在するた吹 選択CV
D法を用いてタングステンをコンタクトホールにのみ堆
積する前処理としてバッファードフッ酸を用いたデイツ
プエッチを行っても溶は出す物質がなく、コンタクト周
辺部に付着しな鶏 そのた取 タングステンの這い上が
りが発生せ去 良好な埋め込みが可能となり、デイツプ
エッチによりフッ酸に対して不溶性な配線上の自然酸化
膜を除去したことで良好なコンタクト特性が得られ ま
た配線にチタンシリサイドを使用することで低抵抗な配
線が可能となる。
実施例 以下図面を参照にしながら実施例を詳細に説明すも 第
1図1上 チタンシリサイド上にタングステンシリサイ
ドを堆積し 絶縁膜を堆積し コンタクトホールを開口
した後、コンタクトホールにのみ選択CVD法によるタ
ングステンの堆積を行う半導体装置の製造方法の一例を
工程順に示したものであも (A)絶縁膜2を有する半導体基板、例えばシリコン基
板1上に チタンシリサイド3を例えばスパッター法に
より300nmの膜厚で全面に堆積すも 同一スパッタ
装置でひき続きArによる逆スパツタを行なし\ 同−
真空中内で引き続きタングステンシリサイド4をスパッ
ター法により1100nの膜厚でチタンシリサイド3上
に堆積し 所望の配線形状にバターニングを行う。Ar
による逆スパツタを行なうことにより、チタンシリサイ
ド3とタングステンシリサイド4との界面における自然
酸化膜を除去でき九 (B)その後、全面に絶縁膜5として、例えばシリコン
酸化膜をCVD法により例えば700nmの膜厚で堆積
し チタンサイド3上にコンタクトホール6を開口した
後、バッファードフッ酸として例えばNHJ F : 
HF=50 : 1の液を使用L 10秒のデイツプエ
ッチを行うことにより、タングステンシリサイド4表面
の自然酸化膜を除去すも (C)その後、例えば シラン及び六フッ化タングステ
ンを含む混合ガスを用も\ 選択CVD法によりコンタ
クトホール6のみにタングステン7を形成する。この味
 タングステン7の形成温度(よ 例えば250℃とし
 0.015torrの真空中で行うものとする。以上
のように 本実施例によればチタンシリサイド3上にタ
ングステンシリサイド4が存在することでバッファード
フッ酸によるテ、イップエッチを行った後、タングステ
ン7を堆積してk タングステンシリサイド4がフッ酸
に不溶性なた奴 コンタクト周辺部に付着することがな
く、タングステン7の這い上がりが生じない。
また デイツプエッチを行うことで、タングステンシリ
サイド4上に存在する自然酸化膜が除去され タングス
テンシリサイド4とタングステン7との間で良好なコン
タクト特性が得られる。また配線材料として比抵抗の低
いチタンシリサイド3を使用しているたべ 良好な配線
特性が得られその実用的効果は大きい。な紅 本実施例
ではチタンシリサイド3上にタングステンシリサイド4
を使用したバ フッ酸に対して不溶性な物質で、かつ比
抵抗の低い材料であれば良く、例えばモリブデンシリサ
イド負 ドープされ比抵抗を低くしたポリシリコンでも
同様の効果が得られも まな本実施例としてフッ酸に対
して可溶性なチタンシリサイドを用いた爪 フッ酸に対
して可溶性な物質であればフッ酸に対して不溶性な材料
をその上部に使用することで同様な効果が得られも発明
の詳細 な説明したように 本実施例によれば チタンシリサイ
ド配線上にフッ酸に対して不溶性な配線が存在するた△
 コンタクトホール内にタングステンを埋め込む前処理
としてバッファードフッ酸を用いてもタングステンの這
い上がり現象は生ぜず、また バッファードフッ酸での
前処理により、前記フッ酸に対して不溶性な配線上の自
然酸化膜が除去され 良好なコンタクト特性が得られる
。また 配線材料として(よ チタンシリサイドを用い
るため低抵抗な配線が可能となり、その実用的効果は犬
きもち
【図面の簡単な説明】
第1図は本発明の一実施例にかかる半導体装置の製造工
程断面は 第2図はタングステンに這い上がり現象が見
られたときの要部断面図である。 ■・・・・シリコン基板、 2.5・・・・絶縁膜 3
・・・・チタンシリサイド、 4・・・・タングステン
シリサイド、 6・・・・コンタクトホー)l、、 7
.8・・・・タングステン。

Claims (2)

    【特許請求の範囲】
  1. (1)第1の絶縁膜を有する半導体基板上に形成された
    チタンシリサイド配線と、前記チタンサイド配線上に形
    成された第2の絶縁膜と、前記第2の絶縁膜上に形成さ
    れたコンタクトホールと、前記コンタクトホール内にの
    み、選択的に形成されたタングステンとを有する構造に
    おいて、前記チタンシリサイド上にフッ酸に対して不溶
    性な配線が存在することを特徴とする半導体装置。
  2. (2)半導体基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上にチタンシリサイドを堆積する工程
    と、その後前記チタンシリサイド上にフッ酸に対して不
    溶性な配線を堆積する工程と、その後全面に第2の絶縁
    膜を堆積し、前記フッ酸に対して不溶性な配線上の第2
    の絶縁膜にコンタクトホールを開口する工程と、その後
    、バッファードフッ酸による前処理を行った後、選択C
    VD法により、前記コンタクトホール内にのみタングス
    テンを形成する工程とを備えた半導体装置の製造方法。
JP1177517A 1989-07-10 1989-07-10 半導体装置およびその製造方法 Expired - Fee Related JP2543192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1177517A JP2543192B2 (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177517A JP2543192B2 (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0341734A true JPH0341734A (ja) 1991-02-22
JP2543192B2 JP2543192B2 (ja) 1996-10-16

Family

ID=16032298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177517A Expired - Fee Related JP2543192B2 (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2543192B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US8707619B2 (en) 2007-10-10 2014-04-29 Labstore, S.A.S. Biological air filter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
JPS62206852A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
JPS62206852A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US8707619B2 (en) 2007-10-10 2014-04-29 Labstore, S.A.S. Biological air filter

Also Published As

Publication number Publication date
JP2543192B2 (ja) 1996-10-16

Similar Documents

Publication Publication Date Title
US5183782A (en) Process for fabricating a semiconductor device including a tungsten silicide adhesive layer
JPH04142061A (ja) タングステンプラグの形成方法
JP2800788B2 (ja) 半導体装置の製造方法
JPH0341734A (ja) 半導体装置およびその製造方法
JP3248234B2 (ja) 埋め込みプラグの形成方法
JP2733396B2 (ja) 半導体装置の製造方法
JPH065544A (ja) 半導体装置の製造方法
EP0543254B1 (en) A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers
KR19990057898A (ko) 반도체 소자의 장벽금속막 형성 방법
JP2702293B2 (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPH04127425A (ja) 半導体集積回路の製造方法
JP2000077417A (ja) 半導体素子の配線形成方法
JPS5870556A (ja) 半導体装置の製造方法
JPH04348548A (ja) 半導体装置及びその製造方法
JPH04207054A (ja) 半導体装置の製造方法
JPH0629240A (ja) 半導体装置並びにその製造方法
JPH01225336A (ja) 半導体装置の製造方法
JPH04291763A (ja) 半導体装置およびその製造方法
JPH04186730A (ja) 半導体装置の製造方法
JPS61191048A (ja) 半導体装置の製造方法
JPH0582472A (ja) 半導体装置の製造方法
JPH04223336A (ja) 半導体装置の製造方法
JPH0750298A (ja) 半導体装置の製造方法
JPH01312853A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees