JPS5870556A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5870556A JPS5870556A JP16952881A JP16952881A JPS5870556A JP S5870556 A JPS5870556 A JP S5870556A JP 16952881 A JP16952881 A JP 16952881A JP 16952881 A JP16952881 A JP 16952881A JP S5870556 A JPS5870556 A JP S5870556A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- wiring body
- recessed area
- peeling
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 241001676573 Minium Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体装置の製造方法に関し、特に高ストレス
材料よシなる配線体上のコンタクト窓の形成方法に関す
る。 モリブデン（Ｍｏ）、タングステン（Ｗ）、タンク〃（
Ｔａ）等のシリサイドは融点が高く且つシリコン（Ｓｌ
）と反応しにくいという特長を利用して、半導体装置の
多層配線を形成する際の第１層配線材料として用いられ
る。 これは第１層配線形成後の加熱処理工程においてシリコ
ン基板と第１層配線とのコンタクト部において両者が反
応することを防止するためである。 ととろが上記高融点材料は、膜形成後の加熱処理により
、膜内に強度のストレスが生じる。そのためかかる材料
からなる配線体上に上層配線体を接続するためのコンタ
クト窓が開口された絶縁膜を形成して加熱処理を行なう
と、上記コンタクト窓の部分で上記第１層配線体内部に
発生したストレスが開放され、第１層配線体にクラック
や社がれが発生し、第１層配線体の断線を生じる。 本発明は上記問題点を解消して上記高ストレスを発生す
る材料からなる配線体にクラックやハガレを生じること
なく加熱処理を施こすことの可能な半導体装置の製造方
法を提供する仁とを目的とする。 以下本発明の一実施例を第１図〜第４図の要部断面図に
よシ説明する。 第１図において、１は半導体基板で例えばシリコン（Ｓ
ｌ）基板、２は二酸化シリコン（Ｓｉｎ、）膜等の絶縁
層、３はタンクｌｖ（’Ｉ’ａ）のシリサイドのような
高融点材料よシなる第１層配線体である。 上記第１層配線体６はスパッタ法等によシＴａと８１
とが混在した膜として形成され、膜生成時にはストレス
は殆んどゼロである。 これが後述する加熱処理工程において、Ｔａと８１とが
反応してシリサイドに変換される際に体積収縮を生じ、
ストレスが発生する。そこで本実施例ではこのあとに引
き続く加熱処理工程においてストレスの開放が起こらよ
う、上層配線を接続するためのコンタクト窓形成工程を
次のように行なう。 第２図に示すように、第１層配線体３表面を含む８１基
板１上に燐ｙｙケートガラス（ｐｓｏ）層４を凡そ１
材料よシなる配線体上のコンタクト窓の形成方法に関す
る。 モリブデン（Ｍｏ）、タングステン（Ｗ）、タンク〃（
Ｔａ）等のシリサイドは融点が高く且つシリコン（Ｓｌ
）と反応しにくいという特長を利用して、半導体装置の
多層配線を形成する際の第１層配線材料として用いられ
る。 これは第１層配線形成後の加熱処理工程においてシリコ
ン基板と第１層配線とのコンタクト部において両者が反
応することを防止するためである。 ととろが上記高融点材料は、膜形成後の加熱処理により
、膜内に強度のストレスが生じる。そのためかかる材料
からなる配線体上に上層配線体を接続するためのコンタ
クト窓が開口された絶縁膜を形成して加熱処理を行なう
と、上記コンタクト窓の部分で上記第１層配線体内部に
発生したストレスが開放され、第１層配線体にクラック
や社がれが発生し、第１層配線体の断線を生じる。 本発明は上記問題点を解消して上記高ストレスを発生す
る材料からなる配線体にクラックやハガレを生じること
なく加熱処理を施こすことの可能な半導体装置の製造方
法を提供する仁とを目的とする。 以下本発明の一実施例を第１図〜第４図の要部断面図に
よシ説明する。 第１図において、１は半導体基板で例えばシリコン（Ｓ
ｌ）基板、２は二酸化シリコン（Ｓｉｎ、）膜等の絶縁
層、３はタンクｌｖ（’Ｉ’ａ）のシリサイドのような
高融点材料よシなる第１層配線体である。 上記第１層配線体６はスパッタ法等によシＴａと８１
とが混在した膜として形成され、膜生成時にはストレス
は殆んどゼロである。 これが後述する加熱処理工程において、Ｔａと８１とが
反応してシリサイドに変換される際に体積収縮を生じ、
ストレスが発生する。そこで本実施例ではこのあとに引
き続く加熱処理工程においてストレスの開放が起こらよ
う、上層配線を接続するためのコンタクト窓形成工程を
次のように行なう。 第２図に示すように、第１層配線体３表面を含む８１基
板１上に燐ｙｙケートガラス（ｐｓｏ）層４を凡そ１
【
μｍｌの厚さに形成する。次いでこの２８０層４を選択
的に除去して上記第１の配線体３上のコンタクト窓を開
口すべき位置に凹部５を形成する。凹部５の底部６には
凡そ２０００［Ａ］程度ＰＳＧ層を残留せしめる。 次いで第３図に示すように、約９００〜１０５０℃にお
いて加熱処理を施こすことによｆｉＰＳＧ層を溶融せし
め、凹部５の壁面７をなだらかな傾斜面に形成する。 しかる後、四弗化度素（ＣＦ、）或いは三弗化メタン（
ＣＨＦ、）を反応ガスに用いたプラズマエツチング法等
によシ上１ｉ３ＰｓＧ膜４を全域にわたって前記底部６
が除去される程度にエツチングする。 かくすることによシ第４図に示す如く、第１の配線体５
上に所望のコンタクト窓８が開口される。 以上述べた本実施例では加熱処理を施こす際に従来方法
が第１の配線体３表面を局部的に露出していた為、その
部分でストレスの開放が生じたのに対し、コンタクト窓
８を形成する部分もなお２８０層４の一部を薄く残留せ
しめているので、ストレスの開放が起こらず、従ってク
ツツクや剥離を生じない。 第５図は本発明の変形例を示す要部断面図で、形成する
のに対し、この変形例では底部６を材質の異なる２種類
の絶縁層の被エツチングレートの差を利用して形成する
。 即ち第１の配線体６を形成した後、８１基板上全面に厚
さ約１０００［Ａ］の窒化シリコン（Ｓｉ、３Ｎ４）膜
９とその上にＰＳＧ層９を約１【μｍ】の厚さに形成す
る。Ｓｉ、Ｎ、は前述のＯＦ４を用いたプラズマエツチ
ングによる被エツチングレートが著しく小さいので、こ
の部分のエツチングは自動的に停止し、第１の配線３表
面が露出する危険がない。 前記第４図のあとは通常の工程に従って進めて良く、コ
ンタクト窓８において第１の配線体６と接触するア／Ｌ
’ミニウム（Ａ＃）等よシなる上層の配線体（図示せず
）を形成して、二層１！Ｉｉ３線が完成する。 なお半導体装置の配線材料として用いられるもののうち
、アルミニウム（ＡＩ）や多結晶シリコンは加熱処理を
施こしてもストレスを殆んど生じないので問題はない。 前述のような大きなストレスを生じるのは、ＭＯ，Ｗ、
Ｔａ等のシリサイドのような高融点材料である。例えば
、Ｍｏのシリサイドでは凡そ１０５０［”ＣＦ、６０［
分］の加熱処理で、４Ｘ１０” 〜１．ｌＸ１０″［ｄ
ｙｎｅ／Ｃａｌ” ］、Ｔａ＋７）Ｖ！Ｊ？イドでは９
００［”Ｏ］及び１０５０［’Ｃ］における約６０
μｍｌの厚さに形成する。次いでこの２８０層４を選択
的に除去して上記第１の配線体３上のコンタクト窓を開
口すべき位置に凹部５を形成する。凹部５の底部６には
凡そ２０００［Ａ］程度ＰＳＧ層を残留せしめる。 次いで第３図に示すように、約９００〜１０５０℃にお
いて加熱処理を施こすことによｆｉＰＳＧ層を溶融せし
め、凹部５の壁面７をなだらかな傾斜面に形成する。 しかる後、四弗化度素（ＣＦ、）或いは三弗化メタン（
ＣＨＦ、）を反応ガスに用いたプラズマエツチング法等
によシ上１ｉ３ＰｓＧ膜４を全域にわたって前記底部６
が除去される程度にエツチングする。 かくすることによシ第４図に示す如く、第１の配線体５
上に所望のコンタクト窓８が開口される。 以上述べた本実施例では加熱処理を施こす際に従来方法
が第１の配線体３表面を局部的に露出していた為、その
部分でストレスの開放が生じたのに対し、コンタクト窓
８を形成する部分もなお２８０層４の一部を薄く残留せ
しめているので、ストレスの開放が起こらず、従ってク
ツツクや剥離を生じない。 第５図は本発明の変形例を示す要部断面図で、形成する
のに対し、この変形例では底部６を材質の異なる２種類
の絶縁層の被エツチングレートの差を利用して形成する
。 即ち第１の配線体６を形成した後、８１基板上全面に厚
さ約１０００［Ａ］の窒化シリコン（Ｓｉ、３Ｎ４）膜
９とその上にＰＳＧ層９を約１【μｍ】の厚さに形成す
る。Ｓｉ、Ｎ、は前述のＯＦ４を用いたプラズマエツチ
ングによる被エツチングレートが著しく小さいので、こ
の部分のエツチングは自動的に停止し、第１の配線３表
面が露出する危険がない。 前記第４図のあとは通常の工程に従って進めて良く、コ
ンタクト窓８において第１の配線体６と接触するア／Ｌ
’ミニウム（Ａ＃）等よシなる上層の配線体（図示せず
）を形成して、二層１！Ｉｉ３線が完成する。 なお半導体装置の配線材料として用いられるもののうち
、アルミニウム（ＡＩ）や多結晶シリコンは加熱処理を
施こしてもストレスを殆んど生じないので問題はない。 前述のような大きなストレスを生じるのは、ＭＯ，Ｗ、
Ｔａ等のシリサイドのような高融点材料である。例えば
、Ｍｏのシリサイドでは凡そ１０５０［”ＣＦ、６０［
分］の加熱処理で、４Ｘ１０” 〜１．ｌＸ１０″［ｄ
ｙｎｅ／Ｃａｌ” ］、Ｔａ＋７）Ｖ！Ｊ？イドでは９
００［”Ｏ］及び１０５０［’Ｃ］における約６０
【分
】の加熱処理で凡そＩ Ｘ １０１０［’ｄｙｎｅ／／
］程度のストレスを生じる。 本発明によればかかる高ストレス材料を用いて第１層の
配線体を形成した場合でも、クツツクや剥離を生じるこ
とがない。
】の加熱処理で凡そＩ Ｘ １０１０［’ｄｙｎｅ／／
］程度のストレスを生じる。 本発明によればかかる高ストレス材料を用いて第１層の
配線体を形成した場合でも、クツツクや剥離を生じるこ
とがない。
【図面の簡単な説明】
第１図〜第４図は本発明の一実施例を示す要部断面図、
第５図は本発明の変形例を示す要部断面図である。 図において、１は半導体基板、５は第１層配線体、４及
び９は絶縁層、５は凹部、６は底部、７は内壁面、８は
コンタクト窓を示す。
第５図は本発明の変形例を示す要部断面図である。 図において、１は半導体基板、５は第１層配線体、４及
び９は絶縁層、５は凹部、６は底部、７は内壁面、８は
コンタクト窓を示す。
Claims (1)
- 半導体基板上に、９００［”Ｃ］以上の温度における熱
処理によ’り １０”［ｄｙｎｅ／ｍ” ］以上のスト
レスを生じる導電材料よシなる配線体を形成する工程、
該配線体を被覆する絶縁膜を形成する工程、該絶縁膜の
前記配線体上の所望部分を選択的に除去して前記絶縁膜
に凹部を形成する工程、前記絶縁膜を加熱溶融せしめて
前記凹部内壁面をなだらかな傾斜面に形成する工程、前
記凹部の底部の絶縁膜を除去して前記配線体表面を露呈
するコンタクト窓を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16952881A JPS5870556A (ja) | 1981-10-22 | 1981-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16952881A JPS5870556A (ja) | 1981-10-22 | 1981-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870556A true JPS5870556A (ja) | 1983-04-27 |
Family
ID=15888168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16952881A Pending JPS5870556A (ja) | 1981-10-22 | 1981-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870556A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125449A (ja) * | 1988-06-29 | 1990-05-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2005308105A (ja) * | 2004-04-22 | 2005-11-04 | Aisin Ai Co Ltd | ディファレンシャル機構の潤滑装置及びそれを有する変速装置 |
-
1981
- 1981-10-22 JP JP16952881A patent/JPS5870556A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125449A (ja) * | 1988-06-29 | 1990-05-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2005308105A (ja) * | 2004-04-22 | 2005-11-04 | Aisin Ai Co Ltd | ディファレンシャル機構の潤滑装置及びそれを有する変速装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168078A (en) | Method of making high density semiconductor structure | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH01243431A (ja) | 電子装置の一部を構成する下部構造に電気的接続を形成する方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0419707B2 (ja) | ||
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JP2000208618A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS63260051A (ja) | 半導体装置 | |
| JP3718261B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH04125931A (ja) | 配線の形成方法 | |
| JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH01274452A (ja) | 半導体装置の製造方法 |