JPS61191048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61191048A JPS61191048A JP3175585A JP3175585A JPS61191048A JP S61191048 A JPS61191048 A JP S61191048A JP 3175585 A JP3175585 A JP 3175585A JP 3175585 A JP3175585 A JP 3175585A JP S61191048 A JPS61191048 A JP S61191048A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- electrode window
- wiring
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、より詳しくはアルミニ
ウム配線のステップカバレッジ（密着性）の良い電極窓
を形成する方法に関する。
ウム配線のステップカバレッジ（密着性）の良い電極窓
を形成する方法に関する。
半導体集積回路（ＩＣ）の製造工程においては、半導体
基板上に設けられた絶縁膜に電極窓を窓あけし、°次い
でアルミニウム（ＡＩ）の配線層を形成して電極窓から
Ａｎ配線を取り出すことが行われる。このようにして形
成された電極配線は第２図の断面図に示され、同図にお
いて、２１は半導体基板、２２は絶縁膜、２３は電極窓
、２４はへβ配線を示す。
基板上に設けられた絶縁膜に電極窓を窓あけし、°次い
でアルミニウム（ＡＩ）の配線層を形成して電極窓から
Ａｎ配線を取り出すことが行われる。このようにして形
成された電極配線は第２図の断面図に示され、同図にお
いて、２１は半導体基板、２２は絶縁膜、２３は電極窓
、２４はへβ配線を示す。
前記した絶縁膜は半導体基板とＡｌ配線とを絶縁するた
め通常３０００人の膜厚に形成され、電極窓をあけるに
は、フッ酸緩衝液による等方性エツチング、または反応
性イオンエツチング（異方性エツチング）と等方性エツ
チングとを併用して窓開きを行ってきた。このようにし
て形成される電極窓の形状は段差が大きく、Ａｌ配線の
図に矢印で示す部分のステップカバレッジが悪く、Ａｊ
２配線の断線が生じやすく信頼度の不良原因となってい
た。
め通常３０００人の膜厚に形成され、電極窓をあけるに
は、フッ酸緩衝液による等方性エツチング、または反応
性イオンエツチング（異方性エツチング）と等方性エツ
チングとを併用して窓開きを行ってきた。このようにし
て形成される電極窓の形状は段差が大きく、Ａｌ配線の
図に矢印で示す部分のステップカバレッジが悪く、Ａｊ
２配線の断線が生じやすく信頼度の不良原因となってい
た。
前記の等方性エツチングはコントロールエッチングであ
って、絶縁膜のエツチングと同時にレジスト膜の開口部
を後退させ（拡げ）、それによって絶縁膜の窓にテーパ
をつけようとするものである。または、等方性エツチン
グでテーパした孔をあけ、次に異方性エツチングで真直
ぐな孔を基板表面まで形成することも行われる。
って、絶縁膜のエツチングと同時にレジスト膜の開口部
を後退させ（拡げ）、それによって絶縁膜の窓にテーパ
をつけようとするものである。または、等方性エツチン
グでテーパした孔をあけ、次に異方性エツチングで真直
ぐな孔を基板表面まで形成することも行われる。
いずれの方法においても、従来は絶縁膜のエツチングの
方法を変えることによって電極窓にテーパをつけようと
したのであるが、エツチングのコントロールのしかたで
電極窓の形状が変り、作業性と再現性が良くないという
問題があった。
方法を変えることによって電極窓にテーパをつけようと
したのであるが、エツチングのコントロールのしかたで
電極窓の形状が変り、作業性と再現性が良くないという
問題があった。
本発明は上記問題点を解消した電極窓の形成方法を提供
するもので、その手段は、半導体基板上に熱酸化により
第１の二酸化シリコン膜を形成する工程、該第１の二酸
化シリコン膜上に化学気相成長により第２の二酸化シリ
コン膜を成長しそれを熱処理する工程、更に化学気相成
長により第３の二酸化シリコン膜を成長する工程、全面
にレジスト膜を形成しこのレジスト膜を電極窓に対応し
てバターニングし前記３層の二酸化シリコン膜をエツチ
ングして電極窓を形成する工程を含むことを特徴とする
半導体装置の製造方法によってなされる。
するもので、その手段は、半導体基板上に熱酸化により
第１の二酸化シリコン膜を形成する工程、該第１の二酸
化シリコン膜上に化学気相成長により第２の二酸化シリ
コン膜を成長しそれを熱処理する工程、更に化学気相成
長により第３の二酸化シリコン膜を成長する工程、全面
にレジスト膜を形成しこのレジスト膜を電極窓に対応し
てバターニングし前記３層の二酸化シリコン膜をエツチ
ングして電極窓を形成する工程を含むことを特徴とする
半導体装置の製造方法によってなされる。
上記方法においては、絶縁膜をそれぞれエツチングレー
トの異なる３層の絶縁膜で形成しであるので、１回のエ
ツチングで作業性と再現性良くテーパした電極窓が形成
され、そこに形成されるＡｊ！配線のカバレッジが改良
されるものである。
トの異なる３層の絶縁膜で形成しであるので、１回のエ
ツチングで作業性と再現性良くテーパした電極窓が形成
され、そこに形成されるＡｊ！配線のカバレッジが改良
されるものである。
以下、図面を参照して本発明実施例を詳細に説明する。
本発明の方法においては、シリコンの熱酸化膜（ＳｉＯ
＋膜）、化学気相成長法で形成したＳｉＯ２膜（ＣＶＤ
５ｉ０２膜）、アニールされたＣＶＤ ５ｉ０２膜の
エツチングレートが、熱酸化膜のエツチングレートを１
としたとき、アニールされたＣＶＤ ＳｉＯ２のそれは
１．３、アニールされないＣＶＤ ５ｉ０２のそれは１
゜６であることを利用するものである。
＋膜）、化学気相成長法で形成したＳｉＯ２膜（ＣＶＤ
５ｉ０２膜）、アニールされたＣＶＤ ５ｉ０２膜の
エツチングレートが、熱酸化膜のエツチングレートを１
としたとき、アニールされたＣＶＤ ＳｉＯ２のそれは
１．３、アニールされないＣＶＤ ５ｉ０２のそれは１
゜６であることを利用するものである。
第１図（ａ）ないしｔｅ＋に本発明の方法を実施する工
程における半導体装置要部が断面図で示される。
程における半導体装置要部が断面図で示される。
第１図（ａｌ参照：
半導体基板１１上に通常の熱酸化法によって１０００人
の膜厚の二酸化シリコン膜（５ｉ０２膜）１２を形成す
る。
の膜厚の二酸化シリコン膜（５ｉ０２膜）１２を形成す
る。
第１図（ｂ）参照：
熱酸化膜１２（７） 上ニＣＶＤ法でＣＶＤ ＳｉＯ２
膜１３を３０００人の膜厚に堆積する。次いで、例えば
９００℃で３０分間ＣＶＤ ５ｉ０２膜１３をアニール
する。
膜１３を３０００人の膜厚に堆積する。次いで、例えば
９００℃で３０分間ＣＶＤ ５ｉ０２膜１３をアニール
する。
第１図（Ｃ）参照：
次いでＣＶＤ ５ｔａ２膜１４を１０００人の膜厚に堆
積する。
積する。
第１図（ｄｌ参照：
次にレジスト膜１５を図示の如くバターニングし、フッ
酸緩衝液を用いるウェットエツチングを行うと、熱酸化
膜１２、アニールされたＣＶＤ ＳｉＯ２膜、アニール
されないＣＶＤ ５ｉ０２膜のエツチングレートは前記
の如く順に大になるから、図示の如く形状良くテーパし
た電極窓１６が形成される。なおこの図と次の図では電
極窓１６の部分を拡大して示す。
酸緩衝液を用いるウェットエツチングを行うと、熱酸化
膜１２、アニールされたＣＶＤ ＳｉＯ２膜、アニール
されないＣＶＤ ５ｉ０２膜のエツチングレートは前記
の如く順に大になるから、図示の如く形状良くテーパし
た電極窓１６が形成される。なおこの図と次の図では電
極窓１６の部分を拡大して示す。
第１図（ｅ）参照：
次いでへｌ配線１７を形成すると、ステップカバレッジ
の良い電極配線が形成される。
の良い電極配線が形成される。
（発明の効果〕
以上説明したように本発明によると、１回のエツチング
でテーパのついた電極窓が作業性、再現性良く形成され
、Ａｌ配線のステップカバレッジが改良されるのでＡｌ
配線の信頼性向上に有効である。
でテーパのついた電極窓が作業性、再現性良く形成され
、Ａｌ配線のステップカバレッジが改良されるのでＡｌ
配線の信頼性向上に有効である。
【図面の簡単な説明】
第１図（ａ）ないしくｅ）は本発明の方法を実施する工
程における半導体装置要部の断面図、第２図は従来例電
極窓のＡｌ配線を示す断面図である。 図中、１１は半導体基板、１２は熱酸化膜、１３はアニ
ールされたＣＶＤ ＳｉＯ２膜、１４はアニールされな
イＣＶＤ ５ｉ０２膜、１５はレジスト膜、１６は電
極窓、１７はＡｌ配線、をそれぞれ示す。 （Ｑ） （ｂ） ｊｌ１５！ｉｉ 第２図
程における半導体装置要部の断面図、第２図は従来例電
極窓のＡｌ配線を示す断面図である。 図中、１１は半導体基板、１２は熱酸化膜、１３はアニ
ールされたＣＶＤ ＳｉＯ２膜、１４はアニールされな
イＣＶＤ ５ｉ０２膜、１５はレジスト膜、１６は電
極窓、１７はＡｌ配線、をそれぞれ示す。 （Ｑ） （ｂ） ｊｌ１５！ｉｉ 第２図
Claims (1)
- 半導体基板上に熱酸化により第１の二酸化シリコン膜
を形成する工程、該第１の二酸化シリコン膜上に化学気
相成長により第２の二酸化シリコン膜を成長しそれを熱
処理する工程、更に化学気相成長により第３の二酸化シ
リコン膜を成長する工程、全面にレジスト膜を形成しこ
のレジスト膜を電極窓に対応してパターニングし前記３
層の二酸化シリコン膜をエッチングして電極窓を形成す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175585A JPS61191048A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175585A JPS61191048A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191048A true JPS61191048A (ja) | 1986-08-25 |
Family
ID=12339835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3175585A Pending JPS61191048A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191048A (ja) |
-
1985
- 1985-02-20 JP JP3175585A patent/JPS61191048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JPS61191048A (ja) | 半導体装置の製造方法 | |
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH0427703B2 (ja) | ||
| JPS63182839A (ja) | 半導体装置 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPS63119579A (ja) | 薄膜トランジスター | |
| JPS5950517A (ja) | 半導体装置 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS6173350A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH0481876B2 (ja) | ||
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 |