JPH01225336A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体装置における微細な電極開口部（以下、コ
ンタクトホール部と呼ぶ）に対する選択ＣＶＤ法を用い
た電極埋め込み手段の改良に係るものである。

（従来の技術〕 従来例方法によるこの種の選択ＣＶＤ法で埋め込まれた
コンタクトホール部の概要構成を第２図に示す。

すなわち、この第２図に示す従来例構成において、符号
ｌは一般的にＰ型あるいはＮ型の何れか一方の所定の導
電形にドーピングされているシリコン基板であり、２は
素子構成を得るために、このシリコン基板ｌの主面側に
あって、同シリコン基板ｌとは反対の導電形にドーピン
グされた不純物領域である。また、３は前記シリコン基
板ｌでの不純物領域２上に形成された絶縁膜、こ工では
スムースコート膜で、通常の場合、ＰＳＧ膜あるいはＢ
ＰＳＧ膜を用いており、４は電極接続のために、このス
ムースコート膜３の所定位置に選択的に開口されたコン
タクトホール部である。さらに、８は前記コンタクトホ
ール部４内に埋め込まれた電極埋め込み層である。

しかして、前記コンタクトホール部４内に埋め込まれる
電極埋め込み層８については、そのコンタクトホールサ
イズが、例えば、　１μｍ０以下のように極めて微細で
あるとき、そのま１の状態で、このコンタクトホール部
４内を含めたスムースコート膜３上に、アルミニウムな
どによる電極配線層を通常のスパッタリング法によって
形成させると、この場合には、スパッタリング法でのい
わゆる。シャドウ効果により、電極配線材料がコンタク
トホール部４内のすべてに完全にはゆき亘らずに、同コ
ンタクトホール部内の全体を電極埋め込み層８で確実に
埋め込み得ない場合があり、このために、従来において
は、ＣＶＤ法を用いて、六弗化タングステンと、シラン
あるいは水素との反応によって、予めコンタクトホール
部４内にのみ、タングステン膜あるいはその合金膜を選
択的に堆積させて、このコンタクトホール部４内を電極
埋め込み層８で確実に埋め込むようにした。いわゆる選
択ＣＶＤ法が試みられている。

（発明が解決しようとする課題） しかしながら、前記した従来例方法によるコンタクトホ
ール部４内への選択ＣＶＤ法を用いた電極埋め込み層８
の埋め込み形成では、その埋め込みのための選択性が、
下地層を形成する材料の違いで生ずるガス吸着サイト数
の差からもたらされているために、この場合には、コン
タクトホール部４に露出されているシリコン基板１面と
スムースコート膜３面とで、その選択性が小さく、かつ
またその選択成長についても再現性に欠けると云う不利
があり、また一方で、この不安定さは、選択成長を生じ
させるコンタクトホール部４内でのシリコン基板１面の
汚染にも起因するが、この汚染を有効に洗浄除去する手
段がなくて、選択成長プロセスを量産性よ〈実施する上
での大きな障害になっている。

この発明は、従来のこのような問題点を解消するために
なされたものであって、その目的とするところは、コン
タクトホール部内への選択ＣＶＤ法を用いた電極埋め込
み層の選択的な堆積形成を再現性よ〈実施し得るように
にした。この種の半導体装置の製造方法を提供すること
である。

〔課題を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、シリコン基板の露出面を含むコンタクト
ホール部の内面に、高融点金属膜あるいは高融点金属シ
リサイド膜を形成させた上で、あらためて選択ＣＶＤ法
により、その内部に高融点金属あるいは高融点金属シリ
サイドによる電極埋め込み層を選択的に堆積させるよう
にしたものである。

すなわち、この発明は、シリコン基板上の絶縁膜に形成
された電極開口部内に、選択ＣＶＤ法により電極埋め込
み層を堆積させる方法であって。

まず、前記電極開口部内を含む絶縁膜の全面に、高融点
金属膜あるいは高融点金属シリサイド膜を形成させた後
、同電極開口部内以外の高融点金属膜あるいは高融点金
属シリサイド膜を除去し、ついで、選択ＣＶＤ法を用い
て、前記高融点金属膜あるいは高融点金属シリサイド膜
で被覆された電極間口部内に、高融点金属あるいは高融
点金属シリサイドによる電極埋め込み層を選択的に堆積
させることを特徴とする半導体装置の製造方法である。

〔作　　　用〕

従って、この発明方法においては、コンタクトホール部
内に高融点金属膜（あるいは高融点金属シリサイド膜）
を被覆させであるので、同コンタクトホール部内に対す
るところの９選択ＣＶＤ法を用いた高融点金属（あるい
は高融点金属シリサイド）の選択的な埋め込み成長を容
易に開始できて、埋め込み層を再現性よく堆積形成させ
得るのである。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｄ）を参照して詳細に説
明する。

第１図（ａ）ないしくｄ）はこの実施例方法を適用した
コンタクトホール部内への埋め込み層の選択的な堆積形
成手段の概要を工程順にそれぞれ模式的に示した断面構
成図であって、これらの第１図（ａ）なレル（ｄ）実施
例方法において、前記第２図従来例と同一符号は同一ま
たは相当部分を表わしている。

すなわち、第１図に示すこの実施例方法におし１ても、
所定の導電形にドーピングされているシリのシリコン基
板１の主面側に、反対の導電形にドーピングされた不純
物領域２が形成され、かつこの不純物領域２上にスムー
スコート膜３が形成されており、まず、このスムースコ
ート膜３に対して、通常の写真製版法およびエツチング
法で電極開口部、つまり、コンタクトホール部４を選択
的に開口させ、凹部４にシリコン基板ｌ上での電極配線
すべき不純物領域２面を露出させる（第１図（ａ））。

ついで、前記不純物領域２の電極配線面が露出されたコ
ンタクトホール部４内を含むスムースコート膜３の全面
に、スパッタリング法などによって、チタン、モリブデ
ン、タングステンなどの高融点金属膜５ａ（あるいはそ
れらの高融点金属シリサイド膜）を薄く形成させ（同図
（ｂ））た上で、写真製版法により、これらの上にレジ
スト（図示省略）を塗布し、コンタクトホール部４とし
ての凹部のレジストが厚くなることを利用して、エツチ
ング法により、レジストの薄い部分、つまり、コンタク
トホール部４内を含まないスムースコート膜３上での高
融点金属膜５ａの薄い平坦部分を、その部分でのレジス
トと一緒に選択的にエツチング除去して、コンタクトホ
ール部４内にのみ、高融点金属膜５（あるいは高融点金
属シリサイド膜）を残す（同図（Ｃ））。

次に、前記のようにしてコンタクトホール部４に残され
た高融点金属膜５（あるいは高融点金属シリサイド膜）
内に、選択ＣＶＤ法を用いて、同様な高融点金属（ある
いは高融点金属シリサイド）による電極埋め込み層６を
選択的に堆積形成させた上で、引き続き、この埋め込み
層６の表面部分を含むスムースコート膜３上の全面に、
スパッタリング法などにより、アルミニウムなどによる
電極金属を被覆させ、かつこれを通常の手段で所期通り
にパターニングして電極配線層７を形成させるのである
（同図（ｄ））。

従って、この実施例方法では、露出された不純物領域２
の電極配線面を含むコンタクトホール部４内を、予めチ
タン、モリブデン、タングステンなどの高融点金属膜５
（あるいはそれらの高融点金属シリサイド膜）によって
被覆させておき、この状態のまＮで、選択ＣＶＤ法によ
り、その内部に同高融点金属（あるいは高融点金属シリ
サイド）による電極埋め込み層６を選択的に堆積形成さ
せるようにしているから、この電極埋め込み層６を得る
ための選択成長を容易かつ再現性よく実行できるのであ
る。

〔発明の効果〕

以上詳述したようにこの発明によれば、シリコン基板上
の絶縁膜に形成された電極開口部内に、選択ＣＶＤ法に
より電極埋め込み層を堆積させる方法において、まず、
電極開口部内の全面を、チタン、モリブデン、タングス
テンなどの高融点金属膜あるいはそれらの高融点金属シ
リサイド膜により被覆させ、ついで、選択ＣＶＤ法を用
い、この高融点金属膜あるいは高融点金属シリサイド膜
で被覆された電極開口部内に対し、高融点金属あるいは
高融点金属シリサイドを選択的に堆積形成させて、所期
の電極埋め込み層を得るようにしているので、電極開口
部内への高融点金属あるいは高融点金属シリサイドによ
る堆積成長の選択性を良好かつ効果的に改善でき、これ
によって絶縁股上の電極開口部に対する電極埋め込み層
を再現性よく形成し得るのであり、しかも、製造工程的
には、従来例方法に比較するとき、選択ＣＶＤ法を用い
た高融点金属あるいは高融点金属シリサイドによる電極
埋め込み工程の前段にあって、電極開口部の全面に対し
、単に高融点金属膜あるいは高融点金属シリサイド膜を
被覆形成させる工程を付加するだけであるから、簡単か
つ容易に実施できるなどの優れた特長を有するものであ
る。

【図面の簡単な説明】

第１図（ａ）ないしくｄ）はこの発明方法の一実施例を
通用したコンタクトホール部内への電極埋め込み層の選
択形成手段の概要を工程順にそれぞれ模式的に示した断
面構成図であり、また、第２図は従来例方法によって電
極埋め込み層を選択形成したコンタクトホール部の概要
を模式的に示した断面構成図である。 １・・・・シリコン基板、２・・・・不純物領域、３・
・・・スムースコート膜（絶縁膜）、４・・・・電極開
口部（コンタクトホール部）、５ａ・・・・電極開口部
を含むスムースコート膜上の全面に形成された高融点金
属膜、５・・・・電極開口部内にのみ残された高融点金
属膜、６・・・・電極開口部内に堆積形成された高融点
金属の電極埋め込み層、７・・・・アルミニウム電極配
線層。 代理人　　大　　岩　　増　　雄 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 　シリコン基板上の絶縁膜に形成された電極開口部内に
   、選択ＣＶＤ法により電極埋め込み層を堆積させる方法
   であって、まず、前記電極開口部内を含む絶縁膜の全面
   に、高融点金属膜あるいは高融点金属シリサイド膜を形
   成させた後、同電極開口部内以外の高融点金属膜あるい
   は高融点金属シリサイド膜を除去し、ついで、前記選択
   ＣＶＤ法を用いて、前記高融点金属膜あるいは高融点金
   属シリサイド膜で被覆された電極開口部内に、高融点金
   属あるいは高融点金属シリサイドによる電極埋め込み層
   を選択的に堆積させることを特徴とする半導体装置の製
   造方法。