JPH01217910A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01217910A JPH01217910A JP4508988A JP4508988A JPH01217910A JP H01217910 A JPH01217910 A JP H01217910A JP 4508988 A JP4508988 A JP 4508988A JP 4508988 A JP4508988 A JP 4508988A JP H01217910 A JPH01217910 A JP H01217910A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- contact hole
- tungsten
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052721 tungsten Inorganic materials 0.000 abstract description 21
- 239000010937 tungsten Substances 0.000 abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract 6
- 239000011247 coating layer Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 238000006722 reduction reaction Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関し、特に微細なコ
ンタクト孔に金属膜を堆積させて配線層を形成する半導
体装置の電極形成方法に関するものである。
ンタクト孔に金属膜を堆積させて配線層を形成する半導
体装置の電極形成方法に関するものである。
［従来の技術］
半導体装置の製造方法において、たとえば１μ口
ｍ 以下の微細なコンタクト孔に電極配線材料を詰め込
む方法としてバイアススパッタ法を用いたものがある。
む方法としてバイアススパッタ法を用いたものがある。
第３図にはこの方法を用いて配線層が形成された半導体
装置の断面構造図を示している。本半導体装置は半導体
基板１上に絶縁膜２を堆積し、この絶縁膜２を選択的に
開孔し形成したコンタクト孔３および絶縁膜２上にアル
ミニウムまたはその合金膜４が形成されている。ところ
が、このバイアススパッタ法ではその成膜工程中に反応
容器中のガスや汚染物質などがアルミニウム膜４中に取
込まれ、このために形成されたアルミニウム膜４の膜質
が悪化し、電気的信頼性に欠けるという欠点があった。
装置の断面構造図を示している。本半導体装置は半導体
基板１上に絶縁膜２を堆積し、この絶縁膜２を選択的に
開孔し形成したコンタクト孔３および絶縁膜２上にアル
ミニウムまたはその合金膜４が形成されている。ところ
が、このバイアススパッタ法ではその成膜工程中に反応
容器中のガスや汚染物質などがアルミニウム膜４中に取
込まれ、このために形成されたアルミニウム膜４の膜質
が悪化し、電気的信頼性に欠けるという欠点があった。
そこで、さらに別の方法が考案された。この方法は、化
学気相成長（ＣＶＤ）法を用いて、選択的にコンタクト
孔の内部にのみ配線材料であるタングステン（Ｗ）ある
いはその合金を堆積させる方法である。この方法を第４
八図ないし第４Ｄ図を用いて説明する。本例は、ＭＯＳ
トランジスタ装置の配線層を形成する工程を例として使
用したものである。
学気相成長（ＣＶＤ）法を用いて、選択的にコンタクト
孔の内部にのみ配線材料であるタングステン（Ｗ）ある
いはその合金を堆積させる方法である。この方法を第４
八図ないし第４Ｄ図を用いて説明する。本例は、ＭＯＳ
トランジスタ装置の配線層を形成する工程を例として使
用したものである。
まず、第４Ａ図に示すように、ｐ型シリコン基板５の表
面を選択酸化法を用いて酸化し、素子間分離用の選択酸
化膜６を形成する。
面を選択酸化法を用いて酸化し、素子間分離用の選択酸
化膜６を形成する。
次に、第４Ｂ図に示すように、選択酸化膜６に囲まれた
素子形成領域の表面を酸化し、さらにその上に多結晶シ
リコン層を堆積し、この両者をメサ型にエツチング成形
しゲート酸化膜７およびゲート電極８を形成する。そし
て、このゲート電極８およびゲート酸化膜７をマスクと
してｐ型シリコン基板５の表面に不純物をイオン注入し
、ＭＯＳトランジスタのソースおよびドレイン領域９．
１０を形成する。
素子形成領域の表面を酸化し、さらにその上に多結晶シ
リコン層を堆積し、この両者をメサ型にエツチング成形
しゲート酸化膜７およびゲート電極８を形成する。そし
て、このゲート電極８およびゲート酸化膜７をマスクと
してｐ型シリコン基板５の表面に不純物をイオン注入し
、ＭＯＳトランジスタのソースおよびドレイン領域９．
１０を形成する。
さらに、第４Ｃ図に示すように、ｐ型シリコン基板５の
表面をスムースコート膜１１で被覆した後、ｐ型シリコ
ン基板５中のソース領域９およびドレイン領域１０との
配線用のコンタクト孔１２ａ、１２ｂを開孔する。
表面をスムースコート膜１１で被覆した後、ｐ型シリコ
ン基板５中のソース領域９およびドレイン領域１０との
配線用のコンタクト孔１２ａ、１２ｂを開孔する。
そして、第４Ｄ図に示すように、選択ＣＶＤ法を用いて
、ｐ型シリコン基板５のシリコン層表面が露出したコン
タクト孔１．２ａ、１２ｂの内部にのみ選択的にタング
ステン（Ｗ）を堆積させる。
、ｐ型シリコン基板５のシリコン層表面が露出したコン
タクト孔１．２ａ、１２ｂの内部にのみ選択的にタング
ステン（Ｗ）を堆積させる。
そして、このコンタクト孔の内部に堆積したタングステ
ン層１３の上部にアルミニウムなどの配線層１４を形成
してＭＯＳトランジスタ装置の配線層の形成を完了する
。このような工程によって形成される配線層１４は、ス
ムースコート膜１１に設けられたコンタクト孔１２ａ、
１２ｂがタングステン層１３によって埋込まれ平坦化さ
れた表面上に形成される配線層１４の形成が容易に行な
え、また配線層１４自身の平坦性も向上させることがで
きる。
ン層１３の上部にアルミニウムなどの配線層１４を形成
してＭＯＳトランジスタ装置の配線層の形成を完了する
。このような工程によって形成される配線層１４は、ス
ムースコート膜１１に設けられたコンタクト孔１２ａ、
１２ｂがタングステン層１３によって埋込まれ平坦化さ
れた表面上に形成される配線層１４の形成が容易に行な
え、また配線層１４自身の平坦性も向上させることがで
きる。
［発明が解決しようとする課題］
ところが、選択ＣＶＤ法を用いた上記の方法においても
以下のような問題があった。
以下のような問題があった。
すなわち、選択ＣＶＤ法を用いてコンタクト孔にタング
ステン層を堆積させる工程は、フッ化タングステン（Ｗ
Ｆｓ）と水素（Ｈ２）あるいはシラン（ＳｉＨ４）など
との還元反応によりタングステン（Ｗ）を形成するもの
で、さらにコンタクト孔１２ａ、１２ｂの内部に露出し
たｐ型シリコン基板５のシリコン層表面と、素子の表面
に堆積されたスムースコート膜１１の表面で生じる還元
反応の遅延時間を利用してコンタクト孔内部にのみタン
グステンを選択成長させている。そして、このタングス
テンの選択成長の原因は、シリコン基板の表面とスムー
スコート膜の表面との反応開始ガスの吸着サイト量の差
によってシリコン基板の表面上に早期にタングステンが
堆積されるものであると言われている。
ステン層を堆積させる工程は、フッ化タングステン（Ｗ
Ｆｓ）と水素（Ｈ２）あるいはシラン（ＳｉＨ４）など
との還元反応によりタングステン（Ｗ）を形成するもの
で、さらにコンタクト孔１２ａ、１２ｂの内部に露出し
たｐ型シリコン基板５のシリコン層表面と、素子の表面
に堆積されたスムースコート膜１１の表面で生じる還元
反応の遅延時間を利用してコンタクト孔内部にのみタン
グステンを選択成長させている。そして、このタングス
テンの選択成長の原因は、シリコン基板の表面とスムー
スコート膜の表面との反応開始ガスの吸着サイト量の差
によってシリコン基板の表面上に早期にタングステンが
堆積されるものであると言われている。
ところが、コンタクト孔が微小でありシリコン基板表面
の露出面積が微小な場合には、シリコン基板の表面上で
もタングステンの還元反応が不安定となり、コンタクト
孔内部での選択成長を生じさせるための反応開始の遅延
時間の再現性が乏しくなるという問題があった。このた
めに、ウェハ面上の複数の半導体素子におけるタングス
テン層の堆積状態にばらつきを生じ素子の歩留りが悪化
したり、コンタクト孔の設計上の多様性によって各種の
半導体素子パターンごとに製造上のばらつきを生じるな
どの問題が生じ、半導体装置の量産化を妨げていた。
の露出面積が微小な場合には、シリコン基板の表面上で
もタングステンの還元反応が不安定となり、コンタクト
孔内部での選択成長を生じさせるための反応開始の遅延
時間の再現性が乏しくなるという問題があった。このた
めに、ウェハ面上の複数の半導体素子におけるタングス
テン層の堆積状態にばらつきを生じ素子の歩留りが悪化
したり、コンタクト孔の設計上の多様性によって各種の
半導体素子パターンごとに製造上のばらつきを生じるな
どの問題が生じ、半導体装置の量産化を妨げていた。
したがって、本発明は上記のような問題点を解消するた
めになされたもので、選択ＣＶＤ法を用いて安定した化
学反応を生じさせ、コンタクト孔内部にタングステンな
どの配線層を堆積させることができる半導体装置の製造
方法を提供することを目的とする。
めになされたもので、選択ＣＶＤ法を用いて安定した化
学反応を生じさせ、コンタクト孔内部にタングステンな
どの配線層を堆積させることができる半導体装置の製造
方法を提供することを目的とする。
［課題を解決するための手段］
本発明は、シリコンウェハ面上の半導体素子の表面上に
形成された絶縁膜を開孔してコンタクト孔を形成し、選
択的化学気相成長（選択ＣＶＤ）法により前記コンタク
ト孔に金属膜を堆積する工程を備えた半導体装置の製造
方法であり、前記シリコンウェハ面上に位置し、前記コ
ンタクト孔の開孔面積より大きな面積を占めるシリコン
層露出領域を用意し、前記コンタクト孔の開孔部と前記
露出領域とに、同時に前記金属膜を堆積することを特徴
とする。
形成された絶縁膜を開孔してコンタクト孔を形成し、選
択的化学気相成長（選択ＣＶＤ）法により前記コンタク
ト孔に金属膜を堆積する工程を備えた半導体装置の製造
方法であり、前記シリコンウェハ面上に位置し、前記コ
ンタクト孔の開孔面積より大きな面積を占めるシリコン
層露出領域を用意し、前記コンタクト孔の開孔部と前記
露出領域とに、同時に前記金属膜を堆積することを特徴
とする。
［作用］
本発明においては、シリコンウェハ面上の素子領域上の
コンタクト孔とは別の領域にシリコン層表面を露出させ
たダミー領域（シリコン層露出領域）を形成している。
コンタクト孔とは別の領域にシリコン層表面を露出させ
たダミー領域（シリコン層露出領域）を形成している。
このダミー領域の面積はシリコンウェハ面上のチップ上
に形成される全コンタクト孔の開孔面積より大きくして
いる。そして、選択ＣＶＤ法を用いて還元反応を生じさ
せ金属膜を堆積させる際、このダミー領域上にも金属膜
を堆積させるようにしている。このダミー領域はコンタ
クト孔部分に比べて還元反応の反応面積が大きいため、
反応温度や表面状態などの条件が安定し、連続して金属
膜の選択成長を行なうことができる。また、このダミー
領域の安定した選択成長によってシリコンウェハ全体が
安定した還元反応雰囲気に設定され、コンタクト孔の微
小な領域内部にも安定し金属膜を連続成長させることが
できる。また、このようにシリコンウェハ面上の還元反
応の条件がダミー領域での還元反応によって支配される
ため、種々のコンタクト配線パターンを有する個々のシ
リコンウェハに対してもコンタクト孔の配線パターンに
依存することなく安定した金属膜の選択成長を行なうこ
とができる。
に形成される全コンタクト孔の開孔面積より大きくして
いる。そして、選択ＣＶＤ法を用いて還元反応を生じさ
せ金属膜を堆積させる際、このダミー領域上にも金属膜
を堆積させるようにしている。このダミー領域はコンタ
クト孔部分に比べて還元反応の反応面積が大きいため、
反応温度や表面状態などの条件が安定し、連続して金属
膜の選択成長を行なうことができる。また、このダミー
領域の安定した選択成長によってシリコンウェハ全体が
安定した還元反応雰囲気に設定され、コンタクト孔の微
小な領域内部にも安定し金属膜を連続成長させることが
できる。また、このようにシリコンウェハ面上の還元反
応の条件がダミー領域での還元反応によって支配される
ため、種々のコンタクト配線パターンを有する個々のシ
リコンウェハに対してもコンタクト孔の配線パターンに
依存することなく安定した金属膜の選択成長を行なうこ
とができる。
［実施例］
以下、本発明の一実施例を図を用いて説明する。
第１Ａ図ないし第１Ｄ図は、本発明の一実施例を示す半
導体装置の製造方法をその製造工程に従って示した断面
図であり、ＭＯＳ）ランジスタ装置に配線層を形成する
工程を例に示している。なお、第１Ａ図および第１Ｂ図
に示したＭＯＳトランジスタのゲートおよびソースドレ
イン領域を形成する工程は、［従来の技術］の章で示し
た従来のＭＯＳ）ランジスタの製造工程と同じであるの
でここでは説明を省略する。
導体装置の製造方法をその製造工程に従って示した断面
図であり、ＭＯＳ）ランジスタ装置に配線層を形成する
工程を例に示している。なお、第１Ａ図および第１Ｂ図
に示したＭＯＳトランジスタのゲートおよびソースドレ
イン領域を形成する工程は、［従来の技術］の章で示し
た従来のＭＯＳ）ランジスタの製造工程と同じであるの
でここでは説明を省略する。
次に、第１Ｃ図に示すように、ＭＯＳ）ランジスタのゲ
ートが形成された表面上にスムースコート膜１１を全面
に被覆した後、ドライエツチング法を用いてＭＯＳトラ
ンジスタのソース領域９およびドレイン領域１０に達す
るコンタクト孔１２８％ １２ｂを開孔する。このとき
同時に、シリコンウェハのダイシングライン１６上の酸
化膜６もエツチング除去し、シリコン層表面が露出した
ダミー領域を形成する。このダイシングライン１６の形
状を第２図に示したシリコンウェハ１５の平面図中に示
している。ダイシングライン１６はシリコンウェハ面上
に基盤状に縦横に形成されており、その総表面積はチッ
プ上に形成されたコンタクト孔の総表面積に比べてはる
かに大きい。 さらに、第１Ｄ図に示すように、選択Ｃ
ＶＤ法を用いてコンタクト孔１２ａ、１２ｂおよびダイ
シングライン１６上にタングステン層１３を選択的に成
長させる。この選択成長工程においては、［作用］の章
で説明したように、ダイシングライン１６上で生じるタ
ングステンの安定した還元反応の効果によって微小なコ
ンタクト孔１２ａ、１２ｂの内部にもタングステン層が
連続的に安定して堆積される。そして、コンタクト孔１
２ａ、１２ｂの内部にタングステン層１３が堆積され平
坦化された面上にアルミニウムなどの配線層１４を形成
してＭＯＳトランジスタ装置の配線層の形成工程を終了
する。
ートが形成された表面上にスムースコート膜１１を全面
に被覆した後、ドライエツチング法を用いてＭＯＳトラ
ンジスタのソース領域９およびドレイン領域１０に達す
るコンタクト孔１２８％ １２ｂを開孔する。このとき
同時に、シリコンウェハのダイシングライン１６上の酸
化膜６もエツチング除去し、シリコン層表面が露出した
ダミー領域を形成する。このダイシングライン１６の形
状を第２図に示したシリコンウェハ１５の平面図中に示
している。ダイシングライン１６はシリコンウェハ面上
に基盤状に縦横に形成されており、その総表面積はチッ
プ上に形成されたコンタクト孔の総表面積に比べてはる
かに大きい。 さらに、第１Ｄ図に示すように、選択Ｃ
ＶＤ法を用いてコンタクト孔１２ａ、１２ｂおよびダイ
シングライン１６上にタングステン層１３を選択的に成
長させる。この選択成長工程においては、［作用］の章
で説明したように、ダイシングライン１６上で生じるタ
ングステンの安定した還元反応の効果によって微小なコ
ンタクト孔１２ａ、１２ｂの内部にもタングステン層が
連続的に安定して堆積される。そして、コンタクト孔１
２ａ、１２ｂの内部にタングステン層１３が堆積され平
坦化された面上にアルミニウムなどの配線層１４を形成
してＭＯＳトランジスタ装置の配線層の形成工程を終了
する。
なお、上記実施例では、微小なコンタクト孔に堆積させ
る金属膜としてタングステンを用いた場合について説明
したが、金属膜はこれに限定されることなくたとえばタ
ングステンの合金やあるいはシリサイドなどを用いても
構わない。
る金属膜としてタングステンを用いた場合について説明
したが、金属膜はこれに限定されることなくたとえばタ
ングステンの合金やあるいはシリサイドなどを用いても
構わない。
さらに、上記実施例では、安定した選択ＣＶＤ法による
選択成長を行なわせるためのダミー領域としてダイシン
グライン部を用いた場合について説明したが、これに限
定されることなく、たとえばシリコンウェハのエツジ領
域であってもよいし、また素子領域の一部に設けてもよ
い。
選択成長を行なわせるためのダミー領域としてダイシン
グライン部を用いた場合について説明したが、これに限
定されることなく、たとえばシリコンウェハのエツジ領
域であってもよいし、また素子領域の一部に設けてもよ
い。
［発明の効果］
以上のように、本発明によればシリコンウェハの面上の
ダミー領域にシリコン層の露出領域を形成し、この領域
とコンタクト孔内部とに同時に選択ＣＶＤ法を用いて金
属膜を堆積させるように構成したので、ダミー領域での
安定した金属膜の選択成長の影響により微細なコンタク
ト孔の内部にも金属膜を安定的に堆積させることができ
、これによって半導体素子の製造上の歩留りが向上し、
量産化を行なうことが可能となった。
ダミー領域にシリコン層の露出領域を形成し、この領域
とコンタクト孔内部とに同時に選択ＣＶＤ法を用いて金
属膜を堆積させるように構成したので、ダミー領域での
安定した金属膜の選択成長の影響により微細なコンタク
ト孔の内部にも金属膜を安定的に堆積させることができ
、これによって半導体素子の製造上の歩留りが向上し、
量産化を行なうことが可能となった。
第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は、本発
明の一実施例である半導体装置の製造方法をその製造工
程に従って示した断面図であり、第２図は、本半導体装
置が形成されたシリコンウェハの平面図である。 第３図は、バイアススパッタ法を用いて形成された従来
の半導体装置の配線層を示した半導体装置の断面構造図
である。また、第４Ａ図、第４Ｂ図、第４Ｃ図および第
４Ｄ図は、従来の半導体装置の製造方法を、その製造工
程に従って示した断面図である。 図において、５はｐ型シリコン基板、１１はスムースコ
ート膜、１２ａ、１２ｂはコンタクト孔、１３はタング
ステン層、１５はシリコンウェハ、１６はシリコンウェ
ハのダイシングラインを示している。 なお、図中同一符号は同一または相当部分を示す。
明の一実施例である半導体装置の製造方法をその製造工
程に従って示した断面図であり、第２図は、本半導体装
置が形成されたシリコンウェハの平面図である。 第３図は、バイアススパッタ法を用いて形成された従来
の半導体装置の配線層を示した半導体装置の断面構造図
である。また、第４Ａ図、第４Ｂ図、第４Ｃ図および第
４Ｄ図は、従来の半導体装置の製造方法を、その製造工
程に従って示した断面図である。 図において、５はｐ型シリコン基板、１１はスムースコ
ート膜、１２ａ、１２ｂはコンタクト孔、１３はタング
ステン層、１５はシリコンウェハ、１６はシリコンウェ
ハのダイシングラインを示している。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 シリコンウェハ面上の半導体素子の表面上に形成され
た絶縁膜を開孔してコンタクト孔を形成し、選択的化学
気相成長法により前記コンタクト孔に金属膜を堆積する
工程を備えた半導体装置の製造方法において、 前記シリコンウェハ面上に位置し、前記コンタクト孔の
開孔面積より大きな面積を占めるシリコン層露出領域を
用意し、前記コンタクト孔の開孔部と前記シリコン層露
出領域とに、同時に前記金属膜を堆積することを特徴と
する、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4508988A JPH01217910A (ja) | 1988-02-25 | 1988-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4508988A JPH01217910A (ja) | 1988-02-25 | 1988-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01217910A true JPH01217910A (ja) | 1989-08-31 |
Family
ID=12709591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4508988A Pending JPH01217910A (ja) | 1988-02-25 | 1988-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01217910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424241A (en) * | 1992-08-21 | 1995-06-13 | Smiths Industries Aerospace & Defense Systems, Inc. | Method of making a force detecting sensor |
| CN108807210A (zh) * | 2018-06-14 | 2018-11-13 | 上海华力集成电路制造有限公司 | 检测锗化硅生长均匀度的方法 |
-
1988
- 1988-02-25 JP JP4508988A patent/JPH01217910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424241A (en) * | 1992-08-21 | 1995-06-13 | Smiths Industries Aerospace & Defense Systems, Inc. | Method of making a force detecting sensor |
| CN108807210A (zh) * | 2018-06-14 | 2018-11-13 | 上海华力集成电路制造有限公司 | 检测锗化硅生长均匀度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01217910A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2617090B2 (ja) | 半導体装置のコンタクト製造方法 | |
| JPH01173714A (ja) | ブリツジ接点の形成方法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH0364948A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS62179745A (ja) | 半導体装置の製造方法 | |
| JPH02303122A (ja) | 半導体装置の製造方法 | |
| JPH03256330A (ja) | 半導体装置の製造方法 | |
| JPH04315425A (ja) | 半導体装置の製造方法 | |
| JPH05343352A (ja) | シリサイドの成膜方法 | |
| JPH05326444A (ja) | 半導体装置の製造方法 | |
| JPH04180647A (ja) | 半導体集積回路の製造方法 | |
| JPH03133133A (ja) | 半導体装置の製造方法 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPS63177445A (ja) | 半導体装置の製造方法 |