JPH0364948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0364948A JPH0364948A JP20167489A JP20167489A JPH0364948A JP H0364948 A JPH0364948 A JP H0364948A JP 20167489 A JP20167489 A JP 20167489A JP 20167489 A JP20167489 A JP 20167489A JP H0364948 A JPH0364948 A JP H0364948A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- layer
- wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010937 tungsten Substances 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多結晶シリ
コン層あるいは高融点金属硅化物層を配線として用いた
場合のＡｆｆ配線との接続を行なうコンタクト孔の形成
方法に関する。
コン層あるいは高融点金属硅化物層を配線として用いた
場合のＡｆｆ配線との接続を行なうコンタクト孔の形成
方法に関する。
従来、この種の形成方法は、第３図の断面図に示すよう
に多結晶シリコンの第１及び第２の配線層３．６上とＮ
＋拡散層４上とを同時に同一マスクを用いてエツチング
し、コンタクト孔を形成していた。
に多結晶シリコンの第１及び第２の配線層３．６上とＮ
＋拡散層４上とを同時に同一マスクを用いてエツチング
し、コンタクト孔を形成していた。
上述した従来の形成方法では、Ｎ＋拡散層４上にはＰＳ
Ｇ等の第１と第２の層間膜５，７がある０通常、これら
の層間膜はそれぞれ５０００人程度堆積るから、合せて
１００００人の層間膜厚となる。これに対し多結晶シリ
コンの第２配線層６上には、第２の層間膜７が形成され
ているのみであるから、層間膜厚は５０００人となる。
Ｇ等の第１と第２の層間膜５，７がある０通常、これら
の層間膜はそれぞれ５０００人程度堆積るから、合せて
１００００人の層間膜厚となる。これに対し多結晶シリ
コンの第２配線層６上には、第２の層間膜７が形成され
ているのみであるから、層間膜厚は５０００人となる。
したがって同時にコンタクト孔をドライエツチングによ
って開孔する時、第２配線層の多結晶シリコン表面はエ
ツチング雰囲気にさらされている時間が長くなる。これ
によって第３図に示すように、第２配線層６の多結晶シ
リコンがエツチングされる。この際、エツチング条件の
ばらつき等によりコンタクト部の多結晶シリコンが完全
にエツチング除去されてしまうことがある。その結果、
コンタクト孔に形成するＡｅ配線と多結晶シリコンとの
コンタクト抵抗増大あるいはオープン不良を生ずるとい
う欠点がある。
って開孔する時、第２配線層の多結晶シリコン表面はエ
ツチング雰囲気にさらされている時間が長くなる。これ
によって第３図に示すように、第２配線層６の多結晶シ
リコンがエツチングされる。この際、エツチング条件の
ばらつき等によりコンタクト部の多結晶シリコンが完全
にエツチング除去されてしまうことがある。その結果、
コンタクト孔に形成するＡｅ配線と多結晶シリコンとの
コンタクト抵抗増大あるいはオープン不良を生ずるとい
う欠点がある。
上述した従来の方法に対し、本発明は多結晶シリコンあ
るいは高融点金属硅化物を第２の配線層として用いた場
合、層間膜を介してアルミニウム配線との接続を行なう
コンタクト孔を形成する時、第２の配線層までコンタク
ト孔のエツチングを行なった後、ＣＶＤ法でタングステ
ンを選択的に第２の配線層上のコンタクト孔に成長させ
、その後下層の拡散層領域上までコンタクト孔のエツチ
ングを行なうようにした製造方法である。
るいは高融点金属硅化物を第２の配線層として用いた場
合、層間膜を介してアルミニウム配線との接続を行なう
コンタクト孔を形成する時、第２の配線層までコンタク
ト孔のエツチングを行なった後、ＣＶＤ法でタングステ
ンを選択的に第２の配線層上のコンタクト孔に成長させ
、その後下層の拡散層領域上までコンタクト孔のエツチ
ングを行なうようにした製造方法である。
本発明は、シリコン基板上に拡散層領域及び第１の配線
層を形成し、次いで第１の層間膜を介して第２の配線層
及び第２の層間膜を形成し、前記拡散層領域上と第２の
配線層上にそれぞれ第２の層間膜を介してコンタクト孔
を開孔し、この開孔にアルミニウム配線を形成する半導
体装置の製造方法において、前記両コンタクト孔開孔時
に一方が第２の配線層上に達するまでエツチングを行な
う工程と、開孔された第２の配線層上にＣＶＤ法でタン
グステン膜を選択的に成長する工程と、その後他方の開
孔を前記拡散層領域上までエツチングする工程とを少な
くとも含む半導体装置の製造方法である。
層を形成し、次いで第１の層間膜を介して第２の配線層
及び第２の層間膜を形成し、前記拡散層領域上と第２の
配線層上にそれぞれ第２の層間膜を介してコンタクト孔
を開孔し、この開孔にアルミニウム配線を形成する半導
体装置の製造方法において、前記両コンタクト孔開孔時
に一方が第２の配線層上に達するまでエツチングを行な
う工程と、開孔された第２の配線層上にＣＶＤ法でタン
グステン膜を選択的に成長する工程と、その後他方の開
孔を前記拡散層領域上までエツチングする工程とを少な
くとも含む半導体装置の製造方法である。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ＞、（ｃ）は本発明の第１の実施例
の工程断面図である。Ｐ型シリコン基板１上に通常の方
法でフィールドＳ ｉ０２膜２を形成し、ゲート酸化お
よびゲート電極の多結晶シリコンの第１配線層３を形成
し、Ｎ＋拡散層４を形成する。第１層間膜５としてＰＳ
Ｇを５０００五〇ＶＤ成長し、第２配線層６としてリン
をドープした多結晶シリコンを３０００人形成する０次
に第２層間膜７のＰＳＧを５０００人成長した後、ホト
レジスト８を用いコンタクト部を形成する。
の工程断面図である。Ｐ型シリコン基板１上に通常の方
法でフィールドＳ ｉ０２膜２を形成し、ゲート酸化お
よびゲート電極の多結晶シリコンの第１配線層３を形成
し、Ｎ＋拡散層４を形成する。第１層間膜５としてＰＳ
Ｇを５０００五〇ＶＤ成長し、第２配線層６としてリン
をドープした多結晶シリコンを３０００人形成する０次
に第２層間膜７のＰＳＧを５０００人成長した後、ホト
レジスト８を用いコンタクト部を形成する。
この形成はＣＦ４系のガスを用いたドライエ・ｙチング
により第２配線層６に達するまで第２層間膜７のエツチ
ングを行なう（第１図（ａ））、この時、第２配線層６
の多結晶シリコン表面は露出している。
により第２配線層６に達するまで第２層間膜７のエツチ
ングを行なう（第１図（ａ））、この時、第２配線層６
の多結晶シリコン表面は露出している。
次にＷＦ６とＨ２のガスを用い、ＣＶＤ法でＷ（タング
ステン〉９を第２配線層６の表面に選択的に３０００人
程度成長させる。この時、成長温度は１５０℃で行なう
（第１図（ｂ））、次に、同じくＣＦ４系のガスを用い
て第１層間膜５のエツチングを行ない、Ｎ＋拡散層４及
び第１の配線層３の表面を露出させる。この時、Ｗ９は
ＣＦａ系のガスでエツチング除去される（第１図（ｃ）
）、Ｌかし、第２の配線層６の表面までは侵されない。
ステン〉９を第２配線層６の表面に選択的に３０００人
程度成長させる。この時、成長温度は１５０℃で行なう
（第１図（ｂ））、次に、同じくＣＦ４系のガスを用い
て第１層間膜５のエツチングを行ない、Ｎ＋拡散層４及
び第１の配線層３の表面を露出させる。この時、Ｗ９は
ＣＦａ系のガスでエツチング除去される（第１図（ｃ）
）、Ｌかし、第２の配線層６の表面までは侵されない。
第２図（ａ）、（ｂ）、（ｃ）は本発明の第２の実施例
の工程断面図である。
の工程断面図である。
第１の実施例と同様に、Ｐ型シリコン基板１上にフィー
ルド５ｉ０２膜２、Ｎ＋拡散層４を形成後、第１層間膜
５としてＰＳＧを５００人成長させ、その上に高融点の
タングステンシリサイド（ＷＳｉｘ）配線１０を形成し
、さらにその上に第２層間膜７としてＰＳＧを５００人
成長させ、ホトレジスト８を用いコンタクト部を設定す
る。第２層間膜７のＰＳＧを５０００人ドライエツチン
グで除去し、タングステンシリサイド配線１０の表面を
露出させる。次に同じ＜ ＷＦ６とＨ２のガスを用い、
ＣＶＤ法で選択的Ｗ９をタングステンシリサイド配線１
０上に成長させる（第２図（ａ））、次にＣＦ４系のガ
スを用いて第１層間膜５をエツチングし、Ｎ＋拡散層４
の表面を露出させる（第２図（ｂ））、次にＨ２Ｏ２＋
ＮＨ４０１１を用いる事によりＷ９は容易に除去される
為、タングステンシリサイド配線１０上のＷ９をエツチ
ングし、Ａ４７配線１１を形成する（第２図（Ｃ））。
ルド５ｉ０２膜２、Ｎ＋拡散層４を形成後、第１層間膜
５としてＰＳＧを５００人成長させ、その上に高融点の
タングステンシリサイド（ＷＳｉｘ）配線１０を形成し
、さらにその上に第２層間膜７としてＰＳＧを５００人
成長させ、ホトレジスト８を用いコンタクト部を設定す
る。第２層間膜７のＰＳＧを５０００人ドライエツチン
グで除去し、タングステンシリサイド配線１０の表面を
露出させる。次に同じ＜ ＷＦ６とＨ２のガスを用い、
ＣＶＤ法で選択的Ｗ９をタングステンシリサイド配線１
０上に成長させる（第２図（ａ））、次にＣＦ４系のガ
スを用いて第１層間膜５をエツチングし、Ｎ＋拡散層４
の表面を露出させる（第２図（ｂ））、次にＨ２Ｏ２＋
ＮＨ４０１１を用いる事によりＷ９は容易に除去される
為、タングステンシリサイド配線１０上のＷ９をエツチ
ングし、Ａ４７配線１１を形成する（第２図（Ｃ））。
以上説明したように本発明は、Ａｅ配線との接続をとる
ためのコンタクトエツチングを第２の配線層上までエツ
チングし、露出した第２の配線層表面にのみ選択的にＷ
を成長し、その後下層の拡散層領域あるいは第１の配線
層上までエツチングを行なうことにより、コンタクトエ
ツチングの時第２配線層が侵されることが無い、これに
よってＡＩ！配線との接続が良好となり、がっオープン
不良等の問題を解決できる効果がある。
ためのコンタクトエツチングを第２の配線層上までエツ
チングし、露出した第２の配線層表面にのみ選択的にＷ
を成長し、その後下層の拡散層領域あるいは第１の配線
層上までエツチングを行なうことにより、コンタクトエ
ツチングの時第２配線層が侵されることが無い、これに
よってＡＩ！配線との接続が良好となり、がっオープン
不良等の問題を解決できる効果がある。
タングステンシリサイ
ド配線、
Claims (1)
- シリコン基板上に拡散層領域及び第１の配線層を形成し
、次いで第１の層間膜を介して第２の配線層及び第２の
層間膜を形成し、前記拡散層領域上と第２の配線層上に
それぞれ第２の層間膜を介してコンタクト孔を開孔し、
この開孔にアルミニウム配線を形成する半導体装置の製
造方法において、前記両コンタクト孔開孔時に一方が第
２の配線層上に達するまでエッチングを行なう工程と、
開孔された第２の配線層上にＣＶＤ法でタングステン膜
を選択的に成長する工程と、その後他方の開孔を前記拡
散層領域上までエッチングする工程とを少なくとも含む
事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167489A JPH0364948A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167489A JPH0364948A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364948A true JPH0364948A (ja) | 1991-03-20 |
Family
ID=16445020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20167489A Pending JPH0364948A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364948A (ja) |
-
1989
- 1989-08-02 JP JP20167489A patent/JPH0364948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US6124202A (en) | Methods of fabricating silicide layers and silicide contact structures in microelectronic devices | |
| JPH0364948A (ja) | 半導体装置の製造方法 | |
| JPH02260639A (ja) | 半導体装置の製造方法 | |
| JPH01300543A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| JPH01217910A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS59121834A (ja) | 電極配線の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPS6377116A (ja) | 金属の選択堆積法 | |
| JPH01274452A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH04316324A (ja) | 半導体装置における埋め込み配線接続構造の形成方法 | |
| JPH0964184A (ja) | 半導体装置のコンタクトホールへの配線形成方法 | |
| JPH04315425A (ja) | 半導体装置の製造方法 | |
| JPH03145731A (ja) | 半導体集積回路の製造方法 |