JPH05326444A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05326444A JPH05326444A JP12693092A JP12693092A JPH05326444A JP H05326444 A JPH05326444 A JP H05326444A JP 12693092 A JP12693092 A JP 12693092A JP 12693092 A JP12693092 A JP 12693092A JP H05326444 A JPH05326444 A JP H05326444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- reaction
- tungsten
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールの底面に露出するシリコン
単結晶あるいはポリシリコン層の上にタングステンを選
択的ＣＶＤによって埋め込む工程に特徴を有する半導体
装置の製造方法に関し、低抵抗で安定なｐ型シリコン層
へのコンタクトを実現する。 【構成】 コンタクトホール３の底面に露出するｐ型シ
リコン単結晶あるいはポリシリコン層１の上にタングス
テンを選択ＣＶＤによって埋め込む際に、ＷＦ6と下地
のシリコン層との反応によって第１のタングステン層４
を形成し、その上にＷＦ6 とＳｉＨ4 との反応によって
第２のタングステン層を形成する。なお、第１のタング
ステン層を２７０℃以上で形成し、その厚さを２００Å
以上にし、第２のタングステン層を２５０℃以下で形成
し、また、第１のタングステン層と第２のタングステン
層を別々のチャンバーによって形成することができる。
単結晶あるいはポリシリコン層の上にタングステンを選
択的ＣＶＤによって埋め込む工程に特徴を有する半導体
装置の製造方法に関し、低抵抗で安定なｐ型シリコン層
へのコンタクトを実現する。 【構成】 コンタクトホール３の底面に露出するｐ型シ
リコン単結晶あるいはポリシリコン層１の上にタングス
テンを選択ＣＶＤによって埋め込む際に、ＷＦ6と下地
のシリコン層との反応によって第１のタングステン層４
を形成し、その上にＷＦ6 とＳｉＨ4 との反応によって
第２のタングステン層を形成する。なお、第１のタング
ステン層を２７０℃以上で形成し、その厚さを２００Å
以上にし、第２のタングステン層を２５０℃以下で形成
し、また、第１のタングステン層と第２のタングステン
層を別々のチャンバーによって形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールの底
面に露出するシリコン単結晶層あるいはポリシリコン層
の上にタングステンを選択ＣＶＤによって埋め込む工程
に特徴を有する半導体装置の製造方法に関する。
面に露出するシリコン単結晶層あるいはポリシリコン層
の上にタングステンを選択ＣＶＤによって埋め込む工程
に特徴を有する半導体装置の製造方法に関する。
【０００２】近年、半導体装置において、高集積化と微
細化が要求され、微細でアスペクト比が大きいコンタク
トホールに低抵抗で、かつ安定したコンタクトを形成す
ることが要求されている。
細化が要求され、微細でアスペクト比が大きいコンタク
トホールに低抵抗で、かつ安定したコンタクトを形成す
ることが要求されている。
【０００３】
【従来の技術】従来の半導体装置の製造方法において
は、配線のために形成されるコンタクトホールに金属を
埋め込む方法として、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａ
ｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）によってタングステン
（Ｗ）、チタン（Ｔｉ）等を埋め込む方法、あるいは、
ＷＦ6 とＳｉＨ4 の反応による選択ＣＶＤによってＷを
埋め込む方法が用いられていた。
は、配線のために形成されるコンタクトホールに金属を
埋め込む方法として、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａ
ｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）によってタングステン
（Ｗ）、チタン（Ｔｉ）等を埋め込む方法、あるいは、
ＷＦ6 とＳｉＨ4 の反応による選択ＣＶＤによってＷを
埋め込む方法が用いられていた。
【０００４】
【発明が解決しようとする課題】図４（Ａ），（Ｂ）
は、従来のコンタクト部分を有する半導体装置の製造工
程説明図である。この図において、２１はシリコン基
板、２２はｐ型シリコン層、２３はＳｉＯ 2 膜、２４は
ＢＰＳＧ膜、２５はコンタクトホール、２６はＡｌ配線
層、２７はＷ層である。
は、従来のコンタクト部分を有する半導体装置の製造工
程説明図である。この図において、２１はシリコン基
板、２２はｐ型シリコン層、２３はＳｉＯ 2 膜、２４は
ＢＰＳＧ膜、２５はコンタクトホール、２６はＡｌ配線
層、２７はＷ層である。
【０００５】図４（Ａ）に示された半導体装置を製造す
る場合は、シリコン基板２１の上に、ＳｉＯ2 膜２３と
ＢＰＳＧ膜２４を積層し、この積層体のコンタクトを形
成すべき部分にコンタクトホール２５を設け、このコン
タクトホール２５の内部を含むＢＰＳＧ膜２４の上面に
Ｓｉを含んだＡｌ配線層２６をＰＶＤによって形成して
いた。
る場合は、シリコン基板２１の上に、ＳｉＯ2 膜２３と
ＢＰＳＧ膜２４を積層し、この積層体のコンタクトを形
成すべき部分にコンタクトホール２５を設け、このコン
タクトホール２５の内部を含むＢＰＳＧ膜２４の上面に
Ｓｉを含んだＡｌ配線層２６をＰＶＤによって形成して
いた。
【０００６】このように、ＳｉＯ2 膜２３とＢＰＳＧ膜
２４の積層体のコンタクトホール２５内に、ＰＶＤによ
ってシリコン（Ｓｉ）を含むＡｌ配線層２６を埋め込む
場合は、コンタクトホール２５が微細化されているた
め、シャドウ効果によりコンタクトホール２５の底面上
には成膜されず、低抵抗の引き出し電極を形成すること
が不可能であった。
２４の積層体のコンタクトホール２５内に、ＰＶＤによ
ってシリコン（Ｓｉ）を含むＡｌ配線層２６を埋め込む
場合は、コンタクトホール２５が微細化されているた
め、シャドウ効果によりコンタクトホール２５の底面上
には成膜されず、低抵抗の引き出し電極を形成すること
が不可能であった。
【０００７】図４（Ｂ）に示された半導体装置を製造す
る場合は、シリコン基板２１の上に、ＳｉＯ2 膜２３と
ＢＰＳＧ膜２４を積層し、この積層体のコンタクトを形
成すべき部分にコンタクトホール２５を設け、このコン
タクトホール２５の内部に、ＷＦ6 とＳｉＨ4 の反応に
よる選択ＣＶＤによってＷ層２７が埋め込まれ、その上
にＡｌ配線層２６をＰＶＤによって形成していた。
る場合は、シリコン基板２１の上に、ＳｉＯ2 膜２３と
ＢＰＳＧ膜２４を積層し、この積層体のコンタクトを形
成すべき部分にコンタクトホール２５を設け、このコン
タクトホール２５の内部に、ＷＦ6 とＳｉＨ4 の反応に
よる選択ＣＶＤによってＷ層２７が埋め込まれ、その上
にＡｌ配線層２６をＰＶＤによって形成していた。
【０００８】このように、ＷＦ6 とＳｉＨ4 の反応によ
ってコンタクトホールの底面にＷ層２７を埋め込む場合
は、その原因は明らかでないが、ｐ型シリコン層に対す
るコンタクト抵抗が安定せず、信頼性の高い引き出し電
極が形成されなかった。
ってコンタクトホールの底面にＷ層２７を埋め込む場合
は、その原因は明らかでないが、ｐ型シリコン層に対す
るコンタクト抵抗が安定せず、信頼性の高い引き出し電
極が形成されなかった。
【０００９】本発明は、低抵抗でかつ安定なｐ型シリコ
ン層へのコンタクトを有する半導体装置を提供すること
を目的とする。
ン層へのコンタクトを有する半導体装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、上記の問題を解決するため
に、コンタクトホールの底面に露出するシリコン単結晶
層あるいはポリシリコン層の上にタングステンを選択Ｃ
ＶＤによって埋め込む際に、ＷＦ6 と下地シリコンとの
反応によって第１のタングステン層を形成する工程と、
その上にＷＦ6 とＳｉＨ4 との反応によって第２のタン
グステン層を形成する工程を採用した。
置の製造方法においては、上記の問題を解決するため
に、コンタクトホールの底面に露出するシリコン単結晶
層あるいはポリシリコン層の上にタングステンを選択Ｃ
ＶＤによって埋め込む際に、ＷＦ6 と下地シリコンとの
反応によって第１のタングステン層を形成する工程と、
その上にＷＦ6 とＳｉＨ4 との反応によって第２のタン
グステン層を形成する工程を採用した。
【００１１】この場合、ＷＦ6 と下地シリコンとの還元
法によって第１のタングステン層を形成する工程を２７
０℃以上で行い、さらに、ＷＦ6 と下地Ｓｉとの還元法
によって形成する第１のタングステン層を２００Å以上
にし、その上にＷＦ6 とＳｉＨ4 との還元法によって第
２のタングステン層を形成する工程を別々のチャンバー
によって行い、あるいは、ＷＦ6 とＳｉＨ4 との還元法
によって第２のタングステン層を形成する工程を２５０
℃以下で行うことができる。
法によって第１のタングステン層を形成する工程を２７
０℃以上で行い、さらに、ＷＦ6 と下地Ｓｉとの還元法
によって形成する第１のタングステン層を２００Å以上
にし、その上にＷＦ6 とＳｉＨ4 との還元法によって第
２のタングステン層を形成する工程を別々のチャンバー
によって行い、あるいは、ＷＦ6 とＳｉＨ4 との還元法
によって第２のタングステン層を形成する工程を２５０
℃以下で行うことができる。
【００１２】
【作用】図１（Ａ），（Ｂ）は、本発明の半導体装置の
製造方法の原理説明図である。この図において、１はｐ
型シリコン基板、２はＳｉＯ2 層、３はコンタクトホー
ル、４はＷ層である。この原理説明図によって本発明の
半導体装置の製造方法を説明する。
製造方法の原理説明図である。この図において、１はｐ
型シリコン基板、２はＳｉＯ2 層、３はコンタクトホー
ル、４はＷ層である。この原理説明図によって本発明の
半導体装置の製造方法を説明する。
【００１３】１．（図１（Ａ）参照） ｐ型シリコン基板１の上にＳｉＯ2 層２を形成し、この
ＳｉＯ2 層２のｐ型シリコン基板１に形成された集積回
路の接続すべき部分にコンタクトホール３を形成する。
そして、このコンタクトホール３の中に、ＷＦ6 を供
給する。
ＳｉＯ2 層２のｐ型シリコン基板１に形成された集積回
路の接続すべき部分にコンタクトホール３を形成する。
そして、このコンタクトホール３の中に、ＷＦ6 を供
給する。
【００１４】２．（図１（Ｂ）参照） コンタクトホール３の中に供給されたＷＦ6 は、コンタ
クトホール３の底面に露出しているｐ型シリコン基板１
と下記のように反応してＷ層４を形成する。 ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
クトホール３の底面に露出しているｐ型シリコン基板１
と下記のように反応してＷ層４を形成する。 ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
【００１５】本発明では、上記のように、ｐ型シリコン
基板１とＷＦ6 が反応するために、ｐ型シリコン基板１
の表面のエッチングダメージ層等の欠陥層が削られ、安
定したコンタクト抵抗が得られる。なお、ｎ型シリコン
に対しては、従来技術のように、コンタクトホールの中
にＷＦ6 とＳｉＨ4 を供給してＷ層を形成することによ
って安定したコンタクトが得られる。
基板１とＷＦ6 が反応するために、ｐ型シリコン基板１
の表面のエッチングダメージ層等の欠陥層が削られ、安
定したコンタクト抵抗が得られる。なお、ｎ型シリコン
に対しては、従来技術のように、コンタクトホールの中
にＷＦ6 とＳｉＨ4 を供給してＷ層を形成することによ
って安定したコンタクトが得られる。
【００１６】
【実施例】以下、本発明の実施例を図面によって説明す
る。図２（Ａ），（Ｂ）、図３（Ｃ），（Ｄ）は、本発
明の一実施例の半導体装置の製造工程説明図である。
る。図２（Ａ），（Ｂ）、図３（Ｃ），（Ｄ）は、本発
明の一実施例の半導体装置の製造工程説明図である。
【００１７】この図において、１１はシリコン基板、１
２はｎ型シリコン層、１３はｐ型シリコン領域、１４は
ＳｉＯ2 層、１５はＢＰＳＧ層、１６はコンタクトホー
ル、１７は第１のＷ層、１８は第２のＷ層、１９はＡｌ
配線層である。この工程説明図によって、この実施例の
半導体装置の製造方法を説明する。
２はｎ型シリコン層、１３はｐ型シリコン領域、１４は
ＳｉＯ2 層、１５はＢＰＳＧ層、１６はコンタクトホー
ル、１７は第１のＷ層、１８は第２のＷ層、１９はＡｌ
配線層である。この工程説明図によって、この実施例の
半導体装置の製造方法を説明する。
【００１８】第１工程（図２（Ａ）参照） シリコン基板１１の上にｎ型シリコン層１２を形成し、
このｎ型シリコン層１２上の一部にｐ型不純物をイオン
注入し、さらに熱処理して拡散することによってｐ型シ
リコン領域１３を形成する。
このｎ型シリコン層１２上の一部にｐ型不純物をイオン
注入し、さらに熱処理して拡散することによってｐ型シ
リコン領域１３を形成する。
【００１９】その上に熱酸化によって厚さ１０００Åの
ＳｉＯ2 層１４を形成し、その上にＣＶＤによって厚さ
４０００ÅのＢＰＳＧ層１５を形成する。次いで、この
ｐ型シリコン領域１３の上のＢＰＳＧ層１５とＳｉＯ2
層１４からなる積層体に、フォトリソグラフィー技術と
エッチングによってコンタクトホール１６を形成する。
ＳｉＯ2 層１４を形成し、その上にＣＶＤによって厚さ
４０００ÅのＢＰＳＧ層１５を形成する。次いで、この
ｐ型シリコン領域１３の上のＢＰＳＧ層１５とＳｉＯ2
層１４からなる積層体に、フォトリソグラフィー技術と
エッチングによってコンタクトホール１６を形成する。
【００２０】第２工程（図２（Ｂ）参照） 全体をＨＦによって前処理して自然酸化膜あるいは汚染
物質を除去した後に、シリコン基板１１を２９０℃に加
熱した状態で、ＷＦ6 を３ｓｃｃｍの流量で、また、希
釈あるいはキャリアガスとしてのＨ2 を７０ｓｃｃｍの
流量で、全体の圧力を２９ｍＴｏｒｒにしてコンタクト
ホール１６の中に供給して下記のように反応させる。 ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4 この反応によって生じるＳｉＦ4 はガスとして排出さ
れ、コンタクトホール１６の底面のｐ型シリコン領域１
３の表面に、厚さ３００Å程度の第１のＷ層１７が成長
される。
物質を除去した後に、シリコン基板１１を２９０℃に加
熱した状態で、ＷＦ6 を３ｓｃｃｍの流量で、また、希
釈あるいはキャリアガスとしてのＨ2 を７０ｓｃｃｍの
流量で、全体の圧力を２９ｍＴｏｒｒにしてコンタクト
ホール１６の中に供給して下記のように反応させる。 ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4 この反応によって生じるＳｉＦ4 はガスとして排出さ
れ、コンタクトホール１６の底面のｐ型シリコン領域１
３の表面に、厚さ３００Å程度の第１のＷ層１７が成長
される。
【００２１】この反応によってコンタクトホール１６の
底面のｐ型シリコン領域１３の表面のエッチングダメー
ジ層等の欠陥層が削られるため、安定したコンタクト抵
抗が得られる。なお、上記のＷＦ6 とｐ型シリコン領域
１３との反応によって第１のＷ層１７を形成する工程を
２７０℃以上で行うと、この反応をより活性化すること
ができる。また、コンタクトを充分に安定化するために
は、この第１のＷ層を２００Å以上にすることが望まし
い。
底面のｐ型シリコン領域１３の表面のエッチングダメー
ジ層等の欠陥層が削られるため、安定したコンタクト抵
抗が得られる。なお、上記のＷＦ6 とｐ型シリコン領域
１３との反応によって第１のＷ層１７を形成する工程を
２７０℃以上で行うと、この反応をより活性化すること
ができる。また、コンタクトを充分に安定化するために
は、この第１のＷ層を２００Å以上にすることが望まし
い。
【００２２】第３工程（図３（Ｃ）参照） その後シリコン基板１の温度を２５０℃に下げ、ＷＦ6
を３ｓｃｃｍの流量で、ＳｉＨ4 を２ｓｃｃｍの流量
で、また、希釈あるいはキャリアガスとしてのＨ 2 を７
０ｓｃｃｍの流量でコンタクトホール１６の中に供給し
て下記のように反応させる。 ２ＷＦ6 ＋３ＳｉＨ4 →２Ｗ＋３ＳｉＦ4 ＋６Ｈ2 この反応によって生じるＳｉＦ4 とＨ2 は排出され、コ
ンタクトホール１６内の第１のＷ層１７の上に、厚さ３
０００Åの第２のＷ層１８が成長される。
を３ｓｃｃｍの流量で、ＳｉＨ4 を２ｓｃｃｍの流量
で、また、希釈あるいはキャリアガスとしてのＨ 2 を７
０ｓｃｃｍの流量でコンタクトホール１６の中に供給し
て下記のように反応させる。 ２ＷＦ6 ＋３ＳｉＨ4 →２Ｗ＋３ＳｉＦ4 ＋６Ｈ2 この反応によって生じるＳｉＦ4 とＨ2 は排出され、コ
ンタクトホール１６内の第１のＷ層１７の上に、厚さ３
０００Åの第２のＷ層１８が成長される。
【００２３】なお、上記のＷＦ6 とＳｉＨ4 との反応に
よって第２のタングステン層を形成する工程を２５０℃
以下で行うと、第２のＷ層１８を第１のＷ層１７の上に
選択性よく成長させることができる。
よって第２のタングステン層を形成する工程を２５０℃
以下で行うと、第２のＷ層１８を第１のＷ層１７の上に
選択性よく成長させることができる。
【００２４】第４工程（図３（Ｄ）参照） その上に、１％程度のＳｉを含むＡｌ配線層１９を形成
しパターニングして必要な形状の配線を形成する。
しパターニングして必要な形状の配線を形成する。
【００２５】また、上記の、ＷＦ6 と下地シリコンとの
反応によって第１のＷ層を形成する工程と、その上にＷ
Ｆ6 とＳｉＨ4 との反応によって第２のＷ層を形成する
工程を、別々のチャンバー、特に、ロードロックによっ
て接続された連続チャンバーによって行うことによっ
て、雰囲気のパージ、置換、基板温度の昇降制御等を省
略ないし簡易化することができるため、スループットを
短縮することができる。
反応によって第１のＷ層を形成する工程と、その上にＷ
Ｆ6 とＳｉＨ4 との反応によって第２のＷ層を形成する
工程を、別々のチャンバー、特に、ロードロックによっ
て接続された連続チャンバーによって行うことによっ
て、雰囲気のパージ、置換、基板温度の昇降制御等を省
略ないし簡易化することができるため、スループットを
短縮することができる。
【００２６】
【発明の効果】以上説明したように、本発明によるとｐ
型シリコン層上に安定したコンタクトを形成することが
でき、半導体装置の特性の安定性および信頼性の向上に
寄与するところが大きい。
型シリコン層上に安定したコンタクトを形成することが
でき、半導体装置の特性の安定性および信頼性の向上に
寄与するところが大きい。
【図１】（Ａ），（Ｂ）は、本発明の半導体装置の製造
方法の原理説明図である。
方法の原理説明図である。
【図２】（Ａ），（Ｂ）は、本発明の一実施例の半導体
装置の製造工程説明図（１）である。
装置の製造工程説明図（１）である。
【図３】（Ｃ），（Ｄ）は、本発明の一実施例の半導体
装置の製造工程説明図（２）である。
装置の製造工程説明図（２）である。
【図４】（Ａ），（Ｂ）は、従来のコンタクト部分を有
する半導体装置の製造工程説明図である。
する半導体装置の製造工程説明図である。
１ ｐ型シリコン基板 ２ ＳｉＯ2 層 ３ コンタクトホール ４ Ｗ層 １１ シリコン基板 １２ ｎ型シリコン層 １３ ｐ型シリコン領域 １４ ＳｉＯ2 層 １５ ＢＰＳＧ層 １６ コンタクトホール １７ 第１のＷ層 １８ 第２のＷ層 １９ Ａｌ配線層
Claims (5)
- 【請求項１】 コンタクトホールの底面に露出するｐ型
シリコン単結晶層あるいはポリシリコン層の上にタング
ステンを選択ＣＶＤによって埋め込む際に、ＷＦ6 と下
地シリコンとの反応によって第１のタングステン層を形
成する工程と、その上にＷＦ6 とＳｉＨ4 との反応によ
って第２のタングステン層を形成する工程を含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 ＷＦ6 と下地シリコンとの反応によって
第１のタングステン層を形成する工程を、２７０℃以上
で行うことを特徴とする請求項１に記載された半導体装
置の製造方法。 - 【請求項３】 ＷＦ6 と下地シリコンとの反応によって
形成する第１のタングステン層を２００Å以上にするこ
とを特徴とする請求項１に記載された半導体装置の製造
方法。 - 【請求項４】 ＷＦ6 と下地シリコンとの反応によって
第１のタングステン層を形成する工程と、その上にＷＦ
6 とＳｉＨ4 との反応によって第２のタングステン層を
形成する工程を、別々のチャンバーによって行うことを
特徴とする請求項１に記載された半導体装置の製造方
法。 - 【請求項５】 ＷＦ6 とＳｉＨ4 との反応によって第２
のタングステン層を形成する工程を２５０℃以下で行う
ことを特徴とする請求項１に記載された半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693092A JPH05326444A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693092A JPH05326444A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326444A true JPH05326444A (ja) | 1993-12-10 |
Family
ID=14947423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12693092A Pending JPH05326444A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326444A (ja) |
-
1992
- 1992-05-20 JP JP12693092A patent/JPH05326444A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH08274043A (ja) | 半導体装置の製造方法 | |
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| JPH056866A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| US4957880A (en) | Method for producing semiconductor device including a refractory metal pattern | |
| JPH05326444A (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| US20040124468A1 (en) | Process for forming portions of a compound material inside a cavity and an electronic circuit manufactured therefrom | |
| US20010016416A1 (en) | Method for fabricating contact plug | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH10284588A (ja) | 半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JPH0590199A (ja) | 半導体装置の製造方法 | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH01217910A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |