JP2778606B2 - 容量素子の製造方法 - Google Patents
容量素子の製造方法Info
- Publication number
- JP2778606B2 JP2778606B2 JP24306091A JP24306091A JP2778606B2 JP 2778606 B2 JP2778606 B2 JP 2778606B2 JP 24306091 A JP24306091 A JP 24306091A JP 24306091 A JP24306091 A JP 24306091A JP 2778606 B2 JP2778606 B2 JP 2778606B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- lower semiconductor
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置において、
製造安定性に優れた容量素子の製造方法に関する。
製造安定性に優れた容量素子の製造方法に関する。
【０００２】
【従来の技術】近年、映像信号処理用ＬＳＩやＡ／Ｄコ
ンバータ等のアナログＬＳＩや、アナログ・デジタルＬ
ＳＩでは、ＬＳＩ周辺回路部品点数を削減するために、
フィルタ回路を内蔵することが要望されており、容量素
子のオンチップ化が進められている。
ンバータ等のアナログＬＳＩや、アナログ・デジタルＬ
ＳＩでは、ＬＳＩ周辺回路部品点数を削減するために、
フィルタ回路を内蔵することが要望されており、容量素
子のオンチップ化が進められている。
【０００３】従来、このような容量素子としては容量下
部電極として高濃度拡散層や高濃度多結晶シリコン膜
を、上部電極としては高濃度多結晶シリコン膜やアルミ
等の金属膜を用いたものが使用されてきた。
部電極として高濃度拡散層や高濃度多結晶シリコン膜
を、上部電極としては高濃度多結晶シリコン膜やアルミ
等の金属膜を用いたものが使用されてきた。
【０００４】以下、その構成について図３を参照しなが
ら説明する。図３（ａ）〜（ｄ）は従来の容量素子の工
程断面構造図である。
ら説明する。図３（ａ）〜（ｄ）は従来の容量素子の工
程断面構造図である。
【０００５】図３（ａ）に示すように、シリコン基板１
上にシリコン酸化膜２を形成し、Ｎ +型多結晶シリコン
膜３を選択的に形成し、その上に層間絶縁膜４を形成す
る。
上にシリコン酸化膜２を形成し、Ｎ +型多結晶シリコン
膜３を選択的に形成し、その上に層間絶縁膜４を形成す
る。
【０００６】次に図３（ｂ）に示すように、フォトレジ
ストを用いて前記層間絶縁膜４に容量形成開口部５を選
択的にエッチング開口した後、図３（ｃ）に示すように
容量絶縁膜としてシリコン窒化膜６を成長する。次に図
３（ｄ）に示すように、容量下部電極との電気的導通を
得るために前記層間絶縁膜４とシリコン窒化膜６の一部
をフォトレジストを用いて選択的にエッチングし、コン
タクト孔７を開孔した後、アルミニウム膜を成長しフォ
トレジストでパターニングして容量の上部電極８及び下
部電極９を形成する。このようにして、Ｎ+型多結晶シ
リコン膜，シリコン窒化膜，アルミニウムからなる容量
素子が形成される。
ストを用いて前記層間絶縁膜４に容量形成開口部５を選
択的にエッチング開口した後、図３（ｃ）に示すように
容量絶縁膜としてシリコン窒化膜６を成長する。次に図
３（ｄ）に示すように、容量下部電極との電気的導通を
得るために前記層間絶縁膜４とシリコン窒化膜６の一部
をフォトレジストを用いて選択的にエッチングし、コン
タクト孔７を開孔した後、アルミニウム膜を成長しフォ
トレジストでパターニングして容量の上部電極８及び下
部電極９を形成する。このようにして、Ｎ+型多結晶シ
リコン膜，シリコン窒化膜，アルミニウムからなる容量
素子が形成される。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
容量素子の製造方法では、容量下部電極とのコンタクト
孔７周囲部の絶縁膜構造は、層間絶縁膜４とシリコン窒
化膜６の積層構造となっているため、アルミニウム膜成
長時の沸酸，沸化アンモニウム，純水等の混合液からな
るエッチング液によりコンタクト孔７に露出した容量下
部電極表面の自然酸化膜を除去するとコンタクト孔７周
囲部の層間絶縁膜４が後退し、シリコン窒化膜６が庇状
に突出してアルミニウム配線の断線を生じ易く、歩留ま
りを低下させるという欠点を有していた。
容量素子の製造方法では、容量下部電極とのコンタクト
孔７周囲部の絶縁膜構造は、層間絶縁膜４とシリコン窒
化膜６の積層構造となっているため、アルミニウム膜成
長時の沸酸，沸化アンモニウム，純水等の混合液からな
るエッチング液によりコンタクト孔７に露出した容量下
部電極表面の自然酸化膜を除去するとコンタクト孔７周
囲部の層間絶縁膜４が後退し、シリコン窒化膜６が庇状
に突出してアルミニウム配線の断線を生じ易く、歩留ま
りを低下させるという欠点を有していた。
【０００８】本発明は上記従来の課題を解決するもの
で、コンタクト孔７周囲部での上層導電層配線の断線が
生じず、高歩留まりで製造安定性に優れた容量素子を提
供することを目的とする。
で、コンタクト孔７周囲部での上層導電層配線の断線が
生じず、高歩留まりで製造安定性に優れた容量素子を提
供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の第１の発明では、下層半導体層上に第１の絶
縁膜を形成する第１の工程、前記第１の絶縁膜と前記下
層導体層との重なり領域のうちの前記第１の絶縁膜の一
部に選択エッチングを施して前記下層半導体層に到達す
る容量形成開口部を形成する第２の工程、前記第１の絶
縁膜に設けた容量形成開口部から露出された前記下層半
導体層にイオン注入する第３の工程、不活性ガス雰囲気
中で熱処理をして前記容量形成開口部に対して自己整合
的に前記下層半導体層の表面に第２の絶縁膜を形成する
第４の工程、前記第１の絶縁膜と前記下層半導体層との
重なり領域で前記容量形成開口部以外の領域の一部に選
択エッチングを施して選択下層半導体層に到達するコン
タクト孔を形成する第５の工程、上層導電層を全面に形
成する第６の工程、前記上層導電層にパターニングを施
して前記第２の絶縁膜及び前記コンタクト孔を覆うよう
に前記上層導電層を残す第７の工程を有している。
に本発明の第１の発明では、下層半導体層上に第１の絶
縁膜を形成する第１の工程、前記第１の絶縁膜と前記下
層導体層との重なり領域のうちの前記第１の絶縁膜の一
部に選択エッチングを施して前記下層半導体層に到達す
る容量形成開口部を形成する第２の工程、前記第１の絶
縁膜に設けた容量形成開口部から露出された前記下層半
導体層にイオン注入する第３の工程、不活性ガス雰囲気
中で熱処理をして前記容量形成開口部に対して自己整合
的に前記下層半導体層の表面に第２の絶縁膜を形成する
第４の工程、前記第１の絶縁膜と前記下層半導体層との
重なり領域で前記容量形成開口部以外の領域の一部に選
択エッチングを施して選択下層半導体層に到達するコン
タクト孔を形成する第５の工程、上層導電層を全面に形
成する第６の工程、前記上層導電層にパターニングを施
して前記第２の絶縁膜及び前記コンタクト孔を覆うよう
に前記上層導電層を残す第７の工程を有している。
【００１０】また、本発明の第２の発明では、第２の工
程までは第１の発明と同一であるが、次に前記第１の絶
縁膜に設けた前記容量形成開口部で露出された前記下層
半導体層を酸素プラズマにさらして前記容量形成開口部
に対して自己整合的に前記下層半導体層の表面に第２の
絶縁膜を形成する第３の工程が異なる。さらに前記第１
の絶縁膜と前記下層半導体層との重なり領域で前記容量
形成開口部以外の領域の一部に選択エッチングを施して
前記下層半導体層に到達するコンタクト孔を形成する第
４の工程、上層導電層を全面に形成する第５の工程、前
記上層導電層にパターニングを施して前記第２の絶縁膜
及び前記コンタクト孔を覆うように前記上層導電層を残
す第６の工程を有している。
程までは第１の発明と同一であるが、次に前記第１の絶
縁膜に設けた前記容量形成開口部で露出された前記下層
半導体層を酸素プラズマにさらして前記容量形成開口部
に対して自己整合的に前記下層半導体層の表面に第２の
絶縁膜を形成する第３の工程が異なる。さらに前記第１
の絶縁膜と前記下層半導体層との重なり領域で前記容量
形成開口部以外の領域の一部に選択エッチングを施して
前記下層半導体層に到達するコンタクト孔を形成する第
４の工程、上層導電層を全面に形成する第５の工程、前
記上層導電層にパターニングを施して前記第２の絶縁膜
及び前記コンタクト孔を覆うように前記上層導電層を残
す第６の工程を有している。
【００１１】
【作用】この構成によって容量下部電極に電気的導通を
得るために開孔するコンタクト部にはエッチングレート
の異なる絶縁膜が積層されない。
得るために開孔するコンタクト部にはエッチングレート
の異なる絶縁膜が積層されない。
【００１２】一方、容量形成領域には容量形成開口部に
対して自己整合的に容量絶縁膜が形成される。従って、
上層導電層成長時の沸酸，沸化アンモニウム，純水等の
混合液からなるエッチング液を用いてコンタクト孔に露
出した容量下部電極表面の自然酸化膜を除去してもコン
タクト孔周囲部の絶縁膜に庇が発生することがなく、上
層導電層配線の断線が生じない。
対して自己整合的に容量絶縁膜が形成される。従って、
上層導電層成長時の沸酸，沸化アンモニウム，純水等の
混合液からなるエッチング液を用いてコンタクト孔に露
出した容量下部電極表面の自然酸化膜を除去してもコン
タクト孔周囲部の絶縁膜に庇が発生することがなく、上
層導電層配線の断線が生じない。
【００１３】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【００１４】図１（ａ）〜（ｄ）は本発明の一実施例の
容量素子の工程断面図である。本発明の第１の発明は図
１（ａ）に示すように、シリコン基板１１上に熱酸化に
よって厚さ約５００nmのシリコン酸化膜１２を成長す
る。次に厚さ約４００nmの多結晶シリコン膜を成長し、
ＰＯＣｌ3等により不純物を導入しシート抵抗を約３０
Ω／□とし、容量下部電極としてパターン形成してＮ+
型多結晶シリコン膜１３を形成する。
容量素子の工程断面図である。本発明の第１の発明は図
１（ａ）に示すように、シリコン基板１１上に熱酸化に
よって厚さ約５００nmのシリコン酸化膜１２を成長す
る。次に厚さ約４００nmの多結晶シリコン膜を成長し、
ＰＯＣｌ3等により不純物を導入しシート抵抗を約３０
Ω／□とし、容量下部電極としてパターン形成してＮ+
型多結晶シリコン膜１３を形成する。
【００１５】次に図１（ｂ）に示すように、厚さ約５０
０nmのシリコン酸化膜等の層間絶縁膜１４を成長した
後、フォトレジストをマスクに前記層間絶縁膜１４に容
量形成開口部１５をエッチング開口する。
０nmのシリコン酸化膜等の層間絶縁膜１４を成長した
後、フォトレジストをマスクに前記層間絶縁膜１４に容
量形成開口部１５をエッチング開口する。
【００１６】次に図１（ｃ）に示すように、前記フォト
レジストを除去せずにイオン注入のマスクとして使用
し、窒素を約３×１０16cm-2注入した後、窒素等の不活
性ガス雰囲気中で熱処理をして容量形成部分のＮ+型多
結晶シリコン膜１３の表面を窒化し、厚さ約１０nmのシ
リコン窒化膜１６を成長する。
レジストを除去せずにイオン注入のマスクとして使用
し、窒素を約３×１０16cm-2注入した後、窒素等の不活
性ガス雰囲気中で熱処理をして容量形成部分のＮ+型多
結晶シリコン膜１３の表面を窒化し、厚さ約１０nmのシ
リコン窒化膜１６を成長する。
【００１７】次に図１（ｄ）に示すように、フォトレジ
ストをマスクに前記層間絶縁膜１４を選択的にエッチン
グし、Ｎ+型多結晶シリコン膜１３とのコンタクト孔１
７を開孔した後、厚さ約１μｍのアルミニウム膜を成長
する。最後にフォトレジストをマスクに前記アルミニウ
ム膜を選択的にエッチングして上部電極１８、下部電極
１９を形成する。
ストをマスクに前記層間絶縁膜１４を選択的にエッチン
グし、Ｎ+型多結晶シリコン膜１３とのコンタクト孔１
７を開孔した後、厚さ約１μｍのアルミニウム膜を成長
する。最後にフォトレジストをマスクに前記アルミニウ
ム膜を選択的にエッチングして上部電極１８、下部電極
１９を形成する。
【００１８】次に、本発明の第２の発明を同じく図１に
基づいて説明する。第２の発明は図１（ａ）と（ｂ）
は、第１の発明と同じ工程で構成される。
基づいて説明する。第２の発明は図１（ａ）と（ｂ）
は、第１の発明と同じ工程で構成される。
【００１９】第１の発明と異なる工程は図１（ｃ）から
であり、第２の発明では前記フォトレジストを除去し
て、周波数２．４５GHz，酸素分圧０．１５Torr，酸素
流量５０cc／分，パワー５００Ｗないし１kWの酸素プラ
ズマ中に約２分さらして、多結晶シリコン膜１３の表面
を陽極酸化し、厚さ約５０nmのシリコン酸化膜１６を成
長する。次に図１（ｄ）に示すように、フォトレジスト
をマスクに前記層間絶縁膜１４を選択的にエッチングし
Ｎ+型多結晶シリコン膜１３とのコンタクト孔１７を開
孔した後、厚さ約１μｍのアルミニウム膜を成長する。
最後にフォトレジストをマスクに前記アルミニウム膜を
選択的にエッチングして上部電極１８，下部電極１９を
形成する。
であり、第２の発明では前記フォトレジストを除去し
て、周波数２．４５GHz，酸素分圧０．１５Torr，酸素
流量５０cc／分，パワー５００Ｗないし１kWの酸素プラ
ズマ中に約２分さらして、多結晶シリコン膜１３の表面
を陽極酸化し、厚さ約５０nmのシリコン酸化膜１６を成
長する。次に図１（ｄ）に示すように、フォトレジスト
をマスクに前記層間絶縁膜１４を選択的にエッチングし
Ｎ+型多結晶シリコン膜１３とのコンタクト孔１７を開
孔した後、厚さ約１μｍのアルミニウム膜を成長する。
最後にフォトレジストをマスクに前記アルミニウム膜を
選択的にエッチングして上部電極１８，下部電極１９を
形成する。
【００２０】以上のように本発明のうち第１，第２の発
明にかかる一実施例によれば、容量絶縁膜であるシリコ
ン窒化膜１６は、容量形成開口部１５に自己整合的に形
成されるのみであり、層間絶縁膜１４に設けたコンタク
ト孔１７の周囲部にはシリコン窒化膜１６がない。従っ
て、アルミニウム膜成長前の沸酸，沸化アンモニウム，
純水等の混合液からなるエッチング液によりコンタクト
孔１７に露出したＮ+型多結晶シリコン膜１３表面の自
然酸化膜を除去しても、コンタクト孔１７周囲部の層間
絶縁膜１４が後退しシリコン窒化膜１６が庇状に突出す
ることがなく、アルミニウム配線の断線を引き起こすこ
とがない。
明にかかる一実施例によれば、容量絶縁膜であるシリコ
ン窒化膜１６は、容量形成開口部１５に自己整合的に形
成されるのみであり、層間絶縁膜１４に設けたコンタク
ト孔１７の周囲部にはシリコン窒化膜１６がない。従っ
て、アルミニウム膜成長前の沸酸，沸化アンモニウム，
純水等の混合液からなるエッチング液によりコンタクト
孔１７に露出したＮ+型多結晶シリコン膜１３表面の自
然酸化膜を除去しても、コンタクト孔１７周囲部の層間
絶縁膜１４が後退しシリコン窒化膜１６が庇状に突出す
ることがなく、アルミニウム配線の断線を引き起こすこ
とがない。
【００２１】以上述べたように、本発明の第１及び第２
のいずれの場合においても製造安定性に優れた容量素子
を実現できる。
のいずれの場合においても製造安定性に優れた容量素子
を実現できる。
【００２２】なお、本発明の第１の発明においてイオン
注入のドーズ量を変化させることによりシリコン窒化膜
１６の膜厚を変化させることができ、窒素の代わりに酸
素をイオン注入すれば酸化膜を形成することができる。
また、本発明の第２の発明において酸素プラズマの形成
条件及び酸素プラズマにさらす時間を変えることによ
り、シリコン酸化膜１６の膜厚を変化させることができ
る。
注入のドーズ量を変化させることによりシリコン窒化膜
１６の膜厚を変化させることができ、窒素の代わりに酸
素をイオン注入すれば酸化膜を形成することができる。
また、本発明の第２の発明において酸素プラズマの形成
条件及び酸素プラズマにさらす時間を変えることによ
り、シリコン酸化膜１６の膜厚を変化させることができ
る。
【００２３】更に、本発明のＮ+型多結晶シリコン膜１
３は、Ｐ+型多結晶シリコン膜やＮ型あるいはＰ型の高
濃度拡散層，アモルファスシリコン、更には化合物半導
体としてもよく、上層導電層は高融点金属や金属シリサ
イドとしてもよいことは言うまでもない。
３は、Ｐ+型多結晶シリコン膜やＮ型あるいはＰ型の高
濃度拡散層，アモルファスシリコン、更には化合物半導
体としてもよく、上層導電層は高融点金属や金属シリサ
イドとしてもよいことは言うまでもない。
【００２４】
【発明の効果】以上の実施例から明らかなように、本発
明によれば容量下部電極へのコンタクト孔周囲部での上
層導電層配線の断線が生じない製造安定性に優れた高歩
留まりの容量素子を実現できる。
明によれば容量下部電極へのコンタクト孔周囲部での上
層導電層配線の断線が生じない製造安定性に優れた高歩
留まりの容量素子を実現できる。
【図１】本発明の容量素子の製造工程断面図
【図２】従来の容量素子の製造工程断面図
１３ Ｎ+型多結晶シリコン膜 １５ 容量形成開口部 １６ シリコン窒化膜 １７ コンタクト孔 １８ 上部電極 １９ 下部電極
Claims (2)
- 【請求項１】下層半導体層上に第１の絶縁膜を形成する
第１の工程、前記第１の絶縁膜と前記下層半導体層との
重なり領域のうちの前記第１の絶縁膜の一部に選択エッ
チングを施して前記下層半導体層に到達する容量形成開
口部を形成する第２の工程、前記第１の絶縁膜に設けた
容量形成開口部から露出された前記下層半導体層にイオ
ン注入する第３の工程、不活性ガス雰囲気中で熱処理を
して前記容量形成開口部に対して自己整合的に前記下層
半導体層の表面に第２の絶縁膜を形成する第４の工程、
前記第１の絶縁膜と前記下層半導体層との重なり領域で
前記容量形成開口部以外の領域の一部に選択エッチング
を施して前記下層半導体層に到達するコンタクト孔を形
成する第５の工程、上層導電層を全面に形成する第６の
工程、前記上層導電層にパターニングを施して前記第２
の絶縁膜及び前記コンタクト孔を覆うように前記上層導
電層を残す第７の工程を備えたことを特徴とする容量素
子の製造方法。 - 【請求項２】下層半導体層上に第１の絶縁膜を形成する
第１の工程、前記第１の絶縁膜と前記下層半導体層との
重なり領域のうちの前記第１の絶縁膜の一部に選択エッ
チングを施して前記下層半導体層に到達する容量形成開
口部を形成する第２の工程、前記第１の絶縁膜に設けた
前記容量形成開口部で露出された前記下層半導体層を酸
素プラズマにさらして前記容量形成開口部に対して自己
整合的に前記下層半導体層の表面に第２の絶縁膜を形成
する第３の工程、前記第１の絶縁膜と前記下層半導体層
との重なり領域で前記容量形成開口部以外の領域の一部
に選択エッチングを施して前記下層半導体層に到達する
コンタクト孔を形成する第４の工程、上層導電層を全面
に形成する第５の工程、前記上層導電層にパターニング
を施して前記第２の絶縁膜及び前記コンタクト孔を覆う
ように前記上層導電層を残す第６の工程を備えたことを
特徴とする容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24306091A JP2778606B2 (ja) | 1991-09-24 | 1991-09-24 | 容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24306091A JP2778606B2 (ja) | 1991-09-24 | 1991-09-24 | 容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582729A JPH0582729A (ja) | 1993-04-02 |
| JP2778606B2 true JP2778606B2 (ja) | 1998-07-23 |
Family
ID=17098208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24306091A Expired - Fee Related JP2778606B2 (ja) | 1991-09-24 | 1991-09-24 | 容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778606B2 (ja) |
-
1991
- 1991-09-24 JP JP24306091A patent/JP2778606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582729A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110125A (en) | Method for fabricating semiconductor devices | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JP2778606B2 (ja) | 容量素子の製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2778605B2 (ja) | 容量素子 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0155585B2 (ja) | ||
| JPS6125217B2 (ja) | ||
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH0682628B2 (ja) | 半導体装置の製造方法 | |
| JPH065596A (ja) | 半導体装置の製造方法 | |
| JPH06104339A (ja) | 半導体装置およびその製造方法 | |
| JPS6154256B2 (ja) | ||
| JPS6217862B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |