JPH01223728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01223728A JPH01223728A JP4884088A JP4884088A JPH01223728A JP H01223728 A JPH01223728 A JP H01223728A JP 4884088 A JP4884088 A JP 4884088A JP 4884088 A JP4884088 A JP 4884088A JP H01223728 A JPH01223728 A JP H01223728A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- main surface
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012495 reaction gas Substances 0.000 abstract description 3
- 238000004904 shortening Methods 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、半導体基板の
一方の主面に金属膜を選択的に形成する方法に関するも
のである。
一方の主面に金属膜を選択的に形成する方法に関するも
のである。
半導体装置の微細化が進むにつれ、低いコンタクト抵抗
、高いエレクトロマイグレーション耐性、低温での那工
性、等に対する要求が高まっている。これらに対し、化
学的気相成長法Ｃ以下ＣＶＤ法と称する）を用いて金属
面あるいは半導体面上に選択的に金属膜を堆積する選択
性メタルＣＶＤ法は極め有効である。第３図ＶＣ選択性
メタルＣＶＤ法による金属膜堆積の従来の方法を示す。
、高いエレクトロマイグレーション耐性、低温での那工
性、等に対する要求が高まっている。これらに対し、化
学的気相成長法Ｃ以下ＣＶＤ法と称する）を用いて金属
面あるいは半導体面上に選択的に金属膜を堆積する選択
性メタルＣＶＤ法は極め有効である。第３図ＶＣ選択性
メタルＣＶＤ法による金属膜堆積の従来の方法を示す。
図において、（ｌ］は半導体基板、１３）はコンタクト
ホール、（４１は金属堆積膜、＋６）は絶縁膜、１６）
は金属堆積膜、（７１は反応ヘッド、（８）は反応室、
（９）は反応ガス、＋１０１は裁板保持台である。
ホール、（４１は金属堆積膜、＋６）は絶縁膜、１６）
は金属堆積膜、（７１は反応ヘッド、（８）は反応室、
（９）は反応ガス、＋１０１は裁板保持台である。
動作について説明する。反応室（８）において、半導体
基板ＩＩＩ ｉｊ基板保持台＋１０１の上に置かれる。
基板ＩＩＩ ｉｊ基板保持台＋１０１の上に置かれる。
ただし、半導体基板Ｉｌｌ上にはあらかじめ絶縁楔１６
）が形成されており、さらに写真製版技＃によりコンタ
クトホール）３１が開口されている。反応ガス（９）が
導入されると化学反応により金属膜１４）。
）が形成されており、さらに写真製版技＃によりコンタ
クトホール）３１が開口されている。反応ガス（９）が
導入されると化学反応により金属膜１４）。
（６１が半導体面上に選択的に堆積する。例えば、シリ
コン基板に対し、六フッ化タングステンを反応ガスとし
て用いると、タングステン嗅がシリコン面にのみ堆積す
る。
コン基板に対し、六フッ化タングステンを反応ガスとし
て用いると、タングステン嗅がシリコン面にのみ堆積す
る。
従来の選択性メタルＣＶＤ法による収膜方法では半導体
基板側面が反応ガスに対して露出しており、また、半導
体基板裏面へも反応ガスが回り込むため、半導体基板側
面及び裏面にも金属膜（６１が堆積する。つまり、コン
タクトホールなどの本来金属膜を堆積させるべき部分以
外の箇所においても供給反応ガスが消費されるため、堆
積率が低くなり、またその結果として堆積時間が長くな
るので選択性が悪くなるという間艷があった。
基板側面が反応ガスに対して露出しており、また、半導
体基板裏面へも反応ガスが回り込むため、半導体基板側
面及び裏面にも金属膜（６１が堆積する。つまり、コン
タクトホールなどの本来金属膜を堆積させるべき部分以
外の箇所においても供給反応ガスが消費されるため、堆
積率が低くなり、またその結果として堆積時間が長くな
るので選択性が悪くなるという間艷があった。
この発明は上記のような問題点を解消するためになされ
たもので金属膜の処理時間を短縮できる選択性メタルＣ
ｖＤ法による取膜方法を得ること全目的とする。
たもので金属膜の処理時間を短縮できる選択性メタルＣ
ｖＤ法による取膜方法を得ること全目的とする。
この発明に係る方法は、選択性會属化学的気岨成長法に
より半導体基板の少なくとも一方の主面に金＠を堆積さ
せる方法において、めらかじめ前記半導体基板側面また
は他方の主面のいずれか一方または両方に絶縁膜による
基板被覆膜を形成するものである。
より半導体基板の少なくとも一方の主面に金＠を堆積さ
せる方法において、めらかじめ前記半導体基板側面また
は他方の主面のいずれか一方または両方に絶縁膜による
基板被覆膜を形成するものである。
この発明によれば基板被覆膜を形成することにより反応
ガスが、半導体基板の所望の主面にのみ供給される。
ガスが、半導体基板の所望の主面にのみ供給される。
以下、この発明の一実施例？図について説明する。
第１図は、この発明の−’ｉｌＦ［Ｍ＋の工程別断面図
である。
である。
第１図１ｏｌ ｉ７ｉ：示すように、半導体基板＋ｌｌ
Ｖｃ合金面に絶縁膜からなる基板波ｅ＊ＪＲｔｚ＋例
えば二酸化シリコン膜を堆積する。
Ｖｃ合金面に絶縁膜からなる基板波ｅ＊ＪＲｔｚ＋例
えば二酸化シリコン膜を堆積する。
次に、第１図１ｏｌ ＶＣ示すように、半導体基板ＩＩ
＋の工面に形成された基板被覆膜（２１に写真製版技術
により、コンタクトホール１３）を開口する。
＋の工面に形成された基板被覆膜（２１に写真製版技術
により、コンタクトホール１３）を開口する。
そして、第１図１ｏｌ ＶＣ示すように選択性メタルＣ
ｖＤ法によってコンタクトホール（３１にのみ金属膜（
４）を堆積する。
ｖＤ法によってコンタクトホール（３１にのみ金属膜（
４）を堆積する。
以上のように半導体基板１１１の側面及び裏面？絶縁膜
で被覆したので供給反応ガスは半導体基板ＩＩ＋の主面
でのみ消費され、従って堆積率が上昇し、堆積時間が短
縮される。
で被覆したので供給反応ガスは半導体基板ＩＩ＋の主面
でのみ消費され、従って堆積率が上昇し、堆積時間が短
縮される。
なお、上記実施例では半導体基板の主面、側面及び裏面
の基板被覆膜を同時に形成する場合について示したが、
第２図に示したように半導体基板主面の絶縁膜１６）と
他面の基板被覆膜＋２１は別の絶縁物質でもよい。
の基板被覆膜を同時に形成する場合について示したが、
第２図に示したように半導体基板主面の絶縁膜１６）と
他面の基板被覆膜＋２１は別の絶縁物質でもよい。
また、上記実施例ではコンタクトホールへの選択的金属
膜堆積について説明したが、金属配線への選択的堆積の
場合についても上記実施列と同様の効果を奏する。
膜堆積について説明したが、金属配線への選択的堆積の
場合についても上記実施列と同様の効果を奏する。
以上のように、この発明によれば半導体基板の土面以外
の面に基板被覆ｉｔ影形成たので、半導体基板主面への
金属膜の堆積時間を短縮できる。
の面に基板被覆ｉｔ影形成たので、半導体基板主面への
金属膜の堆積時間を短縮できる。
第１図はこの発明の一実施りｊによる選択性メタルＣＶ
Ｄ法による金属膜堆積の工程別断面図、第２図はこの発
明の他の実施列を示す構成図、第３図は従来の選択性メ
タルＣＶＤ法による金属膜堆積の方法を示す図である。 ＋１１９４半導体基版、（２１は基板被覆膜、＋３１は
コンタクトホール、１４）は金属堆積膜。 なお、図中、１同一群号は同−又は相当部分を示す。
Ｄ法による金属膜堆積の工程別断面図、第２図はこの発
明の他の実施列を示す構成図、第３図は従来の選択性メ
タルＣＶＤ法による金属膜堆積の方法を示す図である。 ＋１１９４半導体基版、（２１は基板被覆膜、＋３１は
コンタクトホール、１４）は金属堆積膜。 なお、図中、１同一群号は同−又は相当部分を示す。
Claims (1)
- 金属または半導体に選択的に堆積しうる選択性金属化
学的気相成長法により、少なくとも半導体基板の一方の
主面に金属を堆積させる方法において、前記半導体基板
の側面または他方の主面のいずれか一方または両方に絶
縁物質からなる基板被覆膜を形成し、この後、前記金属
を堆積するようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4884088A JPH01223728A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4884088A JPH01223728A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223728A true JPH01223728A (ja) | 1989-09-06 |
Family
ID=12814445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4884088A Pending JPH01223728A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223728A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49130182A (ja) * | 1973-04-13 | 1974-12-13 | ||
| JPS53112681A (en) * | 1977-03-14 | 1978-10-02 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS61208241A (ja) * | 1985-03-13 | 1986-09-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-03-02 JP JP4884088A patent/JPH01223728A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49130182A (ja) * | 1973-04-13 | 1974-12-13 | ||
| JPS53112681A (en) * | 1977-03-14 | 1978-10-02 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS61208241A (ja) * | 1985-03-13 | 1986-09-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| JP3094004B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| US4404235A (en) | Method for improving adhesion of metal film on a dielectric surface | |
| EP0371854A3 (en) | Method for selectively depositing refractory metal on semiconductor substrates | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JPS5846631A (ja) | 半導体装置及びその製造方法 | |
| US5272112A (en) | Low-temperature low-stress blanket tungsten film | |
| KR0179797B1 (ko) | 바이어스 전압이 인가된 Cu 박막 형성방법 | |
| JPS6248752B2 (ja) | ||
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| JPH01223728A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| US5798300A (en) | Method for forming conductors in integrated circuits | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPS59169129A (ja) | 高融点金属あるいは高融点金属シリサイドの成膜方法 | |
| JPH01222052A (ja) | 半導体製造装置 | |
| JPH01225336A (ja) | 半導体装置の製造方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JPH02114635A (ja) | 半導体装置の製造方法 | |
| JPH01230250A (ja) | Ｃｖｄ装置 | |
| JPH0360177B2 (ja) | ||
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH0529258A (ja) | 半導体装置の製造方法 |