JPH03239365A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03239365A JPH03239365A JP2036649A JP3664990A JPH03239365A JP H03239365 A JPH03239365 A JP H03239365A JP 2036649 A JP2036649 A JP 2036649A JP 3664990 A JP3664990 A JP 3664990A JP H03239365 A JPH03239365 A JP H03239365A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- conductive film
- type impurity
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 20
- 239000002356 single layer Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 42
- 239000000758 substrate Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000005360 phosphosilicate glass Substances 0.000 description 10
- 230000003628 erosive effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 206010038776 Retching Diseases 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
下層導電体(半導体基板に形成したn生型及び1)生型
の不純物領域、スパッタあるいは化学気相成長法により
形成した金属あるいは金属シリサイド膜、多結晶シリコ
ン膜、A1膜等〉と上層AI配線との接続が、下層導電
体」−の絶縁膜に形成した電極コンタクト窓の側壁及び
底部にセルファラインに設けられたステップカバレッジ
の良い導電膜と、導電膜の内側の電極コンタクト窓を埋
め込んだ選択化学気相成長導電膜とを介して収られてい
る構造に形成されているため、電極コンタクI・窓部を
セルファライン形成した側壁及び底部の導電膜と選択化
学気相成長導電膜とにより完全に平坦に埋め込むことが
できるので、上層に形成する配線体の寿命を改善できる
ことによる高信頼性を、アスペクト比が大きい微細な電
極コンタクI・窓を使用できることによる高集積化を、
選択化学気相成長導電膜をバリアメタルとなる導電膜と
上層配線体とで完全に包み込むことができるため、特性
劣fヒのない選択化学気相成長導電膜を成長できること
による高性能fヒを叶能とした半導体装置、1産柴1・
、の(1団1分ジ’f1 本発明はM i S及びバイポーラ型゛V、導体装置に
係り、1!!に素子特性を劣1ヒさせることなく電極二
7ンタタI−窓の゛IL川理用込みを実現した半導(l
rc集積J++7路の1r姉(を−リ゛能とした゛r、
導体製置に関する1声で東、?1′、椋体:p冒it’
、)におけるF層導;に体とI・1層配線体の電極二7
ンタタI・窓部での接続に関しては、JLIR的ステ・
ソアカノくレリジの良いスハリタによる配線体を電Di
′″1シタタI〜窓部に直接形成することに↓すr”
1m 導電体との接続を+rt戊しており、電極コンタ
クト窓部て゛の配線体のくびれによる寿命の劣化につい
てJj、許容範囲として扱われてきたが、電極コンタク
ト窓部微細化か進み、アスベクI・比が大きくなり一ン
一)ある近来においては、このノf命の劣fヒtユ容詔
、て゛きなくむり、j2HX(ヒ′″l”気相成良導電
膜を電極−7シクタI−窓部に平担に埋め込む技術か盛
んに研究され−)−)ある。しかし現段階ではいかなる
成長条件においても、シリコン基板侵食の完全なる防止
、下地の状態によらないJす・な膜の成長、反応生成物
及び副生成物による選択性及び素7−’J!7性劣化の
改善、絶縁膜との密着性の改−h等をすべて解決した方
法は見出だされておらず、高集積化への妨げになるとい
う問題が顕著になってきている9そこで、選択性が十分
で、Jリーな膜の成長が可能で、密着性が良く、素子特
性を向1゜させつる選択化学気相成長導電j摸を電極二
1ンタタI〜窓部に平坦に埋め込む手段が要望されてい
る。
の不純物領域、スパッタあるいは化学気相成長法により
形成した金属あるいは金属シリサイド膜、多結晶シリコ
ン膜、A1膜等〉と上層AI配線との接続が、下層導電
体」−の絶縁膜に形成した電極コンタクト窓の側壁及び
底部にセルファラインに設けられたステップカバレッジ
の良い導電膜と、導電膜の内側の電極コンタクト窓を埋
め込んだ選択化学気相成長導電膜とを介して収られてい
る構造に形成されているため、電極コンタクI・窓部を
セルファライン形成した側壁及び底部の導電膜と選択化
学気相成長導電膜とにより完全に平坦に埋め込むことが
できるので、上層に形成する配線体の寿命を改善できる
ことによる高信頼性を、アスペクト比が大きい微細な電
極コンタクI・窓を使用できることによる高集積化を、
選択化学気相成長導電膜をバリアメタルとなる導電膜と
上層配線体とで完全に包み込むことができるため、特性
劣fヒのない選択化学気相成長導電膜を成長できること
による高性能fヒを叶能とした半導体装置、1産柴1・
、の(1団1分ジ’f1 本発明はM i S及びバイポーラ型゛V、導体装置に
係り、1!!に素子特性を劣1ヒさせることなく電極二
7ンタタI−窓の゛IL川理用込みを実現した半導(l
rc集積J++7路の1r姉(を−リ゛能とした゛r、
導体製置に関する1声で東、?1′、椋体:p冒it’
、)におけるF層導;に体とI・1層配線体の電極二7
ンタタI・窓部での接続に関しては、JLIR的ステ・
ソアカノくレリジの良いスハリタによる配線体を電Di
′″1シタタI〜窓部に直接形成することに↓すr”
1m 導電体との接続を+rt戊しており、電極コンタ
クト窓部て゛の配線体のくびれによる寿命の劣化につい
てJj、許容範囲として扱われてきたが、電極コンタク
ト窓部微細化か進み、アスベクI・比が大きくなり一ン
一)ある近来においては、このノf命の劣fヒtユ容詔
、て゛きなくむり、j2HX(ヒ′″l”気相成良導電
膜を電極−7シクタI−窓部に平担に埋め込む技術か盛
んに研究され−)−)ある。しかし現段階ではいかなる
成長条件においても、シリコン基板侵食の完全なる防止
、下地の状態によらないJす・な膜の成長、反応生成物
及び副生成物による選択性及び素7−’J!7性劣化の
改善、絶縁膜との密着性の改−h等をすべて解決した方
法は見出だされておらず、高集積化への妨げになるとい
う問題が顕著になってきている9そこで、選択性が十分
で、Jリーな膜の成長が可能で、密着性が良く、素子特
性を向1゜させつる選択化学気相成長導電j摸を電極二
1ンタタI〜窓部に平坦に埋め込む手段が要望されてい
る。
[従来の技術]
第・・1図は従来の゛1t′、導体装置の模式側断面]
Aで、51はp−型シリコン(Si)基板、52はY]
型不純物ウつル頭域、53はIF」型不純物領域、j1
4はpl−型不純物領域、55はフィールド酸化膜、5
6は不純物ブロック用酸化膜、57は燐珪酸ガラス(P
SG)膜、58は選択fヒ学気相成長導電膜、59はA
I配線、60は侵食されたシリコン基板、61は密着の
よくない燐珪酸ガラス(PSG)膜と選択化学気相成長
導電膜の界面を示している、 同国においては、「)−型シリコン基板51に選択的に
n型不純物ウェル領域52が設けられており、p−型シ
リフ7シ)5 w、51にはn i−74竺不純物領域
53が、11型不純物P7エル領域52にζまp−を型
不純物領域54力iそれぞれ選択的に形成されている。
Aで、51はp−型シリコン(Si)基板、52はY]
型不純物ウつル頭域、53はIF」型不純物領域、j1
4はpl−型不純物領域、55はフィールド酸化膜、5
6は不純物ブロック用酸化膜、57は燐珪酸ガラス(P
SG)膜、58は選択fヒ学気相成長導電膜、59はA
I配線、60は侵食されたシリコン基板、61は密着の
よくない燐珪酸ガラス(PSG)膜と選択化学気相成長
導電膜の界面を示している、 同国においては、「)−型シリコン基板51に選択的に
n型不純物ウェル領域52が設けられており、p−型シ
リフ7シ)5 w、51にはn i−74竺不純物領域
53が、11型不純物P7エル領域52にζまp−を型
不純物領域54力iそれぞれ選択的に形成されている。
11+型不純物餡I!!1i53及び[)1−型不純物
領1残54とA1配線59との接続は電@j ’Jンタ
クト窓部に理め込まれた選択化学気相成長導電膜58を
介して形成されている。
領1残54とA1配線59との接続は電@j ’Jンタ
クト窓部に理め込まれた選択化学気相成長導電膜58を
介して形成されている。
選択化学気相成長導電膜58の成長として、六フッ化タ
シグステン (W)6)の5il14還元を使用ずれは
゛、112還冗とij:lI″シなり、反応生成物の1
11がIト成されないため、周板侵食はかなり抑えられ
るが、反応初刈には必ずSi還元があるため、周板侵食
は完全には抑えられず、特に深さが浅い11F型不純拘
領域53ではF) 型シリコン基板51へのリークを完
全には抑制できなか−・)た。又、n十型不純物領域5
3とp十型不純物領域54では下地の状態が異なるため
成長する選択化学気相成長導電膜58の膜厚が異なり、
p+型不純物頭域54ではn十を不純物領域53の約半
分程度しか成長しないため、電極コンタクト窓部におけ
るA1配線59のステップカバレ・ノジが悪く、配線寿
命が劣化するという欠点があった。。
シグステン (W)6)の5il14還元を使用ずれは
゛、112還冗とij:lI″シなり、反応生成物の1
11がIト成されないため、周板侵食はかなり抑えられ
るが、反応初刈には必ずSi還元があるため、周板侵食
は完全には抑えられず、特に深さが浅い11F型不純拘
領域53ではF) 型シリコン基板51へのリークを完
全には抑制できなか−・)た。又、n十型不純物領域5
3とp十型不純物領域54では下地の状態が異なるため
成長する選択化学気相成長導電膜58の膜厚が異なり、
p+型不純物頭域54ではn十を不純物領域53の約半
分程度しか成長しないため、電極コンタクト窓部におけ
るA1配線59のステップカバレ・ノジが悪く、配線寿
命が劣化するという欠点があった。。
さらに選択化学気相成長導電膜58は絶縁膜上には成長
しない選択成長のために、不純物プロ・ゾク用酸化膜5
6及び燐珪酸ガラス(PSG)股57との密着性が悪い
ので界面に亀裂を生じやすく、信頼P[が著しく低ドす
るという問題もあった。
しない選択成長のために、不純物プロ・ゾク用酸化膜5
6及び燐珪酸ガラス(PSG)股57との密着性が悪い
ので界面に亀裂を生じやすく、信頼P[が著しく低ドす
るという問題もあった。
[発明が解決しようとする問題点]
本発明が解決しようとする問題点は、従来例に示される
上うに、Jk板侵食が完全に抑えられ、I=’地の状態
によらずに均一な膜の成長が可能であり、他の膜との密
着性が良く、電極コンタクI〜窓部を完全に平坦に埋め
込んだ選択化学気相成長導電膜を有するステップカバレ
ッジの良い配線体の形成ができなかったことである。
上うに、Jk板侵食が完全に抑えられ、I=’地の状態
によらずに均一な膜の成長が可能であり、他の膜との密
着性が良く、電極コンタクI〜窓部を完全に平坦に埋め
込んだ選択化学気相成長導電膜を有するステップカバレ
ッジの良い配線体の形成ができなかったことである。
「問題点を解決するための手段」
L記問題点は、第1の導電体と、前記第1の導電体」二
に設けられた絶縁膜と、前記絶縁膜に設けられ、前記第
1の導電体の表面を露出する開孔部と、前記開孔部の側
壁及び底部に設けられた第2の導電体と、前記第2の導
電体の内側の前記開孔部を埋め込んだ第3の導電体と、
前記開孔部において第2及び第3の導電体に接続した第
4の導電体とを(Iiiえてなる本発明の半導体装置に
よって解伏される9 1作 用] 即ち本発明の半導体装置においては、下層導電体く半導
体基板に形成したn生型及びp生型の不純物領域、スパ
ッタあるいは化学気相成長法により形成した金属あるい
は金属シリサイド膜、多結晶シリコン膜、AI膜等〉と
上層A1配線との接続が、下層導電体」−の絶縁膜に形
成した電極コンタク1−窓の側壁及び底部にセルファラ
インに設けられたステップカバレッジの良い導電膜と、
導電膜の内側の電極コンタクト窓を埋め込んだ選択化学
気相成長導電膜とを介して取られている構造に形成され
ている9したがって、電極コンタクト窓部をセルファラ
イン形成した側壁及び底部の導電膜と選択化学気相成長
導電膜とにより完全に平坦に埋め込むことができるので
、ステップカバレッジの良い配線体を形成できることに
より、配線体の寿命を改善できることによる高信頼性を
、アスペクト比が大きい微細な電極コンタクト窓を使用
できることによる高集積化を、セルファライン形成した
バリアメタルとなる導電膜と上層配線体とでセルファラ
イン形成した選択化学気相成長導電膜を完全に包み込む
ことができるため、基板侵食がなく、コンタクト抵抗が
低く、選択性が良く、他の膜との密着性が良く、下地の
状態によらない均一な膜厚を有する選択化学気相成長導
電膜を成長できるので、素子特性を向上できることによ
る高性能化を可能とすることもできる。即ち、極めて高
信頼、高集積且つ高性能な半導体集積回路の形成を可能
とした半導体装置を得ることができる9[実施例] 以下本発明を図示実施例により具体的に説明する。第1
図は本発明の半導体装置における第1の実施例の模式側
断面図、第2図は本発明の半導体装置における第2の実
施例の模式側断面図、第3図(a)〜(0)は本発明の
半導体装置における製造方法の一実施例の工程断面図で
ある。
に設けられた絶縁膜と、前記絶縁膜に設けられ、前記第
1の導電体の表面を露出する開孔部と、前記開孔部の側
壁及び底部に設けられた第2の導電体と、前記第2の導
電体の内側の前記開孔部を埋め込んだ第3の導電体と、
前記開孔部において第2及び第3の導電体に接続した第
4の導電体とを(Iiiえてなる本発明の半導体装置に
よって解伏される9 1作 用] 即ち本発明の半導体装置においては、下層導電体く半導
体基板に形成したn生型及びp生型の不純物領域、スパ
ッタあるいは化学気相成長法により形成した金属あるい
は金属シリサイド膜、多結晶シリコン膜、AI膜等〉と
上層A1配線との接続が、下層導電体」−の絶縁膜に形
成した電極コンタク1−窓の側壁及び底部にセルファラ
インに設けられたステップカバレッジの良い導電膜と、
導電膜の内側の電極コンタクト窓を埋め込んだ選択化学
気相成長導電膜とを介して取られている構造に形成され
ている9したがって、電極コンタクト窓部をセルファラ
イン形成した側壁及び底部の導電膜と選択化学気相成長
導電膜とにより完全に平坦に埋め込むことができるので
、ステップカバレッジの良い配線体を形成できることに
より、配線体の寿命を改善できることによる高信頼性を
、アスペクト比が大きい微細な電極コンタクト窓を使用
できることによる高集積化を、セルファライン形成した
バリアメタルとなる導電膜と上層配線体とでセルファラ
イン形成した選択化学気相成長導電膜を完全に包み込む
ことができるため、基板侵食がなく、コンタクト抵抗が
低く、選択性が良く、他の膜との密着性が良く、下地の
状態によらない均一な膜厚を有する選択化学気相成長導
電膜を成長できるので、素子特性を向上できることによ
る高性能化を可能とすることもできる。即ち、極めて高
信頼、高集積且つ高性能な半導体集積回路の形成を可能
とした半導体装置を得ることができる9[実施例] 以下本発明を図示実施例により具体的に説明する。第1
図は本発明の半導体装置における第1の実施例の模式側
断面図、第2図は本発明の半導体装置における第2の実
施例の模式側断面図、第3図(a)〜(0)は本発明の
半導体装置における製造方法の一実施例の工程断面図で
ある。
全国を通じ同一対象物は同一符号でデす。
第1図はp型シリコン基板を用いた際の本発明の゛1″
、導体装置における第1の実施例の模式側断面図で、1
は1016cm−5程度のp−型の第1のシリコン基板
、2は1016cm−3程度のn型不純物ウェル領域、
3は1020cm−5程度のn生型不純物領域、4は1
0”0cm−’程度のp十型不純物領域、5は600
nm程度のフィールド酸化膜、6は35膜m程度の不純
物ブロック用酸化膜、7は600 nm程度の燐珪酸ガ
ラス(PSG) M、8は電極コンタクト窓の側壁及び
底部の導電膜(Ti膜)、9は電極コンタクト窓埋め込
み導電膜(選択化学気相成長タングステン膜)、10は
1/Jm程度のA1配線を示している。
、導体装置における第1の実施例の模式側断面図で、1
は1016cm−5程度のp−型の第1のシリコン基板
、2は1016cm−3程度のn型不純物ウェル領域、
3は1020cm−5程度のn生型不純物領域、4は1
0”0cm−’程度のp十型不純物領域、5は600
nm程度のフィールド酸化膜、6は35膜m程度の不純
物ブロック用酸化膜、7は600 nm程度の燐珪酸ガ
ラス(PSG) M、8は電極コンタクト窓の側壁及び
底部の導電膜(Ti膜)、9は電極コンタクト窓埋め込
み導電膜(選択化学気相成長タングステン膜)、10は
1/Jm程度のA1配線を示している。
同図においては、p−型シリコン基板1に選択的にn型
不純物ウェル領域2が設けられており、p−型シリコン
基板]にはn十型不純物領域3が、n型不純物ウェル領
域2にはp十型不純物領域4がそれぞれ選択的に形成さ
れている。n十型不純物領域3及びp十型不純物領域4
とA1配線10との接続は電極コンタクト窓の側壁及び
底部にセルファラインに設けられたステップカバレッジ
の良い導電膜(Ti膜〉8と、導電膜8(Ti膜)の内
側の電極コンタクト窓を埋め込んだ選択化学気相成長タ
ングステン膜9とを介して取られている構造に形成され
ている。したがって、電極コンタクト窓部をセルファラ
イン形成した側壁及び底部の導電膜8(11膜)と選択
化学気相成長タングステン膜9により完全に平坦に埋め
込むことができるので、ステップカバレッジの良いAI
配線10を形成できることにより、A1配線10の寿命
を改善できることによる高信頼性を、アスペクト比が大
きい微細な電極コンタクト窓を使用できることによる高
集積化を、セルファライン形成したバリアメタルとなる
導電膜5(ri膜)とAI配線10とてセルファライン
形成した選択fヒ学気相成長りシゲステン膜9を完全に
包み込むことができるため、基板侵食がなく、゛′ノン
タタ1〜虱抗かflU<−i:W択性か良く、絶縁膜と
の密着性を改善し、下地の状態によらない均一な膜Jつ
を有する這択化学気相成長タングステンj模9を成長て
きるのて、素子1.7性を向(−8て゛きることによる
高+′1能化を可能とすることらできる、第2国は本発
明の半導体装置における第2の実地例の模式側断面12
+で、1〜7.0.10は第1図と同じ物を、8aは電
極=1ンタクI・窓のjjljl壁及び底部のIζζ層
重電膜TiN IBM) −8bは電極コンタタト窓の
側壁及び底部の上層導電膜(riJls!>を示してい
る。
不純物ウェル領域2が設けられており、p−型シリコン
基板]にはn十型不純物領域3が、n型不純物ウェル領
域2にはp十型不純物領域4がそれぞれ選択的に形成さ
れている。n十型不純物領域3及びp十型不純物領域4
とA1配線10との接続は電極コンタクト窓の側壁及び
底部にセルファラインに設けられたステップカバレッジ
の良い導電膜(Ti膜〉8と、導電膜8(Ti膜)の内
側の電極コンタクト窓を埋め込んだ選択化学気相成長タ
ングステン膜9とを介して取られている構造に形成され
ている。したがって、電極コンタクト窓部をセルファラ
イン形成した側壁及び底部の導電膜8(11膜)と選択
化学気相成長タングステン膜9により完全に平坦に埋め
込むことができるので、ステップカバレッジの良いAI
配線10を形成できることにより、A1配線10の寿命
を改善できることによる高信頼性を、アスペクト比が大
きい微細な電極コンタクト窓を使用できることによる高
集積化を、セルファライン形成したバリアメタルとなる
導電膜5(ri膜)とAI配線10とてセルファライン
形成した選択fヒ学気相成長りシゲステン膜9を完全に
包み込むことができるため、基板侵食がなく、゛′ノン
タタ1〜虱抗かflU<−i:W択性か良く、絶縁膜と
の密着性を改善し、下地の状態によらない均一な膜Jつ
を有する這択化学気相成長タングステンj模9を成長て
きるのて、素子1.7性を向(−8て゛きることによる
高+′1能化を可能とすることらできる、第2国は本発
明の半導体装置における第2の実地例の模式側断面12
+で、1〜7.0.10は第1図と同じ物を、8aは電
極=1ンタクI・窓のjjljl壁及び底部のIζζ層
重電膜TiN IBM) −8bは電極コンタタト窓の
側壁及び底部の上層導電膜(riJls!>を示してい
る。
同図においては、電極コンタクI・窓の側壁及び底部ニ
)131d4’t ル導電膜がriN IIQ8aとr
illQ8bノ2層JP II>なっていること及びこ
の2層膜をAI配線10の−Fに残していること以外は
第1の実施例と同ヒ横逍にJF3代されている 本実施
例においては、第1の実施例の効果に加え、liN膜8
aをA1配線10のFに形成しているため、スI〜レス
マイグレーシ三1ンに強いAI配線10の形成が可能で
、さ(、、t、二M 命を改善できることによる高信頼
性を実現できる2次いで本イ31!11に係る゛1′、
桿体装置の製造方法の実施例に′)いて第3図(a)〜
、(C)及び第1]司を参照して説明する、ただし、こ
こでは電極77ンタクI−窓及び配線体の形成に関する
製逍方法のみを記述し、一般の半導体集積回路に搭載さ
れる各掻の素子(1−ラシジスタ、祇抗、容是等)のj
F3成に関する製造方法の記述は前略する、 第31図(a) 通常のll)CO8法による素r−分離技決を適用する
ことにより、r)−型シリコン基板lにn、−ノ’、、
’j不純物ウェル領域2及び600 nm程度のフィー
ルド酸化膜5を形成する9 第3図(1)) 次いでイオン注入用の薄い酸化膜(図示せず)を形成す
る9次いで通常のフォI〜リソグラフィー技術を利用し
、レジスト(図示せず)をマスク層として、砒素をイオ
ン注入してn十型不純物領域3を選択的に画定して後、
レジスI・を除去する。
)131d4’t ル導電膜がriN IIQ8aとr
illQ8bノ2層JP II>なっていること及びこ
の2層膜をAI配線10の−Fに残していること以外は
第1の実施例と同ヒ横逍にJF3代されている 本実施
例においては、第1の実施例の効果に加え、liN膜8
aをA1配線10のFに形成しているため、スI〜レス
マイグレーシ三1ンに強いAI配線10の形成が可能で
、さ(、、t、二M 命を改善できることによる高信頼
性を実現できる2次いで本イ31!11に係る゛1′、
桿体装置の製造方法の実施例に′)いて第3図(a)〜
、(C)及び第1]司を参照して説明する、ただし、こ
こでは電極77ンタクI−窓及び配線体の形成に関する
製逍方法のみを記述し、一般の半導体集積回路に搭載さ
れる各掻の素子(1−ラシジスタ、祇抗、容是等)のj
F3成に関する製造方法の記述は前略する、 第31図(a) 通常のll)CO8法による素r−分離技決を適用する
ことにより、r)−型シリコン基板lにn、−ノ’、、
’j不純物ウェル領域2及び600 nm程度のフィー
ルド酸化膜5を形成する9 第3図(1)) 次いでイオン注入用の薄い酸化膜(図示せず)を形成す
る9次いで通常のフォI〜リソグラフィー技術を利用し
、レジスト(図示せず)をマスク層として、砒素をイオ
ン注入してn十型不純物領域3を選択的に画定して後、
レジスI・を除去する。
次いて゛同様の方法(、、二より、硼素をイオン;r人
して1)1型不純物領域・1を選択的に画定する。次い
で不要のイオン注入用の薄い酸化1模をエツチング除去
する 第31′A(c) 次いて不純物フlフ・ツタ用酸fヒ膜6撓び燐f;ミ酸
ガラス(PSG) l臣7をI’rt’j ?欠F1父
長させる5、次いて1弱く酷熱処理をおこない、ロ生型
不純物饋域3及びp −)型不純物領域4を活性化させ
、深さを制御する。次いで通常のフォI・リゾクラフィ
ー技H・iを利用し、レシスl−([X+示せず)をマ
スク層として、(1rK酸ガラス(PSG) IBM7
及び不純物フ四・ツタ用酸fヒ膜6を選択的にエツチン
グし、電極コンタク1〜窓を形成する 次いてルシスI
へを除去する、 第31スI((1) 次いでスバ・ツタにより80膜m程度のTiplAをr
+Q長する。;シ診)てブラ:)、二ノ1ヒ字気相1】
(長窒fヒjじ冒1を1反長し、5′コノノ性F’ライ
エリチングをおこない電(函″7シタタ1〜窓部に理め
込む、次いて゛アラ又71ヒ学気相戒長窒化1摸11を
マスク層として11膜を異方(’jミドライエ・Vチン
グし、電極二1ンタクI−・窓の1i(ll壁及び底部
にのみ11膜8を残す2次いで11脱8の表面をわずか
に酸化し、酸化膜12を成長する 第3図(e) 次いでプラズマ化学気相成長窒化膜11をボイlしした
リン酸により工・ソチングする、次いで選択化学気相成
長タングステン収りを露出した11膜8Lに成長させ、
電極コンタクI・窓を埋め込む9次いで酸fヒ膜12を
エツチング除去する1、第1図 次いでスバ・ツタにより1アm程度のA1膜を成長させ
る、次いで通常のフォI〜リゾグラフィー社術を利用し
、レジスI−(II示せず)をマスク層として、AI膜
を選択的に工・ソチシグし、A1配線10を形成する、
次いで不要のI/ジスIへを除去し、半導体装置を完成
する。
して1)1型不純物領域・1を選択的に画定する。次い
で不要のイオン注入用の薄い酸化1模をエツチング除去
する 第31′A(c) 次いて不純物フlフ・ツタ用酸fヒ膜6撓び燐f;ミ酸
ガラス(PSG) l臣7をI’rt’j ?欠F1父
長させる5、次いて1弱く酷熱処理をおこない、ロ生型
不純物饋域3及びp −)型不純物領域4を活性化させ
、深さを制御する。次いで通常のフォI・リゾクラフィ
ー技H・iを利用し、レシスl−([X+示せず)をマ
スク層として、(1rK酸ガラス(PSG) IBM7
及び不純物フ四・ツタ用酸fヒ膜6を選択的にエツチン
グし、電極コンタク1〜窓を形成する 次いてルシスI
へを除去する、 第31スI((1) 次いでスバ・ツタにより80膜m程度のTiplAをr
+Q長する。;シ診)てブラ:)、二ノ1ヒ字気相1】
(長窒fヒjじ冒1を1反長し、5′コノノ性F’ライ
エリチングをおこない電(函″7シタタ1〜窓部に理め
込む、次いて゛アラ又71ヒ学気相戒長窒化1摸11を
マスク層として11膜を異方(’jミドライエ・Vチン
グし、電極二1ンタクI−・窓の1i(ll壁及び底部
にのみ11膜8を残す2次いで11脱8の表面をわずか
に酸化し、酸化膜12を成長する 第3図(e) 次いでプラズマ化学気相成長窒化膜11をボイlしした
リン酸により工・ソチングする、次いで選択化学気相成
長タングステン収りを露出した11膜8Lに成長させ、
電極コンタクI・窓を埋め込む9次いで酸fヒ膜12を
エツチング除去する1、第1図 次いでスバ・ツタにより1アm程度のA1膜を成長させ
る、次いで通常のフォI〜リゾグラフィー社術を利用し
、レジスI−(II示せず)をマスク層として、AI膜
を選択的に工・ソチシグし、A1配線10を形成する、
次いで不要のI/ジスIへを除去し、半導体装置を完成
する。
以上実施例に示したように、本発明の半導体装:1う:
(、こ上hL:J、、電極コンタタI−窓部をセルファ
ライン形成した側壁及び底部の導電膜と選択化学気相成
長導電膜により完全に平坦に埋め込むことができるので
、ステップ力八レッジの良い配線体を形成できることに
より、配線体の寿命を改善できること(1こよる高信頼
性を、アスベク■・比か大きい微細な電極コンタクI・
窓を使用できることによる高集積fヒを、セルファライ
ン形成したバリアメタルとなる導電膜と上層配線体とて
セルファライン形成した選択化学気相成長導電膜を完全
に包み込むことができるため、基板侵食がなく、コンタ
クI・抵抗が低く、選択性か良く、他の膜との密着性が
良く、ド地の状油によらない1勺−な膜J3.(をイ1
゛する定訳化”i”気相成長ン9 ’;’L:膜を成長
できるのて、素子特性を向上できることによる高性能化
を可能とすることもできる。
(、こ上hL:J、、電極コンタタI−窓部をセルファ
ライン形成した側壁及び底部の導電膜と選択化学気相成
長導電膜により完全に平坦に埋め込むことができるので
、ステップ力八レッジの良い配線体を形成できることに
より、配線体の寿命を改善できること(1こよる高信頼
性を、アスベク■・比か大きい微細な電極コンタクI・
窓を使用できることによる高集積fヒを、セルファライ
ン形成したバリアメタルとなる導電膜と上層配線体とて
セルファライン形成した選択化学気相成長導電膜を完全
に包み込むことができるため、基板侵食がなく、コンタ
クI・抵抗が低く、選択性か良く、他の膜との密着性が
良く、ド地の状油によらない1勺−な膜J3.(をイ1
゛する定訳化”i”気相成長ン9 ’;’L:膜を成長
できるのて、素子特性を向上できることによる高性能化
を可能とすることもできる。
なお、上記実施例に」3いては、第1の導電体として半
導体基板に形成した不純物領域について説明しているが
、不純物領域に限定されることなく、金属膜、金属シリ
サイド膜、多結晶シリコン膜、AI配線等導電体であれ
ばいかなる物でも本発明は成立する。
導体基板に形成した不純物領域について説明しているが
、不純物領域に限定されることなく、金属膜、金属シリ
サイド膜、多結晶シリコン膜、AI配線等導電体であれ
ばいかなる物でも本発明は成立する。
[発明の効果]
以上説明のように本発明によれば、MIS及びバイポー
ラ型半導体装置において、電極コンタク1〜窓をセルフ
ァライン形成した側壁及び底部の導電膜と選択化学気相
成長導電膜とにより完全に平坦に埋め込むことができる
ので、」二層に形成する配線体の寿命を改善できること
による高信頼性を、アスペクト比が大きい微細な電極コ
ンタクト窓を使用できることによる高集積化を、選択化
学気相成長導電膜をバリアメタルとなる導電膜と上層配
線体とで完全に包み込むことができるため、1、?性力
fヒのない選択化学気相成長導電膜を成長できることに
よる高性能化を可能にすることができる。即ち、極めて
高信頼、高集積且つ高性能な半導体集積回路の形成を可
能とした半導体装置を得ることができる。
ラ型半導体装置において、電極コンタク1〜窓をセルフ
ァライン形成した側壁及び底部の導電膜と選択化学気相
成長導電膜とにより完全に平坦に埋め込むことができる
ので、」二層に形成する配線体の寿命を改善できること
による高信頼性を、アスペクト比が大きい微細な電極コ
ンタクト窓を使用できることによる高集積化を、選択化
学気相成長導電膜をバリアメタルとなる導電膜と上層配
線体とで完全に包み込むことができるため、1、?性力
fヒのない選択化学気相成長導電膜を成長できることに
よる高性能化を可能にすることができる。即ち、極めて
高信頼、高集積且つ高性能な半導体集積回路の形成を可
能とした半導体装置を得ることができる。
第1目は本発明の半導体装置における第1の実施例の模
式側断面図、 第21−/Ili本発明の゛1′、導体製置に」5ける
第2の実施例の模式側断面図、 第3図(a)〜(e)は本発明の半導体装置における製
込方法の一尖施例の−に程断面図、第4図は従来の半導
体装置の模式側断面図である9 図において、 1はp−型シリコン基板、 2はn型不純物ウェル領域、 3はn十型不純物領域、 /1は「)1型不純物領域、 5はフィールド酸fヒ膜、 (バ」不純物71コツク用酸化1模、 7は燐珪酸ガラス(psc)膜、 8は電極コンタクト窓の側壁及び底部の導電膜(Ti膜
)、 8aは電極コンタクト窓の側壁及び底部の下層導電膜(
TiN J模)、 81)は電極コンタクI・窓の側壁及び底部の上層導電
IM(Ti膜)。 9は電極コンタクI・窓埋め込み導電膜(3z択化学気
相成長タングステンM)、 10はA1配線 を示ず。
式側断面図、 第21−/Ili本発明の゛1′、導体製置に」5ける
第2の実施例の模式側断面図、 第3図(a)〜(e)は本発明の半導体装置における製
込方法の一尖施例の−に程断面図、第4図は従来の半導
体装置の模式側断面図である9 図において、 1はp−型シリコン基板、 2はn型不純物ウェル領域、 3はn十型不純物領域、 /1は「)1型不純物領域、 5はフィールド酸fヒ膜、 (バ」不純物71コツク用酸化1模、 7は燐珪酸ガラス(psc)膜、 8は電極コンタクト窓の側壁及び底部の導電膜(Ti膜
)、 8aは電極コンタクト窓の側壁及び底部の下層導電膜(
TiN J模)、 81)は電極コンタクI・窓の側壁及び底部の上層導電
IM(Ti膜)。 9は電極コンタクI・窓埋め込み導電膜(3z択化学気
相成長タングステンM)、 10はA1配線 を示ず。
Claims (2)
- (1)第1の導電体と、前記第1の導電体上に設けられ
た絶縁膜と、前記絶縁膜に設けられ、前記第1の導電体
の表面を露出する開孔部と、前記開孔部の側壁及び底部
に設けられた第2の導電体と、前記第2の導電体の内側
の前記開孔部を埋め込んだ第3の導電体と、前記開孔部
において前記第2及び第3の導電体に接続した第4の導
電体とを備えてなることを特徴とする半導体装置。 - (2)前記第1、第2及び第4の導電体は単層あるいは
複数層からなり、且つ第3の導電体は単層の選択化学気
相成長導電膜からなることを特徴とする特許請求の範囲
第一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036649A JPH03239365A (ja) | 1990-02-17 | 1990-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036649A JPH03239365A (ja) | 1990-02-17 | 1990-02-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03239365A true JPH03239365A (ja) | 1991-10-24 |
Family
ID=12475704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2036649A Pending JPH03239365A (ja) | 1990-02-17 | 1990-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03239365A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62206852A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
JPS63244861A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置とその製造方法 |
JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
JPH01225336A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1990
- 1990-02-17 JP JP2036649A patent/JPH03239365A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62206852A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
JPS63244861A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置とその製造方法 |
JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
JPH01225336A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5330934A (en) | Method of fabricating a semiconductor device having miniaturized contact electrode and wiring structure | |
KR900008387B1 (ko) | 반도체장치 제조방법 | |
EP0076105A2 (en) | Method of producing a bipolar transistor | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
US4425379A (en) | Polycrystalline silicon Schottky diode array | |
US6472303B1 (en) | Method of forming a contact plug for a semiconductor device | |
US20050275109A1 (en) | Semiconductor device and fabricating method thereof | |
EP0144762A1 (en) | Methods for forming closely spaced openings and for making contacts to semiconductor device surfaces | |
KR0171050B1 (ko) | 반도체 소자의 제조방법 | |
KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
US7605445B2 (en) | Sealed nitride layer for integrated circuits | |
JPH03239365A (ja) | 半導体装置 | |
US7329606B1 (en) | Semiconductor device having nanowire contact structures and method for its fabrication | |
KR100272270B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP2886911B2 (ja) | 半導体装置の製造方法 | |
RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
KR100331285B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
KR100196217B1 (ko) | 플러그의 형성방법 | |
JP2940986B2 (ja) | 半導体装置の製造方法 | |
US5565381A (en) | Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method | |
JPH0536625A (ja) | 半導体装置の製造方法 | |
JPH06224310A (ja) | 半導体装置の製造方法 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPS628542A (ja) | 半導体装置の製造方法 |