KR100196217B1 - 플러그의 형성방법 - Google Patents
플러그의 형성방법 Download PDFInfo
- Publication number
- KR100196217B1 KR100196217B1 KR1019960043426A KR19960043426A KR100196217B1 KR 100196217 B1 KR100196217 B1 KR 100196217B1 KR 1019960043426 A KR1019960043426 A KR 1019960043426A KR 19960043426 A KR19960043426 A KR 19960043426A KR 100196217 B1 KR100196217 B1 KR 100196217B1
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- forming
- layer
- substrate
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 플러그의 형성 방법에 관한 것으로서 기판 상에 절연막을 형성하는 공정과, 상기 절연말 상에 소정 부준을 노출시키는 접촉 홀을 형성하는 공정과, 상기 접촉 홀의 내부 표면 및 절염막 상에 상기 접촉 홀을 채우도록 장벽층 및 도선층을 순차적으로 형성하는 공정과, 상기 기판의 하부에 식각 가스를 고압으로 불어주면서 상기 절연막 상의 상기 도선층을 상기 장벽층이 노출되도록 에치백하여 접촉 홀 내에 접촉 홀을 형성하는 공정을 구비한다. 따라서, 도선층을 에치 백할 때 기판의 하부에 고압으로 많은 양의 식각 가스를 불어 주어 기판의 온도를 낮게하여 도선층과 장벽층의 식각 선택비를 증가시켜 도선층 식각시 장벽층이 식각되는 것을 억제하므로 공정 여유도를 향상시킬 수 있으며, 또한 도선층과 장벽층의 식각 선택비를 증가시키므로 도선층 과도 식각시 장벽층의 돌출된 부분이 오목한 부분 보다 빠르게 식각되어 장벽층의 표면이 평탄하게 된다.
Description
제1도는(a) 내지 (c)는 본 방명에 따른 플러그의 형성방법을 도시하는 제조공정도.
제2는 종래 기술과 본 발명에 따른 장벽층과 도선층의 식각 선택비를 비교한 그래프.
제3도는 종래 기술과 본 발명에 따른 장벽층의 균일도를 비교한 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 13 : 확산영역
15 : 접촉 홀 17 : 절연막
19 : 장벽층 21 : 도선층
23 : 플러그
본 발명은 플러그의 형성방법에 관한 것으로서, 특히, 에치 백(etch back) 공정시 장벽층과 도선층의 식각 선택비를 크게하여 공정 여유도 (margine)를 향상시킬 수 있는 플러그의 형성방법에 관한 것이다.
플러그는 층간절연막에 형성되는 접촉 홀에 형성되어 하부의 반도체 기판에 불순물이 도핑되어 형성된 확산영역 또는 하부의 배선을 상부의 배선과 전기적으로 연결하는 것이다.
종래 기술에 따른 플러그의 형성방법은 불순물이 도핑된 확산영역이 형성되거나, 또는, 금속 배선이 형성된 기판 상에 절연막의 형성한 후 상기 확산영역 또는 금속 배선의 소정 부분을 노출시키는 접촉 홀을 형성한다. 그리고, 접촉 홀의 내부 표면 및 절연막 상에 질화티타늄(TiN) 등의 장벽층과 텡스텐(W) 등의 도선층을 순차적으로 증착하고, 절연막 상의 도선층을 장벽층이 노출되게 에치 백하여 접촉 홀 내에 플러그를 형성한다.
상술한 종래 기술에 따른 플러그의 형성방법은 장벽층을 이루는 TiN이 상온에서 식각율이 크므로 에치 백할 때 도선층과 장벽층이 식각선택비를 갖도록 기판의 하부에 He 등의 가스를 식각 가스로 7Torr이하의 저압으로 불어주어 기판을 냉각시킨다.
그러나, 장벽층을 이루는 TiN의 균일도가 30% 이상으로 표면이 평탄하지 않을 뿐만 아니라 에치 백 공정시 기판 하부에 불어주는 식각 가스의 압력이 낮아 양이 적으므로 기판의 온도 저하에 한계가 있어 도선층과 장벽층의 식각 선택비가 20 : 1 정도로 낮게 되어 도선층 식각시 장벽층도 식각되므로 공정 요유도가 감소되는 문제점이 있었다.
따라서, 본 발명의 목적은 장벽층과 도선층의 식각 선택비를 증가시켜 공정 여유도를 향상시킬 수 있는 플러그의 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 플러그의 형성방법은 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 접촉 홀을 형성하는 공정과, 상기 접촉 홀의 내부 표면 및 절연막 상에 상기 접촉 홀을 채우도록 장벽층 및 도선층을 순차적으로 형성하는 공정과, 상기 기판의 하부에 식각 가스를 고압으로 불어주면서 상기 절연막 상의 상기 도선층을 상기 장벽층이 노출되도록 에치백하여 접촉 홀 내에 접촉 홀을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제1도(a) 내지(c)는 본발명에 따른 플러그의 형성 방법을 도시하는공정도이다.
제1도(a)를 참조하면, 불순물이 고농도로 도핑된 확산영역(13)이 형성된 기판(11) 상에 산화실리콘 등으로 이루어진 절연막(15)을 두껍게 형성한다. 상기에서 기판(11)을 확산영역(13)이 형성된 반도체기판으로 설명하였으나 반도체기판 상에 형성된 금속 배선일 수도 있다. 그리고, 절연막(15)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 제거하여 확산영역(13)을 노출시키는 접촉 홀(15)을 형성한다.
제1도(b)를 참조하면, 접촉 홀(15)의 내부 표면 및 절연막(17) 상에 TiN 등과 텅스텐 등을 순차적으로 증착하여 장벽층(19)과 도선층(21)을 형성한다. 상기에서, 장벽층(19)은 접촉 홀(15)에 의해 노출된 확산영역(13)과 접촉되어 전기적으로 연결되며, 도선층(21)은 장벽층(19) 상에 접촉 홀(15)을 채우도록 두껍게 증착되어 형성된다.
제1도(c)를 참조하면, 절연막(15) 상의 도선층(21)을 장벽층(19)이 노출되게 에치 백한다. 이 때, 접촉 홀(15) 내의 도선층(21)은 제거되지 않고 잔류되어 플러그(23)를 형성한다. 상기에서, 도선층(21)을 에치 백할 때 기판(11)의 하부에 He 등의 가스를 식각 가스로 8 ∼ 20 Torr 정도의 고압으로 불어주어 기판(11)을 냉각시키므로 장벽층(19)의 식각 속도를 저하시킨다. 그러므로, 도선층(21)을 에치 백할 때 장벽층(19)의 식각 속도를 저하시켜 식각 선택비를 크게하여 제거되는 것을 억제하며 또한 두껍게 형성된 부분을 부분적으로 식각하므로 표면을 평탄하게 한다. 상기에서, 접촉 홀(15)내의 장벽층(19)과 이 장벽층(19) 상에 제거되지 않고 잔류하는 도선층(21)은 플러그(23)가 된다.
제2도 및 제3도는 종래 기술과 본 발명에 따라 기판(11) 하부에 식각 가스의 압력을 변화시킬 때의 장벽층(19)과 도선층(21)의 식각 선택비 및 장벽층(19)의 균일도를 비교한 그래프이다.
제2도를 참조하면, 도선층(21) 식각시 기판(11)의 하부에 불어주는 식각 가스의 압력이 종래와 같이 7 Torr 정도이면 장벽층(19)고 도선층(21)의 식각 선택비는 1 : 17 정도이고, 본 발명과 같이 고압, 예를 들면, 15 Torr 정도의 고압이면 1 : 36 정도로 증가된다. 그러므로, 절연막(17) 상부에 증착된 도선층(21)을 제거할 때 장벽층(19)이 제거되는 것을 억제하여 절연막(17)이 노출되는 것을 방지한다.
제3도를 참조하면, 도선층(21) 식각시 기판(11)의 하부에 불어주는 식각 가스의 압력이 종래와 같이 7 Torr 정도이면 장벽층(19)의 표면 균일도는 32% 정도로 평탄하지 않으나, 본 발명과 같이 고압, 예를 들면, 15 Torr 정도의 고압이면 14% 정도로 평탄하게 된다. 이는 장벽층(19)의 식각 속도가 늦어 도선층(21)의 과도 식각시 장벽층(19)의 돌출된 부분이 오목한 부분 보다 빠르게 식각되므로 이 장벽층(19)의 표면이 평탄하게 된다.
상술한 바와 같이 본 발명에 따른 플러그의 형성방법은 기판 상에 절연막을 형성한 후 접촉 홀을 이 접촉 홀의 내부 표면 및 절연막 상에 TiN 등과 텅스템 등을 순차적으로 증착하여 장벽층과 도선층을 형성한다. 그리고, 기판의 하부에 He 등의 식각 가스를 8 ∼ 20 Torr 정도의 고압으로 불어 기판을 냉각시키면서 절연막 상의 도선층을 장벽층이 노출되도록 에치백하여 접촉 홀 내부에 플러그를 형성한다.
따라서, 본 발명은 도선층을 에치 백할 때 기판의 하부에 고압으로 많은 양의 식각 가스를 불어 주어 기판의 온도를 낮게하여 도선층과 장벽층의 식각 선택비를 증가시켜 도선층 식각시 장벽층이 식각되는 것을 억제하므로 공정 여유도를 향상시킬 수 있는 잇점이 있다. 또한, 도선층과 장벽층의 식각 선택비를 증가시키므로 도선층 과도 식각시 장벽층의 돌출된 부분이 오목한 부분 보다 빠르게 식각되어 장벽층의 표면이 평탄하게 되는 잇점이 있다.
Claims (3)
- 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 접촉 홀을 형성하는 공정과, 상기 접촉 홀의 내부 표면 및 절연막 상에 상기 접촉 홀을 채우도록 장벽층 및 도선층을 순차적으로 형성하는 공정과, 상기 기판의 하부에 식각 가스를 고압으로 불어주면서 상기 절연막상의 상기 도선층을 상기 장벽층이 노출되도록 에치백하여 접촉 홀 내에 접촉 홀을 형성하는 공정을 구비하는 반도체장치의 플러그 형성방법.
- 제1항에 있어서, 상기 식각 가스로 He 가스를 사용하는 반도체장치의 플러그 형성 방법.
- 제2항에 있어서, 상기 식각 가스를 8 ∼ 20 Torr의 압력으로 불어주는 반도체장치의 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043426A KR100196217B1 (ko) | 1996-10-01 | 1996-10-01 | 플러그의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043426A KR100196217B1 (ko) | 1996-10-01 | 1996-10-01 | 플러그의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025404A KR19980025404A (ko) | 1998-07-15 |
| KR100196217B1 true KR100196217B1 (ko) | 1999-06-15 |
Family
ID=19475902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043426A KR100196217B1 (ko) | 1996-10-01 | 1996-10-01 | 플러그의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100196217B1 (ko) |
-
1996
- 1996-10-01 KR KR1019960043426A patent/KR100196217B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025404A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100455804B1 (ko) | 집적회로 제작시 서로 다른 높이의 금속층간 인터레벨유전층을 형성하는 방법 | |
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| US4446613A (en) | Integrated circuit resistor and method of fabrication | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6287957B1 (en) | Self-aligned contact process | |
| US20050275109A1 (en) | Semiconductor device and fabricating method thereof | |
| US5457070A (en) | Method of forming a step compensated semiconductor device | |
| US6444572B2 (en) | Semiconductor processing methods of forming a contact opening | |
| US6255168B1 (en) | Method for manufacturing bit line and bit line contact | |
| KR20040058743A (ko) | 반도체소자의 콘택 패드 형성 방법 | |
| KR100196217B1 (ko) | 플러그의 형성방법 | |
| US7605445B2 (en) | Sealed nitride layer for integrated circuits | |
| US6146997A (en) | Method for forming self-aligned contact hole | |
| KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| KR100291415B1 (ko) | 반도체장치의콘택형성방법 | |
| US20220238637A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| KR20020002081A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100474989B1 (ko) | 장벽층을이용한반도체장치의커패시터형성방법 | |
| KR100200307B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR20000004548A (ko) | 반도체 소자의 콘택 형성방법 | |
| US6246116B1 (en) | Buried wiring line | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR20010006944A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR0154767B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |