JP3518110B2 - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JP3518110B2
JP3518110B2 JP31119695A JP31119695A JP3518110B2 JP 3518110 B2 JP3518110 B2 JP 3518110B2 JP 31119695 A JP31119695 A JP 31119695A JP 31119695 A JP31119695 A JP 31119695A JP 3518110 B2 JP3518110 B2 JP 3518110B2
Authority
JP
Japan
Prior art keywords
layer
forming
refractory metal
barrier layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31119695A
Other languages
English (en)
Other versions
JPH09148435A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31119695A priority Critical patent/JP3518110B2/ja
Publication of JPH09148435A publication Critical patent/JPH09148435A/ja
Application granted granted Critical
Publication of JP3518110B2 publication Critical patent/JP3518110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置等で適用
される多層配線形成方法に関し、更に詳しくは、バリア
層および高融点金属層を含む配線層をステップカバレッ
ジ良く、また平坦な配線層表面を安定に形成しうる多層
配線形成方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化、高
性能化が進展するに伴い、半導体チップ上では配線部分
が占有する面積の割合が増加する傾向にある。配線領域
の拡大による半導体チップ面積の増大を避けるために
は、多層配線およびコンタクト電極による層間接続が必
須のプロセスとなっている。従来、電極・配線形成方法
としては、AlやAl合金をスパッタリングによる形成
することが広く行われてきた。しかし、上述のように配
線の多層化が進展し、その結果として半導体基板の表面
段差や接続孔のアスペクト比の増大が顕著となりつつあ
る状況下においては、スパッタリングによる方法ではス
テップカバレッジの不足による接続不良や断線が重大な
問題となってきた。
【0003】そこで近年、W、Mo、Ta等の高融点金
属層やAl、Al合金、Cu等の金属を接続孔内に選択
的に成長させて埋め込む、各種の選択CVD法が提案さ
れている。この選択CVDは、金属ハロゲン化物や金属
カルボニル、有機金属化合物等のソースガスを、接続孔
底部に露出する下層配線材料により還元して構成金属を
所望部分に選択的に析出させるものである。しかし選択
CVDは、同一CVD装置内でバッチ数を重ねると次第
にその選択性が劣化し、層間絶縁膜上等、不所望の部位
にも析出する傾向がある。また、ネイルヘッドと呼称さ
れる接続孔上の過剰成長部分が発生した場合には、その
部分を除去するためのエッチバックの制御性や均一性に
乏しいこと等の未解決の問題があり、未だ実用レベルに
達していないのが現状である。
【0004】かかる実情に鑑み、選択CVDに代わって
見直されつつあるのがブランケットCVDによる電極・
配線形成方法である。ブランケットCVDは、成長下地
面の化学的性質の行かんに関わらず、下地全面に選択性
無く析出することからかかる名称が付けられる。ブラン
ケットCVDの一例として、接続孔が開口された層間絶
縁膜の全面を被覆した、この接続孔を埋め込むようにW
等の高融点金属層を形成するプロセスが代表例である。
なお、ブランケットCVDによるWのコンタクトホール
埋め込みに関して一般的な解説記事が、例えば月刊セミ
コンダクターワールド誌1990年11月号220ペー
ジに掲載されている。
【0005】ところで、ブランケットCVDによるW等
の高融点金属は残留応力が大きく、下地の導電材料層や
層間絶縁膜との密着性が充分ではない。このため配線剥
離やコンタクト抵抗の増大等の問題を生じる場合があ
る。また下地の導電材料層との間に、不所望な拡散を生
じることもある。そこで高融点金属層形成前に、下地層
としてTi/TiN等の積層構造からなるTi系材料層
を、密着層を兼ねるバリア層として薄くコンフォーマル
に形成しておくことが通常おこなわれる。バリア層は通
常スパッタリングや反応性スパッタリングにより形成さ
れるが、接続孔の開口径縮小しアスペクト比が大きく
なるにつれ、よりステップカバレッジに優れたCVD法
により形成される場合もある。
【0006】
【発明が解決しようとする課題】このように、Ti系材
料層からなるバリア層形成は、ブランケットCVDによ
る高融点金属層の形成には必須のプロセスとなってい
る。しかしながら実際の製造段階においては、これら一
連のプロセスの安定性には解決すべき問題点が残ってい
る。それは、バリア層上にブランケットCVDにより形
成する高融点金属層に異常成長部が発生する場合がある
ことである。
【0007】すなわち、W等の高融点金属層をブランケ
ットCVDによ形成する場合、この高融点金属層の一
部領域の成長速度が異常に大きくなる減少である。これ
を図2(a)〜(c)を参照して説明する。
【0008】図2(a)〜(c)は従来のブランケット
CVDによる高融点金属層形成における問題点を示す概
略断面図である。まず図2(a)に示すように、導電材
料層1上の層間絶縁膜2に接続孔3を開口し、さらにT
i系材料によるバリア層4を薄くコンフォーマルに、す
なわち下地の接続孔3の段差形状を反映するように形成
する。
【0009】この状態でまずSiH4還元法によるブラ
ンケットCVD条件により、高融点金属の核形成を短時
間おこなう。この初期層形成処理により、バリア層4上
には極く薄い高融点金属層5が形成されるとともに、一
部の領域において異常成長部6が発生する。この状態を
図2(b)に示す。
【0010】この後、H2還元法によるブランケットC
VD条件に切り替えて、高融点金属層を所望の厚さに
迄成長する。このH2還元法の段階においては、新たな
異常成長が生じることはないが、先のSiH4還元法に
よる初期層の表面形状を引き継いで、高融点金属層5の
表面には異常成長部6が残留する。この状態を図2
(c)に示す。
【0011】この後、高融点金属層5およびバリア層4
をエッチバックして接続孔内にのみ残し、コンタクトプ
ラグを形成するか、あるいは高融点金属層5およびバリ
ア層4を配線形状にパターニングして上層配線を形成す
る(ともに図示せず)。
【0012】しかしながら、いずれの方法においても異
常成長部6の形状を引き継いで、コンタクトプラグや上
層配線の平坦性が悪化したり、残査として残る。このた
め、この後のプロセスで形成する上部構造層のステップ
カバレッジが悪化したり、短絡等を発生し、多層配線の
信頼性を低下する原因となる。
【0013】本発明は上述した従来の多層配線形成方法
における問題点を解決することをその課題とする。すな
わち本発明の課題は、Ti系材料層等のバリア層上にブ
ランケットCVDによる高融点金属層を形成する際の異
常成長を防止し、信頼性の高い多層配線形成方法を提供
することである。
【0014】
【課題を解決するための手段】本発明の多層配線形成方
法は、導電材料層上の層間絶縁膜に接続孔を開口する工
程、この接続孔内および層間絶縁膜上にTi系材料層か
らなる密着層を兼ねるバリア層をコンフォーマルに形成
する工程、このバリア層上に、高融点金属層を形成する
工程を有する多層配線形成方法であって、このバリア層
表面にスパッタエッチング処理からなる均質化処理を施
て均質化層を形成した後、連続的に高融点金属層をブ
ランケットCVD法により形成することを特徴とするも
のである。ここで連続的という用語は、均質化層が形成
された被処理基板を大気等に曝すことなく、直ちに高融
点金属層を形成することを意味する。以下の連続的とい
う用語についても上記と同義である。このためには、被
処理基板に均質化処理を施すためのスパッタエッチング
装置等と、ブランケットCVD装置とをゲートバルブで
連接した、連続処理装置を採用することが望ましい。
【0015】本発明の一実施態様においては、この均質
化処理は、Ar等の希ガスによるスパッタエッチング処
理であることを特徴とする。
【0016】本発明の多層配線形成方法は、導電材料層
上の層間絶縁膜に接続孔を開口する工程、この接続孔内
および層間絶縁膜上にTi系材料層からなる密着層を兼
ねるバリア層をコンフォーマルに形成する工程、このバ
リア層上に、高融点金属層を形成する工程を有する多層
配線形成方法であって、このバリア層表面にイオン注入
処理からなる均質化処理を施して非晶質化した均質化層
を形成した後、連続的に高融点金属層をブランケットC
VD法により形成することを特徴とするものである。
【0017】つぎに作用の説明に移る。本発明者は、T
i系材料層からなるバリア層上に、W等の高融点金属層
をブランケットCVDにより形成する場合に異常成長部
が発生する原因につき検討を加えた結果、Ti系材料層
の表面に特異的に化学的活性が高い活性中心が離散的に
形成されていることが判明した。
【0018】かかる活性中心を有するバリア層上に、S
iH4還元法によるブランケットCVD条件により高融
点金属の核形成を施した場合には、この活性中心上に高
融点金属層の異常成長部が形成され易いことを確認し
た。
【0019】この活性中心の発生原因に一つとして、T
i系材料層のうち、特にTiN層にピンホールや、結晶
粒界等で膜質の弱い箇所が存在するためと考えられる。
このようなウィークポイントが存在するTi系材料層上
にWF6/SiH4系反応ガスを流すと、その個所からW
6ガスが侵入する。TiNの下層は元来非常に化学的
活性の高いTi金属であるので、その部分でWF6が選
択的に還元される一方、副反応生成物としてTiFx
形成され、このTiFxが異常成長の核となるのであ
る。
【0020】活性中心のもう一つの発生原因と考えられ
るのは、スパッタリングあるいは反応性スパッタリング
によりTi系材料層を形成する場合に、スパッタリング
装置の放電の不均一あるいは不安定から、局部的に電流
密度が大きい部分あるいは異常放電部分が発生し、この
部分の表面が化学的な活性中心となることである。スパ
ッタリングにおける放電の不均一の原因は、例えばTi
金属のターゲット材料とする場合、大電力密度でスパッ
タリングパワーを供給する必要があること、スパッタリ
ングの進行につれてターゲットのエロージョン領域の形
状が変化すること、あるいはスパッタリング装置中に不
可避的に存在するマイクロダスト等の影響が挙げられ
る。
【0021】本発明の骨子は、Ti系材料層からなるバ
リア層を形成後、その表面を何らかの手段により均質化
して局部的な活性中心を消滅するか、表面の化学的活性
を平均化することにより、高融点金属層の異常成長部の
発生を抑制する点にある。
【0022】Ti系材料層からなるバリア層をスパッタ
リング等薄膜形成技術により成膜すると、バリア層はそ
の粒径が例えば平均200nm程度の不規則な柱状微結
晶の集合体として形成される。この柱状微結晶のうちの
大粒径の部分、あるいは不純物等が偏析される結晶粒界
のうち大きいもの、さらにはピンホール部分等が、他の
部分と化学的活性を異にする。そこでこれら大型の柱状
微結晶、結晶粒界あるいはピンホール等の少なくとも表
示部分の組織を何らかの方法で消滅するか、あるいは化
学的組成を同じくして均質化を図れば、高融点金属層の
異常成長は防止できる。
【0023】本発明はこの均質化処理の手段として、上
述したスパッタエッチング、イオン注入を採用し、バ
リア層表面を非晶質化、微細結晶化し、あるいは化学的
組成不均一を解消する。
【0024】
【実施例】以下、本発明の具体的実施例につき図面を参
照して説明する。
【0025】実施例1 本実施例は、バリア層表面にスパッタエッチングにより
均質化処理を施した後、ブランケットCVDにより高融
点金属層を形成した例であり、このプロセスを図1
(a)〜(c)を参照して説明する。なお図1において
は、図2で説明した構成部分と動揺の箇所については同
じ参照符号を付すものとする。
【0026】まず、一例として図1(a)に示すよう
に、予め不純物拡散層が形成されたSi等の半導体基板
あるいは多結晶シリコン等の下層配線からなる導電材料
層1上に、SiO2等からなる層間絶縁膜2を形成し、
導電材料層1に臨む接続孔3を開口する。なお、層間絶
縁膜3の厚さは例えば0.7μm、接続孔6の開口径は
0.35μmである。次に全面にTiとTiNをこの順
にスパッタリングおよび反応性スパッタリングにより形
成してコンフォーマルなバリア層4を被着する。バリア
層4の厚さは、例えばTiが20nm、TiNが50n
mで合わせて70nmである。バリア層4の形成は平行
平板型DCスパッタリング装置を採用し、一例として下
記スパッタリング条件によった。 Tiスパッタリング条件 Ar 40 sccm N2 20 sccm ガス圧力 0.67 Pa 基板温度 150 ℃ DC出力 10 kW 時間 20 sec TiNスパッタリング条件 Ar 40 sccm N2 70 sccm ガス圧力 0.67 Pa 基板温度 150 ℃ DC出力 10 kW 時間 60 sec
【0027】このスパッタリングあるいは反応性スパッ
タリング条件によるバリア層表面には、図示しない活性
中心が不規則に存在しており、このまま次のブランケッ
トCVD工程に進んだ場合には、高融点金属層に異常成
長部が発生する。
【0028】そこで、図1(a)に示す被処理基板を平
行平板型DCスパッタリング装置に連接されている平行
平板型スパッタエッチング装置(逆スパッタリング装
置)に搬送し、下記条件でバリア層4表面をスパッタエ
ッチングした。 Ar 100 sccm ガス圧力 0.67 Pa 基板温度 150 ℃ DC出力 1 kW 時間 20 sec この均質化処理により、バリア層4表面には均質化層4
aが薄く形成された。この状態を図1(b)に示す。
【0029】さらに、接続孔3を埋め込みかつ層間絶縁
膜2上のバリア層3をも被覆して略平坦面を形成するご
とく、ブランケットCVDによりWからなる高融点金属
層5を形成する。このブランケットCVDは、一例とし
て下記2段階形成条件によった。まず、 WF6 25 sccm SiH4 10 sccm ガス圧力 1.1×104Pa 基板温度 475 ℃ のSiH4還元法の条件で20秒間、Wの核形成を行っ
た後、 WF6 60 sccm H2 360 sccm ガス圧力 1.1×104Pa 基板温度 475 ℃ のH2還元法の条件に切り替えて厚く堆積する。なお、
密着層兼バリアメタル層上の高融点金属層5の厚さは、
例えば0.3μmである。ブランケットCVD終了後の
被処理基板を図1(c)に示す。高融点金属層には異
常成長部が形成されることなく、平坦な表面を有してお
り、接続孔の直上にのみ、成長表面の合わせ目であるシ
ームが形成されている。なお図1(c)では均質化層4
aがそのまま図示されているが、実際にはブランケット
CVDにおける熱履歴等によりこれは消滅する場合もあ
る。
【0030】この後の工程は図示は省略するが、常法に
準拠して高融点金属層およびバリア層4をエッチバッ
クして接続孔3内に埋め込み、コンタクトプラグを形成
する。あるいは高融点金属層およびバリア層4を所望
の形状にパターニングしてコンタクトプラグを兼ねる上
層配線としてもよい。
【0031】本実施例によれば、バリア層表面をArに
よりスパッタエッチングすることにより、高融点金属層
の異常成長部の形成を防止することができる。なおスパ
ッタエッチング用のガスは、Arの他にNe、Krある
いはXe等の希ガスを用いてもよく、N2等他のガスを
用いてもよい。またスパッタエッチング装置は平行平板
型エッチング装置の他に各種方式のイオンビームエッチ
ング装置を用いてもよい。
【0032】実施例2本実施例は、バリア層表面にイオ
ン注入により均質化処理を施した例であり、このプロセ
スを同じく図1(a)〜(c)を参照して説明する。
【0033】本実施例では、図1(a)に示したバリア
層の形成までは前実施例1と同様であるので、重複する
説明は省略する。つぎに図1(a)に示す被処理基板を
イオン注入装置に搬送し、一例として下記条件によりバ
リア層4にイオン注入を施す。 イオン種 N+ 打ち込みエネルギ 5 keV ドーズ量 5×1015cm-2 時間 20 sec この均質化処理により、バリア層表面には図1(b)に
示すように非晶質化した均質化層4aが薄く形成され
た。なおこのイオン注入は、被処理基板を例えば30°
程度傾けるとともに回転させながら施してもよい。斜め
イオン注入により、接続孔3側側壁部分のバリア層表面
にも均質化層4aが均一に形成される。
【0034】この後の工程、すなわち図1(c)に示し
たブランケットCVDによる高融点金属層の形成やエッ
チング処理等は前実施例1と同様であるので、重複する
説明は省略する。
【0035】本実施例によれば、バリア層表面にNをイ
オン注入することにより、高融点金属層の異常成長部の
形成を効果的に防止することができる。ないイオン注入
種は、Nに限らず各種希ガスやO、あるいはB、Pまた
はAs等の不純物源を用いてもよい。
【0036】以上、本発明の例の実施例により説明し
たが、本発明のこれら実施例に何ら限定されるものでは
ない。
【0037】例えば、高融点金属層5としてWを例示し
たが、Mo、Ta等他の高融点金属であってもよい。ま
たバリア層4はTi/TiNを例示したが、TiON、
TiW、TiSix等、下地や高融点金属層の材料に応
じて各種材料を適宜選択してよい。また3層以上の層構
成であってもよい。
【0038】さらに、使用するエッチング装置の構成等
は適宜変更可能であることは言うまでもない。
【0039】
【発明の効果】以上の説明から明らかなように、本発明
はバリア層を介して高融点金属層を形成する多層配線形
成方法において、高融点金属層の異常成長部の形成を防
止し、信頼性に優れた多層配線形成方法を提供すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の多層配線形成方法に適用した実施例1
ないしを、その工程順に説明する概略断面図であり、
(a)は接続孔を有する導電材料層に臨んで開口した接
続孔および層間絶縁膜上にバリア層を形成した状態、
(b)はバリア層に均質化処理を施した状態、(c)は
ブランケットCVDにより高融点金属層を形成した状態
である。
【図2】従来の多層配線形成方法における問題点、そ
の工程順に説明する概略断面図であり、(a)は接続孔
を有する導電材料層に臨んで開口した接続孔および層間
絶縁膜上にバリア層を形成した状態、(b)はバリア層
上にSiH4還元法により初期層を形成して異常成長部
が発生した状態、(c)はH2還元法によるブランケッ
トCVDにより高融点金属層を形成した状態である。
【符号の説明】
1 導電材料層 2 層間絶縁膜 3 接続孔 4 バリア層 4a 均質化層 5 高融点金属層 6 異常成長部
フロントページの続き (56)参考文献 特開 平4−100221(JP,A) 特開 平5−243180(JP,A) 特開 昭62−118525(JP,A) 特開 平2−83920(JP,A) 特開 平4−206818(JP,A) 特開 平6−112150(JP,A) 特開 平7−37836(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/28 H01L 21/3205

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 導電材料層上の層間絶縁膜に接続孔を開
    口する工程、 前記接続孔内および前記層間絶縁膜上にTi系材料層か
    らなる密着層を兼ねるバリア層をコンフォーマルに形成
    する工程、 前記バリア層上に、高融点金属層を形成する工程を有す
    る多層配線形成方法であって、 前記バリア層表面に スパッタエッチング処理からなる均
    質化処理を施して均質化層を形成した後、 連続的に前記高融点金属層をブランケットCVD法によ
    り形成する ことを特徴とする、多層配線形成方法。
  2. 【請求項2】 導電材料層上の層間絶縁膜に接続孔を開
    口する工程、 前記接続孔内および前記層間絶縁膜上にTi系材料層か
    らなる密着層を兼ねるバリア層をコンフォーマルに形成
    する工程、 前記バリア層上に、高融点金属層を形成する工程を有す
    る多層配線形成方法であって、 前記バリア層表面に イオン注入処理からなる均質化処理
    を施して非晶質化した均質化層を形成した後、 連続的に前記高融点金属層をブランケットCVD法によ
    り形成する ことを特徴とする、多層配線形成方法。
JP31119695A 1995-11-29 1995-11-29 多層配線形成方法 Expired - Fee Related JP3518110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31119695A JP3518110B2 (ja) 1995-11-29 1995-11-29 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31119695A JP3518110B2 (ja) 1995-11-29 1995-11-29 多層配線形成方法

Publications (2)

Publication Number Publication Date
JPH09148435A JPH09148435A (ja) 1997-06-06
JP3518110B2 true JP3518110B2 (ja) 2004-04-12

Family

ID=18014260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31119695A Expired - Fee Related JP3518110B2 (ja) 1995-11-29 1995-11-29 多層配線形成方法

Country Status (1)

Country Link
JP (1) JP3518110B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027392A (ja) * 2005-07-15 2007-02-01 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH09148435A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
EP0552968B1 (en) Semiconductor device including a wiring layer
JP3216345B2 (ja) 半導体装置及びその作製方法
JP3358328B2 (ja) 高融点金属膜の成膜方法
EP0794568A2 (en) Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer
JP3535893B2 (ja) 半導体装置の金属層形成方法
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
JPH07335759A (ja) 半導体装置およびその形成方法
JPH08232080A (ja) 新規なタングステン溶着プロセス
US4984060A (en) Semiconductor device wirings with hillocks
US5985756A (en) Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JPH0529251A (ja) 半導体集積回路用配線金属膜の製造方法
JP3518110B2 (ja) 多層配線形成方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH08162531A (ja) 配線形成方法
JP3339255B2 (ja) コンタクトプラグの形成方法
JP3328358B2 (ja) 半導体装置の製造方法
JP3291885B2 (ja) ドライエッチング方法
JP2928057B2 (ja) 半導体装置の製造方法
JPH0822955A (ja) 金属配線層の製造方法
JPH0521387A (ja) 金属薄膜の低抵抗化方法
JPH0810693B2 (ja) 半導体装置の製造方法
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JP3694803B2 (ja) 半導体装置のチタニウム膜の形成方法
JPH05259108A (ja) 酸素添加窒化チタン膜及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

LAPS Cancellation because of no payment of annual fees