JPH05304149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05304149A JPH05304149A JP4013114A JP1311492A JPH05304149A JP H05304149 A JPH05304149 A JP H05304149A JP 4013114 A JP4013114 A JP 4013114A JP 1311492 A JP1311492 A JP 1311492A JP H05304149 A JPH05304149 A JP H05304149A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- film
- metal film
- metal
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000007769 metal material Substances 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims description 242
- 239000010410 layer Substances 0.000 claims description 69
- 229910052782 aluminium Inorganic materials 0.000 claims description 57
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000010849 ion bombardment Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004093 laser heating Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000004699 copper complex Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、多
層配線間のコンタクト抵抗を低くし、且つ小口径のビア
ホール内に空洞のない導電性プラグを形成してその上部
を平坦にすることができる半導体装置の製造方法の提供
を目的とする。 【構成】 層間絶縁膜５の上面とビアホール６の内部と
を連続の金属膜７で覆い、次いでその上に別の金属膜８
をつけ、両方の膜を溶融させて金属材料をビアホール６
内に完全に充填する。
層配線間のコンタクト抵抗を低くし、且つ小口径のビア
ホール内に空洞のない導電性プラグを形成してその上部
を平坦にすることができる半導体装置の製造方法の提供
を目的とする。 【構成】 層間絶縁膜５の上面とビアホール６の内部と
を連続の金属膜７で覆い、次いでその上に別の金属膜８
をつけ、両方の膜を溶融させて金属材料をビアホール６
内に完全に充填する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、層間絶縁膜に設けたビアホール
を通して下層配線層と上層配線層を接続する工程、又
は、層間絶縁膜に形成されたビアホール内に導電性プラ
グを埋め込む工程を含む半導体装置の製造方法に関す
る。
に関し、より詳しくは、層間絶縁膜に設けたビアホール
を通して下層配線層と上層配線層を接続する工程、又
は、層間絶縁膜に形成されたビアホール内に導電性プラ
グを埋め込む工程を含む半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路においては、配線を多層
化して各素子間の結合に自由度を与えるようにしてお
り、上下の配線層を導通させる場合には一般に次に述べ
る方法が採られている。
化して各素子間の結合に自由度を与えるようにしてお
り、上下の配線層を導通させる場合には一般に次に述べ
る方法が採られている。
【０００３】第１の方法としては、下層の配線層を覆う
層間絶縁膜にビアホールを形成し、次いで蒸着法やスパ
ッタ法によってビアホールの内部と層間絶縁膜の上にア
ルミニウム等の金属材料を堆積させた後に、その金属膜
をパターニングして上層の配線層を形成するという方法
がある。形成された上層は一般に、ビアホールの位置で
くぼみを生じる。
層間絶縁膜にビアホールを形成し、次いで蒸着法やスパ
ッタ法によってビアホールの内部と層間絶縁膜の上にア
ルミニウム等の金属材料を堆積させた後に、その金属膜
をパターニングして上層の配線層を形成するという方法
がある。形成された上層は一般に、ビアホールの位置で
くぼみを生じる。
【０００４】また、第２の方法としては、層間絶縁膜の
ビアホール内に導電性プラグを埋め込んだ後に、この導
電性プラグに接する上層の配線層を層間絶縁膜の上に形
成する方法が提案されており、これによれば、ビアホー
ルの上にある配線層を平坦化してその上に別のビアホー
ルを重ねることができ、配線設計の自由度を更に高める
ことができる。
ビアホール内に導電性プラグを埋め込んだ後に、この導
電性プラグに接する上層の配線層を層間絶縁膜の上に形
成する方法が提案されており、これによれば、ビアホー
ルの上にある配線層を平坦化してその上に別のビアホー
ルを重ねることができ、配線設計の自由度を更に高める
ことができる。
【０００５】ところで、半導体装置の高集積化に伴っ
て、ビアホールの大きさが縮小され、アスペクト比は大
きくなってきている。このため、上層の配線層や導電性
プラグに用いる金属膜をスパッタ法や蒸着法によって形
成すると、シャドー効果によって金属材料がビアホール
の内側壁に付着しにくくなり、最悪の場合金属膜がその
中で不連続状態となる。
て、ビアホールの大きさが縮小され、アスペクト比は大
きくなってきている。このため、上層の配線層や導電性
プラグに用いる金属膜をスパッタ法や蒸着法によって形
成すると、シャドー効果によって金属材料がビアホール
の内側壁に付着しにくくなり、最悪の場合金属膜がその
中で不連続状態となる。
【０００６】この結果、ステップカバレッジが悪化し
て、導電性プラグと下層配線層とのコンタクト抵抗が大
きくなったり、最悪の場合にはビアホール内で断線が生
じることがある。このような従来の方法でうまく連続状
態が得られるビアホール径は、アルミニウム材料につい
て言えば１μｍほど（深さが１μｍ程度である場合）の
大きさである。
て、導電性プラグと下層配線層とのコンタクト抵抗が大
きくなったり、最悪の場合にはビアホール内で断線が生
じることがある。このような従来の方法でうまく連続状
態が得られるビアホール径は、アルミニウム材料につい
て言えば１μｍほど（深さが１μｍ程度である場合）の
大きさである。
【０００７】このような問題を解決するために、シャド
ー効果のないＣＶＤ法によって金属膜を成長させ、ビア
ホール内でその金属膜を連続状態でもって形成してカバ
レッジを改善する方法、あるいは絶縁膜上及びビアホー
ルの内壁に形成された金属膜をパルスレーザ光照射によ
り溶融させて、溶けた金属膜をビアホール内に物質移動
させる方法（特開昭６３−３７６３４号公報）が提案さ
れている。
ー効果のないＣＶＤ法によって金属膜を成長させ、ビア
ホール内でその金属膜を連続状態でもって形成してカバ
レッジを改善する方法、あるいは絶縁膜上及びビアホー
ルの内壁に形成された金属膜をパルスレーザ光照射によ
り溶融させて、溶けた金属膜をビアホール内に物質移動
させる方法（特開昭６３−３７６３４号公報）が提案さ
れている。
【０００８】
【発明が解決しようとする課題】しかし、前者の方法に
よれば、アルミニウム等の金属膜の成長のために一般に
有機金属化合物ガスが用いられるため、成長ガスに含ま
れる炭素が金属膜に入り込んで上層の配線層や導電性プ
ラグの比抵抗を大きくするといった問題がある。従っ
て、金属材料の成長のためにＣＶＤ法を使用する方法
は、現状では利用されていない。
よれば、アルミニウム等の金属膜の成長のために一般に
有機金属化合物ガスが用いられるため、成長ガスに含ま
れる炭素が金属膜に入り込んで上層の配線層や導電性プ
ラグの比抵抗を大きくするといった問題がある。従っ
て、金属材料の成長のためにＣＶＤ法を使用する方法
は、現状では利用されていない。
【０００９】また、レーザ光照射時の金属膜はビアホー
ル内を含む全面に連続して形成させる必要がある。つま
り、後者の方法によれば、層間絶縁膜に対する溶融金属
膜の濡れ性（ｗｅｔｔｉｎｇ ｐｒｏｐｅｒｔｙ）が低
いため、金属膜がビアホール内で不連続となる状態で
は、レーザ光照射により溶融された金属膜がビアホール
の上部又は底部に物質移動し、その中にボイドが発生す
るといった不都合が生じるのである。
ル内を含む全面に連続して形成させる必要がある。つま
り、後者の方法によれば、層間絶縁膜に対する溶融金属
膜の濡れ性（ｗｅｔｔｉｎｇ ｐｒｏｐｅｒｔｙ）が低
いため、金属膜がビアホール内で不連続となる状態で
は、レーザ光照射により溶融された金属膜がビアホール
の上部又は底部に物質移動し、その中にボイドが発生す
るといった不都合が生じるのである。
【００１０】特開昭５９−６１１４６号公報には、コン
タクトホールを形成した絶縁膜上に、気相成長法で形成
された高融点の金属又は金属シリサイドからなる第一の
導体膜を形成し、この第一の導体膜上に低融点の金属か
らなる第二の導体膜を被着し、そしてこの第二の導体膜
を溶融させる工程を含む方法が開示されている。
タクトホールを形成した絶縁膜上に、気相成長法で形成
された高融点の金属又は金属シリサイドからなる第一の
導体膜を形成し、この第一の導体膜上に低融点の金属か
らなる第二の導体膜を被着し、そしてこの第二の導体膜
を溶融させる工程を含む方法が開示されている。
【００１１】この公報に開示された方法では、融点の低
い方の第二の導体膜だけを溶融させて、融点の高い方の
第一の導体膜は固体の状態のままにされる。更に、低融
点の第二の膜の溶融は、単に第二の膜を他の層や基板と
一緒にかなり長い時間加熱して行われるだけであり、そ
のため処理すべき対象物全体が第二の膜が完全に溶融す
る高温にされる。
い方の第二の導体膜だけを溶融させて、融点の高い方の
第一の導体膜は固体の状態のままにされる。更に、低融
点の第二の膜の溶融は、単に第二の膜を他の層や基板と
一緒にかなり長い時間加熱して行われるだけであり、そ
のため処理すべき対象物全体が第二の膜が完全に溶融す
る高温にされる。
【００１２】上述の従来技術においては、溶融させるべ
き第二の膜を連続膜とすることの困難性について考慮さ
れていない（スパッタ法で連続膜がつくことが前提とな
っている）。開口寸法の小さなビアホールに溶融金属材
料を充填するためには、溶融すべき膜自体が連続でなけ
ればならないのは前述の通りである。
き第二の膜を連続膜とすることの困難性について考慮さ
れていない（スパッタ法で連続膜がつくことが前提とな
っている）。開口寸法の小さなビアホールに溶融金属材
料を充填するためには、溶融すべき膜自体が連続でなけ
ればならないのは前述の通りである。
【００１３】本発明は、このような問題に鑑みてなされ
たものであって、多層配線層間のコンタクト抵抗を低く
することができるばかりでなく、小さな開口寸法、例え
ば０．６μｍ以下の開口寸法のビアホール内に金属材料
を完全に充填してその上部を平坦にすることができる半
導体装置の製造方法を提供することを目的とする。
たものであって、多層配線層間のコンタクト抵抗を低く
することができるばかりでなく、小さな開口寸法、例え
ば０．６μｍ以下の開口寸法のビアホール内に金属材料
を完全に充填してその上部を平坦にすることができる半
導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の目的は、層間絶縁
膜の上面とビアホールの内壁面及び底面とを連続の金属
膜で覆い、次いでその上に別の金属膜をつけ、そして両
方の膜を適当な加熱手段により溶融させて金属材料をビ
アホール内へ完全に充填することにより達成される、と
いうことが分った。
膜の上面とビアホールの内壁面及び底面とを連続の金属
膜で覆い、次いでその上に別の金属膜をつけ、そして両
方の膜を適当な加熱手段により溶融させて金属材料をビ
アホール内へ完全に充填することにより達成される、と
いうことが分った。
【００１５】従って本発明の半導体装置の製造方法は、
一つの側面において、ビアホールに形成された導電性プ
ラグにより接続された配線層を有する半導体装置を製造
する方法であって、下層配線層上に施された層間絶縁膜
にビアホールを形成する工程と、上記層間絶縁膜の上面
と上記ビアホールの内部とに沿って連続に第一の金属膜
を化学気相成長（ＣＶＤ）法により成長させる工程と、
この第一の金属膜の上に第二の金属膜を物理気相成長
（ＰＶＤ）法により堆積させる工程と、上記ビアホール
に導電性プラグを形成するため上記第一及び第二の金属
膜をエネルギービームを照射して溶融させて、それによ
り上記ビアホール内をその外側からの金属材料で埋める
工程とを含むことを特徴とする。
一つの側面において、ビアホールに形成された導電性プ
ラグにより接続された配線層を有する半導体装置を製造
する方法であって、下層配線層上に施された層間絶縁膜
にビアホールを形成する工程と、上記層間絶縁膜の上面
と上記ビアホールの内部とに沿って連続に第一の金属膜
を化学気相成長（ＣＶＤ）法により成長させる工程と、
この第一の金属膜の上に第二の金属膜を物理気相成長
（ＰＶＤ）法により堆積させる工程と、上記ビアホール
に導電性プラグを形成するため上記第一及び第二の金属
膜をエネルギービームを照射して溶融させて、それによ
り上記ビアホール内をその外側からの金属材料で埋める
工程とを含むことを特徴とする。
【００１６】もう一つの側面において、本発明の半導体
装置の製造方法は、ビアホールに形成された導電性プラ
グにより接続された配線層を有する半導体装置を製造す
る方法であって、下層配線層上に施された層間絶縁膜に
ビアホールを形成する工程と、上記層間絶縁膜の上面と
上記ビアホールの内部とに沿って連続に第一の金属膜を
化学気相成長（ＣＶＤ）法により成長させる工程と、こ
の第一の金属膜の上に第二の金属膜を物理気相成長（Ｐ
ＶＤ）法により堆積させる工程と、該第二の金属膜をパ
ターニングしてその一部を上記ビアホールの内部と周囲
とに残存させる工程と、エネルギービームを照射するこ
とにより残存する上記第一の金属膜と上記第二の金属膜
を溶融させて、それにより上記ビアホールの外側からの
金属材料に当該ビアホール内で導電性プラグを形成させ
る工程と、上記層間絶縁膜及び上記導電性プラグの上に
配線層を形成する工程とを含むことを特徴とする。
装置の製造方法は、ビアホールに形成された導電性プラ
グにより接続された配線層を有する半導体装置を製造す
る方法であって、下層配線層上に施された層間絶縁膜に
ビアホールを形成する工程と、上記層間絶縁膜の上面と
上記ビアホールの内部とに沿って連続に第一の金属膜を
化学気相成長（ＣＶＤ）法により成長させる工程と、こ
の第一の金属膜の上に第二の金属膜を物理気相成長（Ｐ
ＶＤ）法により堆積させる工程と、該第二の金属膜をパ
ターニングしてその一部を上記ビアホールの内部と周囲
とに残存させる工程と、エネルギービームを照射するこ
とにより残存する上記第一の金属膜と上記第二の金属膜
を溶融させて、それにより上記ビアホールの外側からの
金属材料に当該ビアホール内で導電性プラグを形成させ
る工程と、上記層間絶縁膜及び上記導電性プラグの上に
配線層を形成する工程とを含むことを特徴とする。
【００１７】上述の方法は両方とも、エネルギービーム
の照射を必要とし、それにより第一及び第二の金属膜を
加熱及び溶融させてその金属材料をビアホール内へ移動
させる。別の側面において、本発明は、高温スパッタ法
の熱を利用して、それにより第二の金属膜を堆積させ、
それと同時に第一及び第二の金属膜を溶融させてビアホ
ール外部からの材料でビアホール内を充填する。
の照射を必要とし、それにより第一及び第二の金属膜を
加熱及び溶融させてその金属材料をビアホール内へ移動
させる。別の側面において、本発明は、高温スパッタ法
の熱を利用して、それにより第二の金属膜を堆積させ、
それと同時に第一及び第二の金属膜を溶融させてビアホ
ール外部からの材料でビアホール内を充填する。
【００１８】このように、本発明はまた、ビアホールに
形成された導電性プラグにより接続された配線層を有す
る半導体装置の製造方法であって、下層配線層上に施さ
れた層間絶縁膜にビアホールを形成する工程と、上記層
間絶縁膜の上面と上記ビアホールの内部とに沿って連続
に第一の金属膜を化学気相成長（ＣＶＤ）法により成長
させる工程と、この第一の金属膜の上に高温スパッタ法
により第二の金属膜を堆積させて、堆積の間のプラズマ
によるイオンボンバードで堆積金属膜の表面温度を上昇
させ、そして第一及び第二の金属膜の材料を溶融させて
ビアホールの外側からの金属材料で当該ビアホール内を
充填し、それによりビアホール内に導電性プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法を提供する。
形成された導電性プラグにより接続された配線層を有す
る半導体装置の製造方法であって、下層配線層上に施さ
れた層間絶縁膜にビアホールを形成する工程と、上記層
間絶縁膜の上面と上記ビアホールの内部とに沿って連続
に第一の金属膜を化学気相成長（ＣＶＤ）法により成長
させる工程と、この第一の金属膜の上に高温スパッタ法
により第二の金属膜を堆積させて、堆積の間のプラズマ
によるイオンボンバードで堆積金属膜の表面温度を上昇
させ、そして第一及び第二の金属膜の材料を溶融させて
ビアホールの外側からの金属材料で当該ビアホール内を
充填し、それによりビアホール内に導電性プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法を提供する。
【００１９】好ましくは、第一の金属膜の膜厚は、第二
の金属膜のそれよりも薄い。
の金属膜のそれよりも薄い。
【００２０】溶融した、例えばアルミニウムの如き金属
の、例えば酸化シリコンで作製された膜のような層間絶
縁膜に対する濡れ性は、溶融金属を小さな開口寸法、例
えば０．６μｍ以下といったような開口寸法のビアホー
ルへ流入させてそれを完全に充填するのには一般に不十
分であるけれども、層間絶縁膜の表面と、とりわけビア
ホールの壁面とに連続の金属膜が形成されると、ビアホ
ールの外側の膜の金属材料は容易にビアホールへ移動又
は流入し、そしてこれを完全に充填する。それゆえに、
本発明においては、層間絶縁膜の表面上とビアホールの
壁面とに、第一の膜として、金属材料の連続膜をつけ
る。
の、例えば酸化シリコンで作製された膜のような層間絶
縁膜に対する濡れ性は、溶融金属を小さな開口寸法、例
えば０．６μｍ以下といったような開口寸法のビアホー
ルへ流入させてそれを完全に充填するのには一般に不十
分であるけれども、層間絶縁膜の表面と、とりわけビア
ホールの壁面とに連続の金属膜が形成されると、ビアホ
ールの外側の膜の金属材料は容易にビアホールへ移動又
は流入し、そしてこれを完全に充填する。それゆえに、
本発明においては、層間絶縁膜の表面上とビアホールの
壁面とに、第一の膜として、金属材料の連続膜をつけ
る。
【００２１】ＣＶＤ法は本質的に、たとえビアホール径
が通常のＰＶＤ法、例えば蒸着法やスパッタ法のような
ものではそのような連続膜をつけることができないほど
小さくとも、層間膜の表面上はもちろんビアホールの側
壁にも連続の堆積膜をつけることができる。
が通常のＰＶＤ法、例えば蒸着法やスパッタ法のような
ものではそのような連続膜をつけることができないほど
小さくとも、層間膜の表面上はもちろんビアホールの側
壁にも連続の堆積膜をつけることができる。
【００２２】このように、本発明では、層間膜の表面と
ビアホールの側壁の両方に金属材料の連続膜をつけるの
に、ＣＶＤ法が有利に使用される。
ビアホールの側壁の両方に金属材料の連続膜をつけるの
に、ＣＶＤ法が有利に使用される。
【００２３】とは言うものの、ＣＶＤ法により成長させ
た膜は、通常、使用した反応ガスに由来する多少の炭素
を含有している。例えば、ＣＶＤ法でのアルミニウム膜
の堆積について言えば、ジメチルアルミニウムハイドラ
イドといったような炭素を含有する反応ガスが通常使用
され、そしてそれは、有意量の炭素がアルミニウムと共
に堆積する原因となり、堆積した膜又は層の抵抗率を実
質的に増大させる。このように、ＣＶＤ法で成長させる
膜の厚さは無制限に増加させることができないが、その
一方で、ＣＶＤ法で成長させる膜には最小限の厚さがあ
るべきである。それゆえに、膜厚は、合理的な範囲内に
あるべきである。
た膜は、通常、使用した反応ガスに由来する多少の炭素
を含有している。例えば、ＣＶＤ法でのアルミニウム膜
の堆積について言えば、ジメチルアルミニウムハイドラ
イドといったような炭素を含有する反応ガスが通常使用
され、そしてそれは、有意量の炭素がアルミニウムと共
に堆積する原因となり、堆積した膜又は層の抵抗率を実
質的に増大させる。このように、ＣＶＤ法で成長させる
膜の厚さは無制限に増加させることができないが、その
一方で、ＣＶＤ法で成長させる膜には最小限の厚さがあ
るべきである。それゆえに、膜厚は、合理的な範囲内に
あるべきである。
【００２４】例えば、ＣＶＤ法で酸化膜上に堆積させた
アルミニウム膜は、連続性と安定性とを保証するため少
なくとも２０nmであるべきである。アルミニウム膜の許
容できる上限は、それを上回ると炭素の混入のために上
昇する膜の比抵抗が目的の装置に不利な影響を及ぼす厚
さである。このように、上限は企図された製品の半導体
装置に応じて様々である。その上、膜厚は一般に、温度
及び圧力といったようなＣＶＤ条件や、下層の膜に依存
しよう。第一の金属膜については、層間絶縁膜上に連続
の膜を供給するのを保証する厚さであることで十分であ
ること、そしてこの第一の膜は、半導体装置に不利な影
響を及ぼし得る過大な厚さであるべきではないことを銘
記すべきである。
アルミニウム膜は、連続性と安定性とを保証するため少
なくとも２０nmであるべきである。アルミニウム膜の許
容できる上限は、それを上回ると炭素の混入のために上
昇する膜の比抵抗が目的の装置に不利な影響を及ぼす厚
さである。このように、上限は企図された製品の半導体
装置に応じて様々である。その上、膜厚は一般に、温度
及び圧力といったようなＣＶＤ条件や、下層の膜に依存
しよう。第一の金属膜については、層間絶縁膜上に連続
の膜を供給するのを保証する厚さであることで十分であ
ること、そしてこの第一の膜は、半導体装置に不利な影
響を及ぼし得る過大な厚さであるべきではないことを銘
記すべきである。
【００２５】金属膜材料としては、アルミニウムを好ま
しく使用することができる。また、第一の金属膜材料を
チタンとし、第二の金属膜材料をアルミニウムとするこ
ともできる。このように、第一の膜と第二の膜の金属材
料は同じでもよく、あるいはそれらは異なる材料であっ
てもよい。
しく使用することができる。また、第一の金属膜材料を
チタンとし、第二の金属膜材料をアルミニウムとするこ
ともできる。このように、第一の膜と第二の膜の金属材
料は同じでもよく、あるいはそれらは異なる材料であっ
てもよい。
【００２６】連続膜を層間膜の表面とそれに形成された
ビアホールの表面とに施してしまえば、この連続膜の上
にＰＶＤ法で第二の金属膜を形成することができる。ビ
アホールの開口がより小さく、特に０．６μｍより小さ
い場合には、ＰＶＤ法では一般にビアホールの壁面に堆
積物質を供給することができず、それは層間膜の表面と
ビアホールの底面の上にのみ堆積して、ビアホールの壁
面を覆われないままにする。
ビアホールの表面とに施してしまえば、この連続膜の上
にＰＶＤ法で第二の金属膜を形成することができる。ビ
アホールの開口がより小さく、特に０．６μｍより小さ
い場合には、ＰＶＤ法では一般にビアホールの壁面に堆
積物質を供給することができず、それは層間膜の表面と
ビアホールの底面の上にのみ堆積して、ビアホールの壁
面を覆われないままにする。
【００２７】従って、ＣＶＤ法によって施された連続膜
はビアホールをその外部の金属材料により充填すること
を可能にするとは言っても、これを達成するためには、
金属材料はビアホールへうまく移動して流入しなくては
ならない。この移動すべき材料は、加熱によって必要な
エネルギーを得ることができる。
はビアホールをその外部の金属材料により充填すること
を可能にするとは言っても、これを達成するためには、
金属材料はビアホールへうまく移動して流入しなくては
ならない。この移動すべき材料は、加熱によって必要な
エネルギーを得ることができる。
【００２８】本発明の一態様において、移動すべき材料
はパルスレーザ光のようなエネルギービームの照射によ
り加熱することができる。パルスレーザ光は、加熱時間
をビアホールへ移動させるべき材料を溶融させるために
のみ必要な短い時間内に抑制することを可能にするの
で、ＣＶＤ法及びＰＶＤ法で堆積した材料を適度に加熱
して、それらを溶融させ、そしてビアホール内へ流入さ
せるのに特に有効である。
はパルスレーザ光のようなエネルギービームの照射によ
り加熱することができる。パルスレーザ光は、加熱時間
をビアホールへ移動させるべき材料を溶融させるために
のみ必要な短い時間内に抑制することを可能にするの
で、ＣＶＤ法及びＰＶＤ法で堆積した材料を適度に加熱
して、それらを溶融させ、そしてビアホール内へ流入さ
せるのに特に有効である。
【００２９】例として、例えばＡｒＦ又はＸｅＣｌから
発生された、エキシマーパルスレーザを使用すれば、ビ
アホールの外部からの材料でビアホールを充填するのに
必要なエネルギーは、ただ一回の放射によって、非常に
短い時間内、例えば１０〜３０ナノ秒ほどの時間内に供
給され、それゆえに過剰の加熱が避けられる。レーザ装
置により放射されるエネルギーは都合よく制御されるの
で、エネルギーは溶融させるべき第一及び第二の金属膜
に供給されるだけであって、それらが高温で溶融状態に
ある時間は極めて短く、且つ下層や基板にダメージが及
ぶような加熱は誘起されない。
発生された、エキシマーパルスレーザを使用すれば、ビ
アホールの外部からの材料でビアホールを充填するのに
必要なエネルギーは、ただ一回の放射によって、非常に
短い時間内、例えば１０〜３０ナノ秒ほどの時間内に供
給され、それゆえに過剰の加熱が避けられる。レーザ装
置により放射されるエネルギーは都合よく制御されるの
で、エネルギーは溶融させるべき第一及び第二の金属膜
に供給されるだけであって、それらが高温で溶融状態に
ある時間は極めて短く、且つ下層や基板にダメージが及
ぶような加熱は誘起されない。
【００３０】加熱炉といったような通常の加熱手段を用
いることは、それが通常、加熱のためにはるかに長い時
間、例えば１０分以上を要し、また処理すべき半導体装
置全体を高温にして、金属膜のボールアップとして知ら
れる有害な現象を引き起こすので、望ましくない。
いることは、それが通常、加熱のためにはるかに長い時
間、例えば１０分以上を要し、また処理すべき半導体装
置全体を高温にして、金属膜のボールアップとして知ら
れる有害な現象を引き起こすので、望ましくない。
【００３１】アルミニウム、チタン及び銅といったよう
ないずれの金属を第二の膜の金属として使用して、パル
スレーザ加熱によりビアホール内へ流入させてもよい。
アルミニウムは、他の金属と比較して反射性が非常に大
きい。そこで、第二の金属膜材料としてアルミニウムを
使用する場合には、第二の金属膜上にアルミニウム以外
の材料の薄い膜をつけてレーザ光の吸収を高め、それの
熱エネルギーへの転化を促進することが必要になること
もある。チタンあるいは銅は、アルミニウム膜上の光吸
収膜として有利に使用される。光吸収膜の厚さは過剰で
あるべきでなく、光吸収膜にとっては１０nmほどの厚さ
で通常は十分である。シリコンを光吸収膜のために使用
してもよい。
ないずれの金属を第二の膜の金属として使用して、パル
スレーザ加熱によりビアホール内へ流入させてもよい。
アルミニウムは、他の金属と比較して反射性が非常に大
きい。そこで、第二の金属膜材料としてアルミニウムを
使用する場合には、第二の金属膜上にアルミニウム以外
の材料の薄い膜をつけてレーザ光の吸収を高め、それの
熱エネルギーへの転化を促進することが必要になること
もある。チタンあるいは銅は、アルミニウム膜上の光吸
収膜として有利に使用される。光吸収膜の厚さは過剰で
あるべきでなく、光吸収膜にとっては１０nmほどの厚さ
で通常は十分である。シリコンを光吸収膜のために使用
してもよい。
【００３２】パルスレーザを照射されると、第一及び第
二の膜の金属材料は瞬時に溶融し、そしてビアホールの
側壁に連続の膜が形成されているため、ビアホールの外
部から溶融した金属材料が難なくビアホール内へ流れ込
んでビアホールを完全に充填することができる。ビアホ
ールの外側に残った材料は、層間絶縁膜及び該導電性プ
ラグ上に平坦化された上層配線層を形成する。
二の膜の金属材料は瞬時に溶融し、そしてビアホールの
側壁に連続の膜が形成されているため、ビアホールの外
部から溶融した金属材料が難なくビアホール内へ流れ込
んでビアホールを完全に充填することができる。ビアホ
ールの外側に残った材料は、層間絶縁膜及び該導電性プ
ラグ上に平坦化された上層配線層を形成する。
【００３３】第二の金属膜は、パルスレーザの照射前に
パターニングして、ビアホールの周囲と内部のみに金属
材料の一部を残してもよい。こうして残された材料は、
パルスレーザ照射によってビアホール内に完全に充填す
ることができる。この場合、残される金属材料の容積
は、その材料が充填しそして導電性プラグを形成すべき
空間よりも大きくなければならない。導電性プラグを作
ってしまえば、層間絶縁膜の表面と導電性プラグの両方
の上に平坦な表面の上層配線層を、例えば蒸着あるいは
スパッタリングといったような任意の通常のＰＶＤ法に
より形成することができる。
パターニングして、ビアホールの周囲と内部のみに金属
材料の一部を残してもよい。こうして残された材料は、
パルスレーザ照射によってビアホール内に完全に充填す
ることができる。この場合、残される金属材料の容積
は、その材料が充填しそして導電性プラグを形成すべき
空間よりも大きくなければならない。導電性プラグを作
ってしまえば、層間絶縁膜の表面と導電性プラグの両方
の上に平坦な表面の上層配線層を、例えば蒸着あるいは
スパッタリングといったような任意の通常のＰＶＤ法に
より形成することができる。
【００３４】更に別の態様において、本発明は、第二の
金属膜のＰＶＤ法による堆積とパルスレーザ照射との代
りに高温スパッタ法を用いることができる。この場合に
は、堆積金属膜の表面温度を、金属が堆積している間に
プラズマのためのイオンボンバードにより上昇させるこ
とができる。第二の金属膜の堆積材料は、第一の金属膜
材料と共に融解又は軟化して移動して、その結果ビアホ
ールを満たして導電性プラグを形成することができる。
導電性プラグと平坦表面を有する第二の金属膜との同時
の形成は、ＰＶＤ法により前もって堆積させた第二の膜
のレーザ照射をなくし、そうして工程を簡単にする。
金属膜のＰＶＤ法による堆積とパルスレーザ照射との代
りに高温スパッタ法を用いることができる。この場合に
は、堆積金属膜の表面温度を、金属が堆積している間に
プラズマのためのイオンボンバードにより上昇させるこ
とができる。第二の金属膜の堆積材料は、第一の金属膜
材料と共に融解又は軟化して移動して、その結果ビアホ
ールを満たして導電性プラグを形成することができる。
導電性プラグと平坦表面を有する第二の金属膜との同時
の形成は、ＰＶＤ法により前もって堆積させた第二の膜
のレーザ照射をなくし、そうして工程を簡単にする。
【００３５】層間絶縁膜上への金属膜の高温スパッタリ
ングに要する時間は、通常は１分以内である。従って、
第一の金属膜の材料と下層の材料との望ましくない相互
作用は、たとえあったとしても無視することができる。
対照的に、はるかにより長い時間を必要とする例えば炉
での加熱のような加熱手段を利用すると、比抵抗やコン
タクト抵抗を上昇させ、上層及び下層の上首尾の相互接
続にとって有害であるそのような相互作用が起こりかね
ない。
ングに要する時間は、通常は１分以内である。従って、
第一の金属膜の材料と下層の材料との望ましくない相互
作用は、たとえあったとしても無視することができる。
対照的に、はるかにより長い時間を必要とする例えば炉
での加熱のような加熱手段を利用すると、比抵抗やコン
タクト抵抗を上昇させ、上層及び下層の上首尾の相互接
続にとって有害であるそのような相互作用が起こりかね
ない。
【００３６】
【作用】層間絶縁膜の上面とビアホールの内壁面及び底
面とへのＣＶＤ法による第一の金属膜の付着形成は、た
とえビアホールの開口寸法が小さくても、これらの面に
沿って第一の金属膜を連続に形成することを可能にす
る。こうして連続に形成された第一の金属膜は、その上
に堆積した第二の金属膜の材料が第一の金属膜と共に溶
融して、ビアホール内へ流入してこれを完全に満たすこ
とを可能にする。
面とへのＣＶＤ法による第一の金属膜の付着形成は、た
とえビアホールの開口寸法が小さくても、これらの面に
沿って第一の金属膜を連続に形成することを可能にす
る。こうして連続に形成された第一の金属膜は、その上
に堆積した第二の金属膜の材料が第一の金属膜と共に溶
融して、ビアホール内へ流入してこれを完全に満たすこ
とを可能にする。
【００３７】第二の金属膜へのエネルギービームの照射
は、第一及び第二の金属膜の材料を極めて短時間の間溶
融させて、金属材料をビアホール内へ移動させ、ビアホ
ールを完全に充填するのを可能にする。導電性プラグを
形成すべき材料のほかに金属材料が絶縁膜上に存在して
いる場合には、エネルギービームの照射は平坦な上層配
線層の形成にも役立つ。
は、第一及び第二の金属膜の材料を極めて短時間の間溶
融させて、金属材料をビアホール内へ移動させ、ビアホ
ールを完全に充填するのを可能にする。導電性プラグを
形成すべき材料のほかに金属材料が絶縁膜上に存在して
いる場合には、エネルギービームの照射は平坦な上層配
線層の形成にも役立つ。
【００３８】第二の金属膜の堆積とそれに続くエネルギ
ービーム照射との代りに使用される高温スパッタ法は、
第二の金属膜の堆積とビアホールの完全な充填とを同時
に行うことを可能にする。この場合にも、得られる上層
配線層は平坦になる。
ービーム照射との代りに使用される高温スパッタ法は、
第二の金属膜の堆積とビアホールの完全な充填とを同時
に行うことを可能にする。この場合にも、得られる上層
配線層は平坦になる。
【００３９】
【実施例】次に、以下に掲げる実施例によって本発明を
更に説明する。
更に説明する。
【００４０】実施例１ この例は、図１を参照して説明される。この図には、符
号１によりシリコンのｐ型半導体基板が例示されてい
る。この基板１のうちの、他の図示しない素子から分離
された、選択酸化膜２に囲まれた素子形成領域には、Ｍ
ＯＳトランジスタのソース／ドレイン用ｎ+ 型拡酸層３
を形成した。
号１によりシリコンのｐ型半導体基板が例示されてい
る。この基板１のうちの、他の図示しない素子から分離
された、選択酸化膜２に囲まれた素子形成領域には、Ｍ
ＯＳトランジスタのソース／ドレイン用ｎ+ 型拡酸層３
を形成した。
【００４１】この選択酸化膜２の上に、ｎ+ 型拡酸層３
の上を通る第一の配線層４を形成し、そしてこれを厚さ
約１μｍの層間絶縁膜５で覆った。第一の配線層４は不
純物をドープした多結晶シリコンでできている。
の上を通る第一の配線層４を形成し、そしてこれを厚さ
約１μｍの層間絶縁膜５で覆った。第一の配線層４は不
純物をドープした多結晶シリコンでできている。
【００４２】素子分離領域にある層間絶縁膜５をフォト
リソグラフィー法によりパターニングして、配線層４の
上に直径０．５μｍのビアホールを開口した（図１
（Ａ））。（以下に掲げる例は全て、直径０．５μｍの
ビアホール６を備えた同様の基板を使用した。）
リソグラフィー法によりパターニングして、配線層４の
上に直径０．５μｍのビアホールを開口した（図１
（Ａ））。（以下に掲げる例は全て、直径０．５μｍの
ビアホール６を備えた同様の基板を使用した。）
【００４３】次いで、層間絶縁膜５の上面とビアホール
６の内壁面及び底面とに沿って連続に、ＣＶＤ法により
第一のアルミニウム膜７を形成した（図１（Ｂ））。形
成した膜の厚さは０．０５μｍであった。このＣＶＤ法
では、基板を２４０℃に加熱し、またジメチルアルミニ
ウムハイドライド（ＤＭＡＨ、すなわちＡｌＨ（Ｃ
Ｈ 3 ）2 ）を反応ガスとして使用した。ＤＭＡＨ以外の
反応ガス、例えばトリメチルアルミニウム（ＴＭＡ）あ
るいはトリイソブチルアルミニウム（ＴＩＢＡ）といっ
たようなものを使用しても差支えない。
６の内壁面及び底面とに沿って連続に、ＣＶＤ法により
第一のアルミニウム膜７を形成した（図１（Ｂ））。形
成した膜の厚さは０．０５μｍであった。このＣＶＤ法
では、基板を２４０℃に加熱し、またジメチルアルミニ
ウムハイドライド（ＤＭＡＨ、すなわちＡｌＨ（Ｃ
Ｈ 3 ）2 ）を反応ガスとして使用した。ＤＭＡＨ以外の
反応ガス、例えばトリメチルアルミニウム（ＴＭＡ）あ
るいはトリイソブチルアルミニウム（ＴＩＢＡ）といっ
たようなものを使用しても差支えない。
【００４４】次に、スパッタ法により厚さ０．５μｍの
第二のアルミニウム膜８を堆積させた。この堆積膜８
は、層間絶縁膜５上では厚さが均一であったが、ビアホ
ール６の内壁面ではシャドー効果のため堆積が極めて少
なかった（図１（Ｃ））。
第二のアルミニウム膜８を堆積させた。この堆積膜８
は、層間絶縁膜５上では厚さが均一であったが、ビアホ
ール６の内壁面ではシャドー効果のため堆積が極めて少
なかった（図１（Ｃ））。
【００４５】ＸｅＣｌエキシマーレーザ装置を使って、
２５ナノ秒のパルス当りのエネルギー密度５Ｊ／cm2 の
パルスレーザ光を照射してアルミニウム膜７及び８を溶
融させると、ビアホールの外部の膜材料はビアホール６
の側壁の連続膜のために容易にビアホールに入り込み、
ビアホールの内部を完全に充填した（図１（Ｄ））。結
果として得られた、第一及び第二のアルミニウム膜７及
び８が一体化した膜を、次いでフォトリソグラフィー法
によってパターニングして、二番目の配線層９を形成し
た。
２５ナノ秒のパルス当りのエネルギー密度５Ｊ／cm2 の
パルスレーザ光を照射してアルミニウム膜７及び８を溶
融させると、ビアホールの外部の膜材料はビアホール６
の側壁の連続膜のために容易にビアホールに入り込み、
ビアホールの内部を完全に充填した（図１（Ｄ））。結
果として得られた、第一及び第二のアルミニウム膜７及
び８が一体化した膜を、次いでフォトリソグラフィー法
によってパターニングして、二番目の配線層９を形成し
た。
【００４６】こうして処理されたビアホール６は、アル
ミニウムで完全に充填されており、ボイドがなく、上下
の層を確実に接続していた。更に、アルミニウムが適度
のパルスレーザ加熱で溶融させられたので、形成された
上層配線層９はビアホール６上で、層間絶縁膜５上に作
られた平坦な表面と同じレベルで平坦化された。こうし
て、ビアホール６の上に別のビアホールを直接形成する
ことができる。ＣＶＤ法により形成した第一のアルミニ
ウム膜は非常に薄く、そのため第一の膜の炭素含有量は
極めて少なく、そしてコンタクト抵抗及び層間絶縁膜５
上の層９の抵抗率は所望される半導体装置に不利な影響
を及ぼすほどまで増大しなかった。
ミニウムで完全に充填されており、ボイドがなく、上下
の層を確実に接続していた。更に、アルミニウムが適度
のパルスレーザ加熱で溶融させられたので、形成された
上層配線層９はビアホール６上で、層間絶縁膜５上に作
られた平坦な表面と同じレベルで平坦化された。こうし
て、ビアホール６の上に別のビアホールを直接形成する
ことができる。ＣＶＤ法により形成した第一のアルミニ
ウム膜は非常に薄く、そのため第一の膜の炭素含有量は
極めて少なく、そしてコンタクト抵抗及び層間絶縁膜５
上の層９の抵抗率は所望される半導体装置に不利な影響
を及ぼすほどまで増大しなかった。
【００４７】実施例２ 第二のアルミニウム膜の上に照射レーザ光を吸収するた
めのチタン膜をつけたことを除いて、例１の手順を繰返
した。このチタン膜の厚みは０．０１μｍであった。
めのチタン膜をつけたことを除いて、例１の手順を繰返
した。このチタン膜の厚みは０．０１μｍであった。
【００４８】２５ナノ秒のパルス当りのエネルギー密度
が２Ｊ／cm2 であるＸｅＣｌエキシマーレーザの照射
は、例１におけるように、ビアホール６をアルミニウム
で首尾よく充填し、そして層間絶縁膜５とビアホール６
に形成された導電性プラグの両者の上に平坦な上層配線
層９をもたらした。ビアホール６に形成されたプラグも
層間膜５の上に形成された上層９も、例１で得られたの
と同様の申し分のない性質を示した。
が２Ｊ／cm2 であるＸｅＣｌエキシマーレーザの照射
は、例１におけるように、ビアホール６をアルミニウム
で首尾よく充填し、そして層間絶縁膜５とビアホール６
に形成された導電性プラグの両者の上に平坦な上層配線
層９をもたらした。ビアホール６に形成されたプラグも
層間膜５の上に形成された上層９も、例１で得られたの
と同様の申し分のない性質を示した。
【００４９】実施例３ この例は、ビアホールにアルミニウムを充填することに
よる導電性プラグの形成と、それに続くアルミニウムの
上層配線層の形成を説明する。
よる導電性プラグの形成と、それに続くアルミニウムの
上層配線層の形成を説明する。
【００５０】第一の薄いアルミニウム膜７を、図１
（Ｂ）に示すように、層間絶縁膜５の上面とビアホール
６の内壁面及び底面を覆ってＣＶＤ法により均一に形成
し、次いで図１（Ｃ）に示すように、その上へ第二のア
ルミニウム膜８をスパッタ法により厚く堆積させた。第
一の膜の厚さは０．０５μｍ、第二の膜の厚さは０．１
５μｍであった。第二のアルミニウム膜８は、ビアホー
ル６の内壁面ではシャドー効果のため連続には形成され
なかった。
（Ｂ）に示すように、層間絶縁膜５の上面とビアホール
６の内壁面及び底面を覆ってＣＶＤ法により均一に形成
し、次いで図１（Ｃ）に示すように、その上へ第二のア
ルミニウム膜８をスパッタ法により厚く堆積させた。第
一の膜の厚さは０．０５μｍ、第二の膜の厚さは０．１
５μｍであった。第二のアルミニウム膜８は、ビアホー
ル６の内壁面ではシャドー効果のため連続には形成され
なかった。
【００５１】ビアホール６の上方及び周囲に位置する領
域を、図２（Ａ）に示すようにレジストパターン１０で
覆った。レジストパターン１０で覆われていない領域の
アルミニウム膜７及び８を反応性イオンエッチングによ
り除去し、次いでレジストパターン１０を、図２（Ｂ）
に示したように取除いた。このレジストパターン１０の
大きさは０．９×０．９μｍであった。
域を、図２（Ａ）に示すようにレジストパターン１０で
覆った。レジストパターン１０で覆われていない領域の
アルミニウム膜７及び８を反応性イオンエッチングによ
り除去し、次いでレジストパターン１０を、図２（Ｂ）
に示したように取除いた。このレジストパターン１０の
大きさは０．９×０．９μｍであった。
【００５２】パルスエネルギー密度１Ｊ／cm2 のＸｅＣ
ｌエキシマレーザ光を照射してビアホール６内及びその
周囲に残っているアルミニウム膜８を下層のアルミニウ
ム膜７と共に溶融させると、ビアホールの外部からアル
ミニウムがビアホール６の中に流れ込み、図２（Ｃ）に
示すようにビアホール内を完全に満たした。このビアホ
ール内のアルミニウムが、導電性プラグ１１を形成し
た。
ｌエキシマレーザ光を照射してビアホール６内及びその
周囲に残っているアルミニウム膜８を下層のアルミニウ
ム膜７と共に溶融させると、ビアホールの外部からアル
ミニウムがビアホール６の中に流れ込み、図２（Ｃ）に
示すようにビアホール内を完全に満たした。このビアホ
ール内のアルミニウムが、導電性プラグ１１を形成し
た。
【００５３】次に、スパッタ法により層間絶縁膜５及び
導電性プラグ１１の上に、図２（Ｄ）に示すように、別
のアルミニウム層を堆積させ、そして堆積した層をパタ
ーニングして上層配線層１２を形成した。形成したこの
配線層は、ビアホール６に形成された導電性プラグ１１
を介して第一の配線層４に接続された。
導電性プラグ１１の上に、図２（Ｄ）に示すように、別
のアルミニウム層を堆積させ、そして堆積した層をパタ
ーニングして上層配線層１２を形成した。形成したこの
配線層は、ビアホール６に形成された導電性プラグ１１
を介して第一の配線層４に接続された。
【００５４】これらの工程を使用して、ビアホール６は
実施例１と同様にアルミニウムで完全に充填され、これ
により上層配線層１２が平坦に形成された。更に、第一
のアルミニウムは薄いので、導電性プラグ１１の炭素含
有量は極めて少なく、コンタクト抵抗は大きくならなか
った。
実施例１と同様にアルミニウムで完全に充填され、これ
により上層配線層１２が平坦に形成された。更に、第一
のアルミニウムは薄いので、導電性プラグ１１の炭素含
有量は極めて少なく、コンタクト抵抗は大きくならなか
った。
【００５５】この例では、二つの金属膜７及び８をパタ
ーニングしてビアホール６へ移動させる金属を残しては
いるが、上層の金属膜８だけを選択的にパターニングし
てもよい。
ーニングしてビアホール６へ移動させる金属を残しては
いるが、上層の金属膜８だけを選択的にパターニングし
てもよい。
【００５６】実施例４ この例は、第一及び第二の金属膜のために別々の金属材
料を使用することを説明する。
料を使用することを説明する。
【００５７】図３（Ａ）に示すように、厚さ０．０５μ
ｍの連続の銅の膜１７を、ＣＶＤ法により層間絶縁膜５
の上面とビアホール６の内壁面及び底面とに堆積させ
た。使用した反応ガスは銅錯体のＣｕ（ｈｆａ）2 であ
った。基板１の温度は約２４０℃であった。
ｍの連続の銅の膜１７を、ＣＶＤ法により層間絶縁膜５
の上面とビアホール６の内壁面及び底面とに堆積させ
た。使用した反応ガスは銅錯体のＣｕ（ｈｆａ）2 であ
った。基板１の温度は約２４０℃であった。
【００５８】図３（Ｂ）に示すように、銅膜１７の上に
スパッタ法によってアルミニウム膜１８を第二の金属膜
として、０．１５μｍの厚みに至るまで堆積させた。ビ
アホール６の側壁の領域は、シャドー効果のためアルミ
ニウム膜でほとんど覆われないままであった。
スパッタ法によってアルミニウム膜１８を第二の金属膜
として、０．１５μｍの厚みに至るまで堆積させた。ビ
アホール６の側壁の領域は、シャドー効果のためアルミ
ニウム膜でほとんど覆われないままであった。
【００５９】２５ナノ秒のパルス当りのエネルギー密度
が５Ｊ／cm2 であるＸｅＣｌレーザ光を照射して、銅膜
１７及びアルミニウム膜１８を溶融させた。溶融した材
料は首尾よくビアホール６内へ流れ込み、こうしてビア
ホール６は、図３（Ｃ）に示すように金属材料で完全に
充填された。次いで、結果として得られた、アルミニウ
ム膜１８と銅膜１７とが一体化した膜をパターニングし
て、上層配線層１９を形成した。
が５Ｊ／cm2 であるＸｅＣｌレーザ光を照射して、銅膜
１７及びアルミニウム膜１８を溶融させた。溶融した材
料は首尾よくビアホール６内へ流れ込み、こうしてビア
ホール６は、図３（Ｃ）に示すように金属材料で完全に
充填された。次いで、結果として得られた、アルミニウ
ム膜１８と銅膜１７とが一体化した膜をパターニングし
て、上層配線層１９を形成した。
【００６０】この場合、層間絶縁膜５の上には導電性膜
１９が平坦に形成され、しかもこの導電性膜１９は、ビ
アホール６に形成された導電性プラグを通して下層配線
層４に接続された。配線層１９及び導電性プラグの炭素
含有量は、銅膜が非常に薄いため、たとえ銅膜が炭素を
含有していたとしても、非常に少ないので、銅膜は配線
層１９の抵抗率の上昇又は導電性プラグのコンタクト抵
抗の増大の原因とならなかった。
１９が平坦に形成され、しかもこの導電性膜１９は、ビ
アホール６に形成された導電性プラグを通して下層配線
層４に接続された。配線層１９及び導電性プラグの炭素
含有量は、銅膜が非常に薄いため、たとえ銅膜が炭素を
含有していたとしても、非常に少ないので、銅膜は配線
層１９の抵抗率の上昇又は導電性プラグのコンタクト抵
抗の増大の原因とならなかった。
【００６１】上層配線層１９は、例３で説明したのと同
じように、もちろんながら導電性プラグを形成してから
形成しても差支えない。ビアホール６はアルミニウムで
完全に且つより平坦に充填され、形成されたプラグはそ
の上に形成される配線層に窪みを生じさせない。
じように、もちろんながら導電性プラグを形成してから
形成しても差支えない。ビアホール６はアルミニウムで
完全に且つより平坦に充填され、形成されたプラグはそ
の上に形成される配線層に窪みを生じさせない。
【００６２】実施例５ この例は、高温スパッタ法を利用して第二の金属膜の堆
積と金属材料でのビアホールの充填とを同時に行うのを
説明する。
積と金属材料でのビアホールの充填とを同時に行うのを
説明する。
【００６３】図４（Ａ）に示すように、層間絶縁膜５の
上面とビアホール６の内壁面及び底面へＣＶＤ法により
薄い第一のアルミニウム膜７を０．０５μｍの厚みに至
るまで堆積させた。次いで、シリコン半導体基板１を高
温スパッタ装置（図示せず）に入れ、厚さ０．５μｍの
第二のアルミニウム膜８を図４（Ｂ）に示すように第一
のアルミニウム膜７の上に堆積させた。基板の温度は約
５５０℃に設定した。
上面とビアホール６の内壁面及び底面へＣＶＤ法により
薄い第一のアルミニウム膜７を０．０５μｍの厚みに至
るまで堆積させた。次いで、シリコン半導体基板１を高
温スパッタ装置（図示せず）に入れ、厚さ０．５μｍの
第二のアルミニウム膜８を図４（Ｂ）に示すように第一
のアルミニウム膜７の上に堆積させた。基板の温度は約
５５０℃に設定した。
【００６４】この高温スパッタにおいては、第一のアル
ミニウム膜７の上へやって来るアルミニウムは、この膜
７の表面に堆積する膜でプラズマによるイオンボンバー
ドが起こってその表面温度を約６６０℃にするために、
溶融状態で第一のアルミニウム膜上に堆積して、ビアホ
ール６の内部を完全に充填した。また、この際には、第
二の膜からの熱により第一の膜も溶融状態になった。な
お、図では７と８の膜は区別されるが、実際の境目は区
別されない。
ミニウム膜７の上へやって来るアルミニウムは、この膜
７の表面に堆積する膜でプラズマによるイオンボンバー
ドが起こってその表面温度を約６６０℃にするために、
溶融状態で第一のアルミニウム膜上に堆積して、ビアホ
ール６の内部を完全に充填した。また、この際には、第
二の膜からの熱により第一の膜も溶融状態になった。な
お、図では７と８の膜は区別されるが、実際の境目は区
別されない。
【００６５】この方法によれば、レーザ光の照射が省か
れるばかりでなく、アルミニウム膜８のグレインサイズ
が大きくなってエレクトロマイグレーション等に対する
対策を施すことが可能になる。
れるばかりでなく、アルミニウム膜８のグレインサイズ
が大きくなってエレクトロマイグレーション等に対する
対策を施すことが可能になる。
【００６６】次いで、結果として得られた、第一及び第
二のアルミニウム膜が一体となった膜をパターニングし
て上層配線層を形成した。
二のアルミニウム膜が一体となった膜をパターニングし
て上層配線層を形成した。
【００６７】単一のビアホールが図示された図面を参照
して本発明の方法を説明してきたとは言え、本発明は多
数のビアホールのある半導体装置の製造に適用可能であ
るということが了解されよう。ビアホールの開口の形状
はどのようなものでもよく、例えば正方形、長方形ある
いは円形といったような形状でよいということも了解さ
れよう。
して本発明の方法を説明してきたとは言え、本発明は多
数のビアホールのある半導体装置の製造に適用可能であ
るということが了解されよう。ビアホールの開口の形状
はどのようなものでもよく、例えば正方形、長方形ある
いは円形といったような形状でよいということも了解さ
れよう。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
多層配線層間のコンタクト抵抗を低下させることができ
るばかりでなく、０．６μｍ未満の開口寸法のビアホー
ルのある半導体装置でさえそのビアホール内に金属材料
を完全に充填してその上部を平坦にして製造することが
できる。それゆえに、本発明は半導体装置の実装密度の
上昇に資するところ大である。
多層配線層間のコンタクト抵抗を低下させることができ
るばかりでなく、０．６μｍ未満の開口寸法のビアホー
ルのある半導体装置でさえそのビアホール内に金属材料
を完全に充填してその上部を平坦にして製造することが
できる。それゆえに、本発明は半導体装置の実装密度の
上昇に資するところ大である。
【図１】実施例１の製造工程を説明する断面図である。
【図２】実施例３の製造工程を説明する断面図である。
【図３】実施例４の製造工程を説明する断面図である。
【図４】実施例５の製造工程を説明する断面図である。
１…シリコン基板 ２…選択酸化膜 ３…拡散層 ４…配線層 ５…層間絶縁膜 ６…ビアホール ７…アルミニウム膜（第一の金属膜） ８…アルミニウム膜（第二の金属膜） ９…配線層 １０…レジストパターン １１…導電性プラグ １２…配線層 １７…銅膜（第一の金属膜） １８…アルミニウム膜（第二の金属膜） １９…配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｌ 7738−4Ｍ 21/90 Ａ 7735−4Ｍ
Claims (7)
- 【請求項１】 ビアホールが埋め込まれ、平坦化された
配線層を有する半導体装置を製造する方法であって、下
層配線層（４）上に施された層間絶縁膜（５）にビアホ
ール（６）を形成する工程と、上記層間絶縁膜（５）の
上面と上記ビアホール（６）の内部とに沿って連続に第
一の金属膜（７）を化学気相成長（ＣＶＤ）法により成
長させる工程と、この第一の金属膜（７）の上に第二の
金属膜（８）を物理気相成長（ＰＶＤ）法により堆積さ
せる工程と、上記ビアホール（６）の埋め込みをするた
め上記第一及び第二の金属膜をエネルギービームを照射
して溶融させ、それにより上記ビアホール（６）内をそ
の外側からの金属材料で埋める工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 ビアホールが埋め込まれ、平坦化された
配線層を有する半導体装置を製造する方法であって、下
層配線層（４）上に施された層間絶縁膜（５）にビアホ
ール（６）を形成する工程と、上記層間絶縁膜（５）の
上面と上記ビアホール（６）の内部とに沿って連続に第
一の金属膜（７）を化学気相成長法により成長させる工
程と、この第一の金属膜（７）の上に第二の金属膜
（８）を物理気相成長法により堆積させる工程と、該第
二の金属膜（８）をパターニングしてその一部を上記ビ
アホールの内部と周囲とに残存させる工程と、エネルギ
ービームを照射することにより残存する上記第一の金属
膜（７）と上記第二の金属膜（８）を溶融させて、それ
により上記ビアホールの外側からの金属材料に当該ビア
ホール（６）内で導電性プラグ（１１）を形成させる工
程と、上記層間絶縁膜（５）及び上記導電性プラグ（１
１）の上に配線層（１２）を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項３】 ビアホールが埋め込まれ、平坦化された
配線層を有する半導体装置の製造方法であって、下層配
線層（４）上に施された層間絶縁膜（５）にビアホール
（６）を形成する工程と、上記層間絶縁膜（５）の上面
と上記ビアホール（６）の内部とに沿って連続に第一の
金属膜（７）を化学気相成長法により成長させる工程
と、この第一の金属膜（７）の上に高温スパッタ法によ
り第二の金属膜（８）を堆積させて、堆積中のプラズマ
によるイオンボンバードで堆積金属膜の表面温度を上昇
させ、そして第一及び第二の金属膜の材料を溶融させて
ビアホール（６）の外側からの金属材料で当該ビアホー
ル（６）内を充填し、それによりビアホール（６）内に
導電性プラグを形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項４】 前記第一及び第二の金属膜が同じ材料で
ある、請求項１，２又は３記載の方法。 - 【請求項５】 前記材料がアルミニウムである、請求項
４記載の方法。 - 【請求項６】 前記アルミニウムの第二の膜の上にチタ
ン、銅又はシリコンからなる、エネルギービームを吸収
するための薄膜をつける、請求項５記載の方法。 - 【請求項７】 前記アルミニウムの第一の膜の厚さが少
なくとも２０nmである、請求項５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP846491 | 1991-01-28 | ||
| JP3-8464 | 1991-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304149A true JPH05304149A (ja) | 1993-11-16 |
Family
ID=11693859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013114A Withdrawn JPH05304149A (ja) | 1991-01-28 | 1992-01-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5250465A (ja) |
| EP (1) | EP0498550B1 (ja) |
| JP (1) | JPH05304149A (ja) |
| KR (1) | KR960002059B1 (ja) |
| DE (1) | DE69233231T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213462A (ja) * | 1994-11-23 | 1996-08-20 | Lg Semicon Co Ltd | 半導体素子の配線層形成方法 |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| KR20210013248A (ko) * | 2018-10-04 | 2021-02-03 | (주)알엔알랩 | 반도체 디바이스 제조 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device having a multi-layer interconnection structure. |
| JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
| JP2882572B2 (ja) * | 1994-08-31 | 1999-04-12 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 金属薄膜をレーザで平坦化する方法 |
| US5877087A (en) | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6077781A (en) | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US6726776B1 (en) | 1995-11-21 | 2004-04-27 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| JPH1064902A (ja) * | 1996-07-12 | 1998-03-06 | Applied Materials Inc | アルミニウム材料の成膜方法及び成膜装置 |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| KR100423065B1 (ko) * | 1996-12-28 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체소자의키-홀발생방지방법 |
| US6537905B1 (en) * | 1996-12-30 | 2003-03-25 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4014710B2 (ja) | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH11186194A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体装置の製造方法 |
| US6057236A (en) * | 1998-06-26 | 2000-05-02 | International Business Machines Corporation | CVD/PVD method of filling structures using discontinuous CVD AL liner |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| FR2801814B1 (fr) * | 1999-12-06 | 2002-04-19 | Cebal | Procede de depot d'un revetement sur la surface interne des boitiers distributeurs aerosols |
| US6797620B2 (en) * | 2002-04-16 | 2004-09-28 | Applied Materials, Inc. | Method and apparatus for improved electroplating fill of an aperture |
| US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| US6716733B2 (en) * | 2002-06-11 | 2004-04-06 | Applied Materials, Inc. | CVD-PVD deposition process |
| JP4202091B2 (ja) * | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
| US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933850A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5961146A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| DE3685449D1 (ja) * | 1985-03-15 | 1992-07-02 | Fairchild Semiconductor Corp., Cupertino, Calif., Us | |
| JPH0691087B2 (ja) * | 1986-07-31 | 1994-11-14 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS6344739A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0691159B2 (ja) * | 1986-08-19 | 1994-11-14 | 富士通株式会社 | 半導体装置の製造方法 |
| US4826785A (en) * | 1987-01-27 | 1989-05-02 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| JPH01287949A (ja) * | 1988-05-13 | 1989-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| JPH0666287B2 (ja) * | 1988-07-25 | 1994-08-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5110759A (en) * | 1988-12-20 | 1992-05-05 | Fujitsu Limited | Conductive plug forming method using laser planarization |
| EP0388563B1 (en) * | 1989-03-24 | 1994-12-14 | STMicroelectronics, Inc. | Method for forming a contact/VIA |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
-
1992
- 1992-01-24 US US07/825,255 patent/US5250465A/en not_active Expired - Lifetime
- 1992-01-27 KR KR1019920001138A patent/KR960002059B1/ko not_active IP Right Cessation
- 1992-01-27 DE DE69233231T patent/DE69233231T2/de not_active Expired - Fee Related
- 1992-01-27 EP EP92300687A patent/EP0498550B1/en not_active Expired - Lifetime
- 1992-01-28 JP JP4013114A patent/JPH05304149A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213462A (ja) * | 1994-11-23 | 1996-08-20 | Lg Semicon Co Ltd | 半導体素子の配線層形成方法 |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| KR20210013248A (ko) * | 2018-10-04 | 2021-02-03 | (주)알엔알랩 | 반도체 디바이스 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69233231T2 (de) | 2004-08-12 |
| KR960002059B1 (ko) | 1996-02-10 |
| EP0498550B1 (en) | 2003-10-15 |
| US5250465A (en) | 1993-10-05 |
| EP0498550A1 (en) | 1992-08-12 |
| DE69233231D1 (de) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05304149A (ja) | 半導体装置の製造方法 | |
| KR100399417B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| JP3121589B2 (ja) | 相互接続構造部、及び、その形成方法 | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US6359300B1 (en) | High aspect ratio deep trench capacitor having void-free fill | |
| JPH05190549A (ja) | 半導体装置およびその製造方法 | |
| JPH077077A (ja) | 半導体装置及びその製造方法 | |
| US5677238A (en) | Semiconductor contact metallization | |
| JPH06163460A (ja) | 半導体材料上における金属の選択的溶着方法 | |
| KR19990063873A (ko) | 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스 | |
| JPH0453132A (ja) | 金属薄膜の形成方法 | |
| US5990005A (en) | Method of burying a contact hole with a metal for forming multilevel interconnections | |
| JPH10233444A (ja) | 半導体装置の製造方法 | |
| KR950000108B1 (ko) | 다층 금속 배선방법 | |
| KR100237682B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2689947B2 (ja) | 半導体装置の製造方法 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP2586292B2 (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR100623594B1 (ko) | 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법 | |
| KR940005707B1 (ko) | Al전극 배선의 평탄화 방법 | |
| JPH04133432A (ja) | 配線の形成方法 | |
| JPH09293720A (ja) | 半導体装置およびその製造方法 | |
| JPH0691092B2 (ja) | 配線層の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |