JP2689947B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2689947B2 JP2689947B2 JP7103756A JP10375695A JP2689947B2 JP 2689947 B2 JP2689947 B2 JP 2689947B2 JP 7103756 A JP7103756 A JP 7103756A JP 10375695 A JP10375695 A JP 10375695A JP 2689947 B2 JP2689947 B2 JP 2689947B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- barrier metal
- temperature
- metal layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線形成に必要なコンタクトホールの埋
め込み工程に関する。
関し、特に多層配線形成に必要なコンタクトホールの埋
め込み工程に関する。
【０００２】
【従来の技術】最近の半導体装置では、半導体基板の高
準集積化、多層配線化が進み、これにともない内部配線
幅を微細化する必要があり、高アスペクト比を有するコ
ンタクトホールが形成される。このようなコンタクトホ
ール内には配線材料が充分に埋め込まれず、空洞ができ
てしまう等の事故が少なくなかった。
準集積化、多層配線化が進み、これにともない内部配線
幅を微細化する必要があり、高アスペクト比を有するコ
ンタクトホールが形成される。このようなコンタクトホ
ール内には配線材料が充分に埋め込まれず、空洞ができ
てしまう等の事故が少なくなかった。
【０００３】このような問題点を改善する第１の従来技
術として特開平３−１３１０２９号公報を参照すると、
コンタクトホールを有する絶縁膜上に高融点金属膜を形
成し、その表面にチタンナイトランド膜，さらにアルミ
ニウム（Ａｌ）合金膜を形成した上で、基板を３００℃
に加熱しながらレーザ光を照射すると、Ａｌ合金膜がリ
フローされ、もってコンタクトホール内に埋め込むこと
ができ、この際にＡｌの基板への侵入を防止することが
できるとも記載されている。
術として特開平３−１３１０２９号公報を参照すると、
コンタクトホールを有する絶縁膜上に高融点金属膜を形
成し、その表面にチタンナイトランド膜，さらにアルミ
ニウム（Ａｌ）合金膜を形成した上で、基板を３００℃
に加熱しながらレーザ光を照射すると、Ａｌ合金膜がリ
フローされ、もってコンタクトホール内に埋め込むこと
ができ、この際にＡｌの基板への侵入を防止することが
できるとも記載されている。
【０００４】また第２の従来技術として、特開平２−２
７１６３４号公報を参照すると、基体上に形成されたコ
ンタクトホールに、Ａｌ又はＡｌ合金膜材料を埋め込む
多層配線形成方法において、前記基体を４５０℃以上前
記材料の融点以下に加熱しながら、前記材料を真空蒸着
することを特徴とする技術が記載されている。
７１６３４号公報を参照すると、基体上に形成されたコ
ンタクトホールに、Ａｌ又はＡｌ合金膜材料を埋め込む
多層配線形成方法において、前記基体を４５０℃以上前
記材料の融点以下に加熱しながら、前記材料を真空蒸着
することを特徴とする技術が記載されている。
【０００５】さらに第３の従来技術として、特開平６２
−１２３７１４号公報を参照すると、表面に凹凸のある
基体を有機金属の蒸気を含む雰囲気中に置き、蒸気基板
を冷却することにより表面に上記有機金属を吸着させ、
さらに所望部位に光エネルギを照射することによりこの
金属を分解して配線層を得る金属配線の形成方法が記載
されている。
−１２３７１４号公報を参照すると、表面に凹凸のある
基体を有機金属の蒸気を含む雰囲気中に置き、蒸気基板
を冷却することにより表面に上記有機金属を吸着させ、
さらに所望部位に光エネルギを照射することによりこの
金属を分解して配線層を得る金属配線の形成方法が記載
されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た第１の従来技術によれば、基板温度を３００℃に加熱
して、レーザ照射した場合、Ａｌ合金膜とバリアメタル
となるＴｉＮ中のＮが化学反応を起こす５００℃程度を
越える６００℃程度にまでバリアメタル層の温度が上昇
することが避けられず、このためＡｌＮという高抵抗膜
が形成され、導伝性の良好なコンタクトが得られないと
いう問題点がある。
た第１の従来技術によれば、基板温度を３００℃に加熱
して、レーザ照射した場合、Ａｌ合金膜とバリアメタル
となるＴｉＮ中のＮが化学反応を起こす５００℃程度を
越える６００℃程度にまでバリアメタル層の温度が上昇
することが避けられず、このためＡｌＮという高抵抗膜
が形成され、導伝性の良好なコンタクトが得られないと
いう問題点がある。
【０００７】また第２の従来技術によれば、４５０℃以
上に加熱をしながら、真空蒸着を行うため、成膜速度が
遅くかつ基板面内での均一性が悪いという問題点があっ
た。
上に加熱をしながら、真空蒸着を行うため、成膜速度が
遅くかつ基板面内での均一性が悪いという問題点があっ
た。
【０００８】さらに基体内の半導体領域への配線材料の
拡散が懸念されるだけでなく、半導体領域及び絶縁膜と
の強い固着力が得られないという欠点がある。
拡散が懸念されるだけでなく、半導体領域及び絶縁膜と
の強い固着力が得られないという欠点がある。
【０００９】さらに、第３の従来技術によれば、有機金
属の分解に光エネルギを使用するためコンタクトホール
内からの反射光等によって、局所的に分解不足や分解過
剰等が生じるため、特に高アスペクト比（例えば３乃至
４）のコンタクトホール内へ均一に金属を埋め込むこと
が困難であった。
属の分解に光エネルギを使用するためコンタクトホール
内からの反射光等によって、局所的に分解不足や分解過
剰等が生じるため、特に高アスペクト比（例えば３乃至
４）のコンタクトホール内へ均一に金属を埋め込むこと
が困難であった。
【００１０】以上のような諸問題に鑑み、本発明は次の
各課題を掲げる。（１）高アスペクト比特に４程度のコ
ンタクトホール内へ、アルミニウム又はアルミニウム合
金を、空洞化させずに埋め込むことができるようにする
こと。（２）ＡｌＮのような高抵抗膜が形成されないよ
うにすること。（３）半導体基板内の半導体領域との良
好な導伝性を確保すること。（４）半導体基板内の半導
体領域の温度を約４５０℃よりも低下した状態で、埋め
込みを行うこと。（５）配線材料が、半導体領域内へ拡
散させないようにすること。（６）半導体基板の表面に
散在する多数のコンタクトホール内へ配線材料が一様に
埋め込まれるようにすること。（７）多層配線ができる
ように、下層配線の表面を平坦化できること。（８）特
に０．２５μｍ設計ルールのデバイスにおける電極・配
線プロセスの信頼性を向上させ、信頼性の高い半導体装
置が提供できるようにすること。
各課題を掲げる。（１）高アスペクト比特に４程度のコ
ンタクトホール内へ、アルミニウム又はアルミニウム合
金を、空洞化させずに埋め込むことができるようにする
こと。（２）ＡｌＮのような高抵抗膜が形成されないよ
うにすること。（３）半導体基板内の半導体領域との良
好な導伝性を確保すること。（４）半導体基板内の半導
体領域の温度を約４５０℃よりも低下した状態で、埋め
込みを行うこと。（５）配線材料が、半導体領域内へ拡
散させないようにすること。（６）半導体基板の表面に
散在する多数のコンタクトホール内へ配線材料が一様に
埋め込まれるようにすること。（７）多層配線ができる
ように、下層配線の表面を平坦化できること。（８）特
に０．２５μｍ設計ルールのデバイスにおける電極・配
線プロセスの信頼性を向上させ、信頼性の高い半導体装
置が提供できるようにすること。
【００１１】
【課題を解決するための手段】本発明の構成は、半導体
基板の主表面に絶縁膜を形成し、所定の位置にコンタク
トホールを形成する工程と、この表面に高融点金属膜を
形成する工程と、前記高融点金属膜上にバリアメタル層
を推積する工程と、前記バリアメタル層上にアルミニウ
ム又はアルミニウム合金属を推積する工程と、前記アル
ミニウム又はアルミニウム合金属を前記コンタクトホー
ル内にリフローさせて埋め込む工程とを備えた半導体装
置の製造方法において、前記埋め込む工程が、前記アル
ミニウム又はアルミニウム合金属の表面温度を前記バリ
アメタル層の温度よりも高く、かつ前記アルミニウム又
はアルミニウム合金属の融点以下の設定温度で行われる
ことを特徴とする。
基板の主表面に絶縁膜を形成し、所定の位置にコンタク
トホールを形成する工程と、この表面に高融点金属膜を
形成する工程と、前記高融点金属膜上にバリアメタル層
を推積する工程と、前記バリアメタル層上にアルミニウ
ム又はアルミニウム合金属を推積する工程と、前記アル
ミニウム又はアルミニウム合金属を前記コンタクトホー
ル内にリフローさせて埋め込む工程とを備えた半導体装
置の製造方法において、前記埋め込む工程が、前記アル
ミニウム又はアルミニウム合金属の表面温度を前記バリ
アメタル層の温度よりも高く、かつ前記アルミニウム又
はアルミニウム合金属の融点以下の設定温度で行われる
ことを特徴とする。
【００１２】特に前記半導体基板の裏面を冷却すると共
に、前記半導体基板の主表面上から赤外線による加熱を
行うことにより、前記埋め込み工程を行うことを特徴と
する。
に、前記半導体基板の主表面上から赤外線による加熱を
行うことにより、前記埋め込み工程を行うことを特徴と
する。
【００１３】特に前記バリアメタル層の温度を、４３０
℃以下３００℃以上に設定することを特徴とする。
℃以下３００℃以上に設定することを特徴とする。
【００１４】また特に前記表面温度を、前記バリアメタ
ル層よりも４０℃以上高く設定することを特徴とする。
ル層よりも４０℃以上高く設定することを特徴とする。
【００１５】さらに特に前記バリアメタル層として、Ｔ
ｉＮ薄膜が形成されていることを特徴とする。
ｉＮ薄膜が形成されていることを特徴とする。
【００１６】
【実施例】本発明の第１の実施例で使用される製造装置
の配置関係を示す図１を参照すると、この製造装置によ
れば、スパッターチャンバ２とリフローチャンバ４とが
互いに分離され、真空状態に保持した状態でチャンバ２
からチェンバ４へ半導体基板１を移動できるようにして
おり、さらに両チャンバ２，４内の反応が互いに影響を
及ぼし合うことのないように、ゲートバルブ５が設けら
れている。これにより、後述するリフロー時の表面加熱
及び裏面冷却を急激にかつ短時間に行うことができ、効
果的となる。
の配置関係を示す図１を参照すると、この製造装置によ
れば、スパッターチャンバ２とリフローチャンバ４とが
互いに分離され、真空状態に保持した状態でチャンバ２
からチェンバ４へ半導体基板１を移動できるようにして
おり、さらに両チャンバ２，４内の反応が互いに影響を
及ぼし合うことのないように、ゲートバルブ５が設けら
れている。これにより、後述するリフロー時の表面加熱
及び裏面冷却を急激にかつ短時間に行うことができ、効
果的となる。
【００１７】スパッターチャンバ２内には、製造対象と
なるシリコンの半導体基板１と、この基板１の主表面上
に対向してターゲット３が設けられる。リフローチャン
バ４内には、熱シールド１４で囲まれたペルチャ冷却機
構７が、半導体基板１′の裏面に当接するように設けら
れる。半導体基板１′の主表面上には、ハロゲンランプ
６又はヒータによる加熱装置が設けられる。ハロゲンラ
ンプ６の場合には、チャンバ４の外部から投光するよう
にしてもよい。以上のような製造装置が用意される。
なるシリコンの半導体基板１と、この基板１の主表面上
に対向してターゲット３が設けられる。リフローチャン
バ４内には、熱シールド１４で囲まれたペルチャ冷却機
構７が、半導体基板１′の裏面に当接するように設けら
れる。半導体基板１′の主表面上には、ハロゲンランプ
６又はヒータによる加熱装置が設けられる。ハロゲンラ
ンプ６の場合には、チャンバ４の外部から投光するよう
にしてもよい。以上のような製造装置が用意される。
【００１８】次に、この実施例で製造対象となる半導体
基板１は、トランジスタなどの素子の一部となるＰ+ 拡
散層を表面に形成したシリコン基板上に酸化膜をＣＶＤ
方等で形成し、この酸化膜をエッチングして直径０．２
５μｍ、アスペクト比４のコンタクトホールを形成す
る。この基板１を、図１に示したスパッタチャンバ２内
に入れ、ターゲット３を用いてＴｉ薄膜を室温で２００
Ａ，引き続きバリアメタルＴｉＮ薄膜を基板温度２００
℃で１０００Ａ形成し、さらにＳｉを１重量％含有する
Ａｌ−Ｓｉ合金膜，またはＳｉを１重量％、Ｃｕを０．
５重量％含有するＡｌ−Ｓｉ−Ｃｕ合金膜を、基板温度
２０乃至１００℃で酸化膜上に１μｍスパッタ成膜し
た。これで、スパッタチャンバ２内の反応は終了する。
ここで、ＴｉＮ薄膜は、バリアメタル層として必要であ
る。
基板１は、トランジスタなどの素子の一部となるＰ+ 拡
散層を表面に形成したシリコン基板上に酸化膜をＣＶＤ
方等で形成し、この酸化膜をエッチングして直径０．２
５μｍ、アスペクト比４のコンタクトホールを形成す
る。この基板１を、図１に示したスパッタチャンバ２内
に入れ、ターゲット３を用いてＴｉ薄膜を室温で２００
Ａ，引き続きバリアメタルＴｉＮ薄膜を基板温度２００
℃で１０００Ａ形成し、さらにＳｉを１重量％含有する
Ａｌ−Ｓｉ合金膜，またはＳｉを１重量％、Ｃｕを０．
５重量％含有するＡｌ−Ｓｉ−Ｃｕ合金膜を、基板温度
２０乃至１００℃で酸化膜上に１μｍスパッタ成膜し
た。これで、スパッタチャンバ２内の反応は終了する。
ここで、ＴｉＮ薄膜は、バリアメタル層として必要であ
る。
【００１９】次に、この基板１を大気に曝すことなく、
超高真空チェンバ内を移動させリフローチャンバ４内に
入れた。スパッターチャンバ２とリフローチャンバ４と
はゲートバルブ５で互いに遮断され、基板移動時以外は
相互に干渉しないようにしてある。次に、この基板１′
に推積されたＡｌ薄膜の表面を、ハロゲンランプ６で加
熱し、一方この基板裏面をあらかじめペルチェ冷却機構
７で−１００℃まで冷却している。こうすることで、Ａ
ｌ表面温度はＡｌの融点以下の４６０℃まで上昇し、Ａ
ｌ薄膜の表層は流動化して、コンタクトホール内に流れ
込んだ。この際、基板１′の表面温度は基板裏面が冷却
されているため、Ａｌ表面温度より３０℃乃至４０℃低
く抑えられていた。この結果、コンタクトホールはＡｌ
で完全に埋め込まれ、またその際Ａｌとバリアメタルと
の化学反応が抑制されて、コンタクト抵抗値の上昇は認
められなかった。
超高真空チェンバ内を移動させリフローチャンバ４内に
入れた。スパッターチャンバ２とリフローチャンバ４と
はゲートバルブ５で互いに遮断され、基板移動時以外は
相互に干渉しないようにしてある。次に、この基板１′
に推積されたＡｌ薄膜の表面を、ハロゲンランプ６で加
熱し、一方この基板裏面をあらかじめペルチェ冷却機構
７で−１００℃まで冷却している。こうすることで、Ａ
ｌ表面温度はＡｌの融点以下の４６０℃まで上昇し、Ａ
ｌ薄膜の表層は流動化して、コンタクトホール内に流れ
込んだ。この際、基板１′の表面温度は基板裏面が冷却
されているため、Ａｌ表面温度より３０℃乃至４０℃低
く抑えられていた。この結果、コンタクトホールはＡｌ
で完全に埋め込まれ、またその際Ａｌとバリアメタルと
の化学反応が抑制されて、コンタクト抵抗値の上昇は認
められなかった。
【００２０】ここで、上述したように、半導体基板１′
に温度傾斜を設け、バリアメタルとＡｌ合金属とが化学
反応を起して高抵抗のＡｌＮが形成されないようにする
ことが重要である。半導体基板１′の表面温度をＡｌ合
金膜の表面温度よりも、３０℃乃至４０℃低くするに
は、まずベルチェ冷却機構７により、半導体基板１′を
充分に冷却しておき、次に発熱量の大きいハロゲンラン
プ６で短時間に急激に表面が４６０℃に達するまで加熱
を行うことが好ましい。
に温度傾斜を設け、バリアメタルとＡｌ合金属とが化学
反応を起して高抵抗のＡｌＮが形成されないようにする
ことが重要である。半導体基板１′の表面温度をＡｌ合
金膜の表面温度よりも、３０℃乃至４０℃低くするに
は、まずベルチェ冷却機構７により、半導体基板１′を
充分に冷却しておき、次に発熱量の大きいハロゲンラン
プ６で短時間に急激に表面が４６０℃に達するまで加熱
を行うことが好ましい。
【００２１】本発明の第２の実施例で使用される製造装
置の配置関係を示す図２を参照すると、この製造装置に
よれば、スパッタチャンバ８と、第１、第２の高周波電
源１０，１２とを備える。チャンバ８内には、半導体基
板１の主表面上に対向してターゲット９が設けられ、こ
の間に帯上電極１１が設けられる。ターゲット９と基板
１との間に、陽極にＲＦ信号を印加した帯状電極１１を
置き、プラズマ密度を上げて、プラズマの表面アタック
により表面温度のみを上昇させる。これにより、基板１
の裏面は４００℃以下の加熱（通常より５０℃以上低温
となる）で済むことになる。尚、基板１には、逆スパッ
タによる成膜レートの減少を抑制するため、第２の高周
波電源１２によりＲＦバイアスをかけておくことが好ま
しい。
置の配置関係を示す図２を参照すると、この製造装置に
よれば、スパッタチャンバ８と、第１、第２の高周波電
源１０，１２とを備える。チャンバ８内には、半導体基
板１の主表面上に対向してターゲット９が設けられ、こ
の間に帯上電極１１が設けられる。ターゲット９と基板
１との間に、陽極にＲＦ信号を印加した帯状電極１１を
置き、プラズマ密度を上げて、プラズマの表面アタック
により表面温度のみを上昇させる。これにより、基板１
の裏面は４００℃以下の加熱（通常より５０℃以上低温
となる）で済むことになる。尚、基板１には、逆スパッ
タによる成膜レートの減少を抑制するため、第２の高周
波電源１２によりＲＦバイアスをかけておくことが好ま
しい。
【００２２】次に、この実施例で製造対象となる半導体
基板は、トランジスタなどの素子の一部となるＰ+ 拡散
層を主表面に形成したシリコン基板上に酸化膜をＣＶＤ
法などで形成し、この酸化膜をエッチングして径０．２
５μｍ、アスペクト比４のコンタクトホールを形成す
る。この基板１を図２に示したスパッタチャンバ８内に
入れ、ターゲット９を用いてＴｉ薄膜を室温で２００
Ａ、引き続きＴｉＮ薄膜基板温度２００℃で１０００Ａ
形成し、さらにＳｉを１重量％含有するＡｌ−Ｓｉ合金
膜またはＳｉを１重量％、Ｃｕを０．５重量％含有する
Ａｌ−Ｓｉ−Ｃｕ合金膜を、基板温度２０−１００℃で
酸化膜上に１μｍスパッタ成膜した。
基板は、トランジスタなどの素子の一部となるＰ+ 拡散
層を主表面に形成したシリコン基板上に酸化膜をＣＶＤ
法などで形成し、この酸化膜をエッチングして径０．２
５μｍ、アスペクト比４のコンタクトホールを形成す
る。この基板１を図２に示したスパッタチャンバ８内に
入れ、ターゲット９を用いてＴｉ薄膜を室温で２００
Ａ、引き続きＴｉＮ薄膜基板温度２００℃で１０００Ａ
形成し、さらにＳｉを１重量％含有するＡｌ−Ｓｉ合金
膜またはＳｉを１重量％、Ｃｕを０．５重量％含有する
Ａｌ−Ｓｉ−Ｃｕ合金膜を、基板温度２０−１００℃で
酸化膜上に１μｍスパッタ成膜した。
【００２３】その後、同一チャンバ８内において、推積
されたＡｌ薄膜の表面温度を上昇させるために、ターゲ
ット９と基板１との間に設置された帯状の電極１１に高
周波電源１０を用いて陽極に高周波を印加し、この際発
生する高密度プラズマの表面アタックを用いて基板１の
表面を加熱した。
されたＡｌ薄膜の表面温度を上昇させるために、ターゲ
ット９と基板１との間に設置された帯状の電極１１に高
周波電源１０を用いて陽極に高周波を印加し、この際発
生する高密度プラズマの表面アタックを用いて基板１の
表面を加熱した。
【００２４】この時発生したＡｌイオンを基板に引き込
むために、特に基板１には高周波電源１２を用いて高周
波を印加した。こうすることで、Ａｌ表面温度をＡｌの
融点以下の範囲で上昇させ、Ａｌ薄膜を半流動化させコ
ンタクトホール内に流し込んだ。この際、基板表面温度
はＡｌ表面温度より低く抑えられていた。ここで、プラ
ズマ又照射時間は短いため、Ａｌ表面温度は４６０℃に
なっても、Ａｌ／ＴｉＮ界面では４２０℃乃至４３０℃
程度に抑えることができ、過渡状態を利用して、Ａｌを
半溶融状態にすることが好ましい。この結果、コンタク
トホールは完全に埋め込まれ、またその際Ａｌとバリア
メタルの反応が抑制されているため、コンタクト抵抗値
の上昇は全く起こらなかった。
むために、特に基板１には高周波電源１２を用いて高周
波を印加した。こうすることで、Ａｌ表面温度をＡｌの
融点以下の範囲で上昇させ、Ａｌ薄膜を半流動化させコ
ンタクトホール内に流し込んだ。この際、基板表面温度
はＡｌ表面温度より低く抑えられていた。ここで、プラ
ズマ又照射時間は短いため、Ａｌ表面温度は４６０℃に
なっても、Ａｌ／ＴｉＮ界面では４２０℃乃至４３０℃
程度に抑えることができ、過渡状態を利用して、Ａｌを
半溶融状態にすることが好ましい。この結果、コンタク
トホールは完全に埋め込まれ、またその際Ａｌとバリア
メタルの反応が抑制されているため、コンタクト抵抗値
の上昇は全く起こらなかった。
【００２５】以上のように、本発明では、Ａｌ薄膜全層
をＡｌの融点で溶解させずに、表層だけを融点以下で溶
融させることによって、下地基板表面を十分に低い温度
に保った状態でリフローによる埋め込みを行う。
をＡｌの融点で溶解させずに、表層だけを融点以下で溶
融させることによって、下地基板表面を十分に低い温度
に保った状態でリフローによる埋め込みを行う。
【００２６】
【発明の効果】上述した通り、本発明によれば、半導体
基板の主表面のアルミニウム材料の温度よりも、半導体
基板内の温度を低く抑えることにより、高アスペクト比
の微細なコンタクトホールを完全に埋め込むことが可能
であり、その際コンタクトホールの抵抗値増大は全く起
こらないという利点があり、上述した（１）乃至（７）
の各課題がことごとく達成された。さらに、従来にスパ
ッタ法でも微細コンタクトが埋め込めるため、スループ
ットも高く基板面内の均一性が優れるため、製造コスト
を低減させる効果がある。
基板の主表面のアルミニウム材料の温度よりも、半導体
基板内の温度を低く抑えることにより、高アスペクト比
の微細なコンタクトホールを完全に埋め込むことが可能
であり、その際コンタクトホールの抵抗値増大は全く起
こらないという利点があり、上述した（１）乃至（７）
の各課題がことごとく達成された。さらに、従来にスパ
ッタ法でも微細コンタクトが埋め込めるため、スループ
ットも高く基板面内の均一性が優れるため、製造コスト
を低減させる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例で使用される製造装置の
配置図である。
配置図である。
【図２】本発明の第２の実施例で使用される製造装置の
配置図である。
配置図である。
１，１′ 半導体基板 ２，８ スパッタチャンバ ３，９ ターゲット ４ リフローチャンバ ５ ゲートバルブ ６ ハロゲンランプ ７ ベルチェ冷却機構 １０，１２ 高周波（ＲＦ）電源
Claims (5)
- 【請求項１】 半導体基板の主表面に絶縁膜を形成し、
所定の位置にコンタクトホールを形成する工程と、この
表面に高融点金属膜を形成する工程と、前記高融点金属
膜上にバリアメタル層を推積する工程と、前記バリアメ
タル層上にアルミニウム又はアルミニウム合金層を推積
する工程と、前記アルミニウム又はアルミニウム合金層
を前記コンタクトホール内にリフローさせて埋め込む工
程とを備えた半導体装置の製造方法において、前記埋め
込む工程が、前記半導体基板の裏面を冷却すると共に、
前記半導体基板の主表面上から加熱を、前記アルミニウ
ム又はアルミニウム合金属の表面温度を前記バリアメタ
ル層の温度よりも高く、かつ前記アルミニウム又はアル
ミニウム合金属の融点以下の設定温度で行うことを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記半導体基板の主表面上からの加熱を
赤外線により行う請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記バリアメタル層の温度を４３０℃以
下３００℃以上に設定する請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記表面温度を、前記バリアメタル層よ
りも４０℃以上高く設定する請求項１記載の半導体装置
の製造方法。 - 【請求項５】前記バリアメタル層として、ＴｉＮ薄膜が
形成される請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103756A JP2689947B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103756A JP2689947B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306770A JPH08306770A (ja) | 1996-11-22 |
| JP2689947B2 true JP2689947B2 (ja) | 1997-12-10 |
Family
ID=14362393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7103756A Expired - Fee Related JP2689947B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689947B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677336A (ja) * | 1992-08-24 | 1994-03-18 | Nec Corp | 接続孔の埋め込み方法 |
-
1995
- 1995-04-27 JP JP7103756A patent/JP2689947B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306770A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002059B1 (ko) | 반도체 장치의 제조방법 | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| EP0309209A1 (en) | Laser planarization of nonrefractory metal during integrated circuit fabrication | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| KR20000035640A (ko) | 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법 | |
| KR20010007557A (ko) | 바이어스 충전용 계단식 알루미늄 증착 방법 | |
| KR100601950B1 (ko) | 전자소자 및 그 제조방법 | |
| US5227337A (en) | Interconnection forming method | |
| JPH0964034A (ja) | 半導体装置およびその製造方法 | |
| KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
| US6114764A (en) | Semiconductor device and process for fabricating the same | |
| US5990005A (en) | Method of burying a contact hole with a metal for forming multilevel interconnections | |
| JP2689947B2 (ja) | 半導体装置の製造方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JP2832990B2 (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
| KR100200499B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| KR19990023960A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3234762B2 (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| US5518967A (en) | Process for producing a semiconductor device capable of planarizing a metal film surface thereon | |
| JP3321960B2 (ja) | メタルプラグの形成方法 | |
| KR100458294B1 (ko) | 반도체소자의장벽금속층형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| LAPS | Cancellation because of no payment of annual fees |