JPS6242560A - 半導体装置の電極 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の第１１１配線を全屈珪化物（以下単にシリ
サイドという）、チタン（Ｔｉ）、アルミニウム（Ａｌ
）または多結晶シリコン（ポリシリコン）、シリサイド
、Ｔｘ−、Ａｌの多層構造の配線で形成する。

〔産業上の利用分野〕

本発明は半導体装置の電極に関するもので、さらに詳し
くいえは、半導体装置の第１ｒＷｊ配線を、シリサイド
／’ｒｉ／　Ａｊ！またはポリシリコン／シリサイド／
Ｔｉ／　Ａｌの多層構造により構成した電極に関するも
のである。

〔従来の技術〕

半導体基板上に絶縁膜を形成し、この絶縁膜に電極窓を
窓開けし、そこに電極を形成して配線層と基板とのコン
タクトをとることは、半導体装置の製造において重要な
工程である。かかる電極形成においては、先ずポリシリ
コン１ｄを被着し、その上にＡｌを堆積していたが、ｉ
中へのシリコンの析出を防止する目的で、最近は第２図
の断面図に示される電極構造が開発されている。かかる
電極は半導体基板２１上にポリシリコン層２２を形成し
、その上にＴｉ１ｆＡ２３を形成し、Ｔｆ膜２３上にＡ
！配線１３２４を形成する。ポリシリコン層２２の上に
Ｔｉ１ｌ史を形成する理由は、ポリシリコン層２２のシ
リコンがＡＡ配線中に図に符号２５を付して示す如く析
出し、この析出したシリコン２５が配線幅を結果的には
減少することになり、　Ａｆ配線層２４の抵抗を増大す
るからである。

〔発明が解決しようとする問題点〕

前記したＴｉ膜２３は膜厚が１００Å以下というように
薄く形成する。

第２図に示した配線層を形成した後に、当該デバイスは
後のプロセスにおいて４００〜４５０℃の温度にさらさ
れている。そして、第２図に示す配線層はＴｉ膜２３を
設けたにもかかわらず、ポリシリコンｊ−２２のシリコ
ンがＡＪ中に析出し、実質的な配線幅の減少をもたらす
ことが確認された。

それの対策してＴｉ膜の膜厚を大にしたところ、配線の
抵抗が増大するだけでなく、シリコンを基板バルクから
吸い上げ、その結果スパイク２６が基板内に食い込み、
例えばエミッタ・ベース短絡などを発生ずることが判明
した。

本発明はこのような点に鑑みて創作されたもので、ＡＪ
中へのシリコンの析出を抑える電極を提供することを目
的とする。

〔問題点を解決するための手段〕

第１図は本発明実施例の断面図である。

第１図において、半導体基板１１の上に形成された絶縁
膜１２には電極窓１３が窓開けされ、この部分に露出し
た半導体基板１１の・表面上に、順にシリサイド層１４
、Ｔｉ膜１５、Ａｌ配線１６が形成された電極・が提供
される。シリサイド層１４はポリシリコン＋シリサイド
層としてもよい。

〔作用〕

上記の電極構造においては、へβ配線が吸い上げるシリ
コンは先ずシリサイドによって供給される。ところが、
シリサイドからのシリコンの供給量は少ないので、Ｔｉ
膜はバリヤメタル（シリコンの動きを遮る金属層）とし
ての働きを十分に果すので、ＩＩ配配線へのシリコンの
析出が抑えられる。ポリシリコン＋シリサイド層を設け
た場合でも、Ａｌ中へのシリコンは抑えられるとともに
、ポリシリコンからのシリコン吸い上げは少なくなり、
基板内にスパイクが入り込むことが防止される。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図に示す電極がトランジスタのエミッタ電極である
場合を例にとると、それは次の工程で作られる。

■絶縁膜１２上にレジスト膜（図示せず）を形成し、そ
れをパターニングして得られるレジストパターンをマス
クに絶縁膜１２に電極窓１３を窓開けする。絶縁膜が例
えば燐・シリケート・ガラスで作られたものであれば、
ＣＨＦ３．　Ｃｈガスを単独でま、たは混合し、場合に
よっては０２を添加したガスを用いるドライエツチング
による。

■Ｔｉシリサイド（またはモリブデンシリサイド）をス
パッタまたは化学気相成長法（ＣＶＤ法）で１０００〜
２０００人の膜厚に成長する。シリサイド層の膜厚は、
前記範囲内で次工程のエミッタ拡散を考慮に入れて設定
する。

■公知のイオン注入法などによってエミッタ拡散をなす
。

■Ｔｉを、次いでＡＮを蒸着など通常の技術で被着し、
Ｔｉ膜１５、　ＡＡ配線１６を形成する。Ｔｉは７０〜
８０人の膜厚にきわめて薄く、また＾ｌは１μｍの厚さ
に成長する。

■最後に配線ｊ−をパターニングして第１層配線を完成
する。

本発明の他の実施例によると、シリサイド層をポリシリ
コン＋シリサイド層とする。

それには、前記した電極窓１３を窓開けした後に、例え
ばＣＶＤ法でポリシリコンを１０００人の膜厚に成長す
る。

次いでエミッタ拡散を行う。

次に、チタンシリサイド（またはモリブデンシリサイド
）を前記例と同様スパッタまたはＣｖＤにより２０００
人の膜厚に成長し、８００〜１０００℃の範囲内でアニ
ールする。このアニールは、Ｔｉとシリコンまたはモリ
ブデンとシリコンがよく混じり合うようなすものである
。以後は最初の例と同じ工程を実施する。

かかる電極においては、ｉのシリコン吸い上げはＡｌの
すぐ近くのシリサイドからなされ、シリサイド中に含ま
れるシリコンはポリシリコンの場合に比べてはるかに少
ないから、それはＴｉ膜１５によって遮られ、Ａｌ中へ
のシリコンの析出が抑えられる。ポリシリコン＋シリサ
イドの層の場合も、Ａｆｆによるシリコンの吸い上げは
前記したと同じであるので、ポリシリコンからのシリコ
ンの吸い上げは少なくなり、従ってスパイクが基板内に
入り込むことが防止される。

〔発明の効果〕

以上述べてきたように本発明によれば、ポリシリコンを
用いる電極において、ＡＮ中へのシリコンの析出が防止
される効果があり、ｉ配線の抵抗の増大が抑えられる。

【図面の簡単な説明】

第１図は本発明実施例の断面図、 第２図は従来例電極の断面図である。 第１図において、 １１は半導体基板、 １２は絶縁膜、 １３は電極窓、 １４はシリサイド層、 １５はｒｉ膜、 １６はへｌ配線である。 ゝ゛；ノ ［Ｆ］−

Claims (2)

【特許請求の範囲】
1. （１）半導体基板（１１）上の絶縁膜（１２）に電極窓
   （１３）を窓開けした部分に形成された電極であって、 該電極は、基板表面上に順に成長した金属珪化物層（１
   ４）、チタン膜（１５）、アルミニウム配線（１６）と
   からなることを特徴とする半導体装置の電極。
2. （２）基板表面上に多結晶シリコンと金属珪化物層が配
   設され、その上にチタン膜（１５）とアルミニウム配線
   （１６）が形成されてなることを特徴とする特許請求の
   範囲第１項記載の半導体装置の電極。