JPH06132248A - 金属薄膜の成膜方法及びスパッタ装置 - Google Patents

金属薄膜の成膜方法及びスパッタ装置

Info

Publication number
JPH06132248A
JPH06132248A JP30595492A JP30595492A JPH06132248A JP H06132248 A JPH06132248 A JP H06132248A JP 30595492 A JP30595492 A JP 30595492A JP 30595492 A JP30595492 A JP 30595492A JP H06132248 A JPH06132248 A JP H06132248A
Authority
JP
Japan
Prior art keywords
sputtering method
underlayer
collimator
layer
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30595492A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30595492A priority Critical patent/JPH06132248A/ja
Publication of JPH06132248A publication Critical patent/JPH06132248A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】コリメート・スパッタ法のステップ・カバレー
ジの向上といった利点を活かした上で、金属薄膜の良好
な埋め込み性を達成し得る金属薄膜の成膜方法を提供す
る。 【構成】金属薄膜の成膜方法は、(イ)段差部を有する
基材10上にコリメート・スパッタ法にて第1の下地層
20を形成し、(ロ)次いで、第1の下地層20上にス
パッタ法にて第2の下地層22を形成し、(ハ)その
後、スパッタ法あるいはコリメート・スパッタ法にて金
属又は金属化合物から成る薄膜26を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、金属薄膜の成膜方法、
及びかかる方法の実施に適したスパッタ装置に関する。
【0002】
【従来の技術】半導体装置内の半導体素子の微細化に伴
い、微細なコンタクトホール、ビヤホールやスルーホー
ル(以下、総称して接続孔ともいう)の形成技術が重要
な課題となっている。接続孔を形成するためには、通
常、拡散層が形成された半導体基板や下層配線層上に層
間絶縁層を形成し、次いで、層間絶縁層に開口部を形成
し、その後、開口部へ金属配線材料を埋め込む。
【0003】微細接続孔の形成技術の1つに、アルミニ
ウム又はアルミニウム合金(以下、単に、Al等ともい
う)の高温スパッタ法が検討されている。この高温スパ
ッタ法は、基板を数百度に加熱した状態でAl等をスパ
ッタ法にて基板上に成膜することにより、Al等をリフ
ローさせ、Al等で開口部を埋め込み且つ平坦化する技
術である。
【0004】高温スパッタ法におけるAl等の埋め込み
特性は、基板上に形成された下地層に大きく影響され
る。下地層の材料として、Al等との濡れ性が良いチタ
ン(Ti)等を用いた場合、スパッタ法によるAl等の
成膜中に、Al等とTiとの界面にAl−Ti合金層が
形成される。この合金層の形成によって、開口部内にA
l等が引き込まれ、良好な埋め込みが達成される。この
状態を、半導体素子の模式的な一部断面図である図9の
(A)、及び図9の(A)の円で囲んだ領域を拡大した
拡大図である図9の(B)に示す。尚、図9中、10は
半導体基板、14は層間絶縁層、16は開口部、100
はTiから成る下地層、110はAl等から成る金属材
料配線層、102はAl−Ti合金層である。
【0005】一方、コンタクトホールの形成にAl等の
高温スパッタ法を適用する場合には、拡散層12へのA
l等の突き抜けを防止するために、Al等の下地層とし
てTiON等から成るバリアメタル層が必要とされる。
Al等とTiONとは濡れ性が悪いために、TiON等
から成るバリアメタル層上に直接Al等の成膜を行う
と、Al等を開口部に充分に埋め込むことが困難とな
る。これに対処するために、TiON等から成るバリア
メタル層上に更にTiから成る下地層を形成し、Al等
と下地層との濡れ性を改善する必要がある。
【0006】実際には拡散層とのオーミック・コンタク
トを得るために、TiON等から成るバリアメタル層の
下にもTiから成るコンタクト層が必要である。従っ
て、接続孔内には、図9の(C)に示すように半導体基
板10側から、Ti(コンタクト層)104/TiON
(バリアメタル層)106/Ti(下地層)100/A
l等(金属配線材料層)110といった積層構造が形成
される。通常、これらの積層構造はスパッタ法にて形成
される。
【0007】ところで高温スパッタ法をアスペクト比の
より高い接続孔の形成に適用する場合、下地層のステッ
プ・カバレージ不足に起因する種々の問題点が生じる。
その1つに、Tiから成る下地層のステップ・カバレー
ジ不足に起因して、開口部内におけるAl等の埋め込み
が困難になるという問題が挙げられる。開口部のアスペ
クト比が増大するに従い、下地層をスパッタ法にて形成
する際、所謂シャドウイング効果により開口部内にはス
パッタ粒子が十分に入り込まなくなり、特に、開口部1
6底部近傍の側壁に形成される下地層が非常に薄くな
る。
【0008】また、Al等の高温スパッタ時、図9の
(A)に示す構造においてはSiO2から成る層間絶縁
膜14中の酸素が、また図9の(C)に示す構造におい
てはTiONから成るバリアメタル層106中の酸素
が、それぞれTiから成る下地層100中に或る程度拡
散するが、Tiから成る下地層100が非常に薄い部分
では、これらの酸素は下地層の表面にまで到達する。従
って、開口部16底部近傍の側壁に形成された下地層1
00の表面が酸化され、Al等との濡れ性が劣化し、A
l等の埋め込み性が低下する(図10の(A)参照)。
【0009】更に、図9の(C)に示した構造の場合、
スパッタ時のTiON自体のシャドウイング効果によ
り、TiONが十分開口部内に入り込まず、開口部16
底部におけるTiONから成るバリアメタル層106の
膜厚が不足する。その結果、Al等の成膜中若しくはそ
の後の半導体装置製造プロセスにおける加熱により、A
l等の拡散層への突き抜けが発生する可能性がある(図
10の(B)参照)。
【0010】
【発明が解決しようとする課題】これらの問題を解決す
るためには、Tiから成る下地層やTiON等から成る
バリアメタル層のステップ・カバレージを改善する必要
がある。このための一手段として、コリメート・スパッ
タ法が検討されている。コリメート・スパッタ法とは、
スパッタ装置のターゲットと基板の間に、多数の貫通孔
を形成した板上のコリメーターを配置することにより、
基板の法線方向を中心に限定された或る角度範囲で基板
に入射するスパッタ粒子以外のスパッタ粒子をコリメー
ターによって遮蔽し、スパッタ粒子のステップ・カバレ
ージを向上させる技術である。コリメーター40の模式
的な平面図を図5の(A)に示す。コリメーターの詳細
な説明は後述する。
【0011】コリメート・スパッタ法にて下地層やバリ
アメタル層を形成した場合、これらの層のステップ・カ
バレージは改善されるが、コリメート・スパッタ法にて
成膜されたTiから成る下地層上では、むしろAl等の
埋め込み性が低下するという問題がある。コリメート・
スパッタ法においては、ターゲットからスパッタされた
粒子の大部分はコリメーターで遮蔽される。その結果、
必然的に成膜速度が低下する。成膜速度は、スパッタ装
置のカソード構造やコリメーター自体の形状等により異
なるため一概には言えないが、通常、コリメーターを配
置していない場合と比較して、1/5〜1/10以下に
低下する。
【0012】成膜速度の低下に伴い、基板に到達するス
パッタ粒子にはより多くの装置内残留ガス(主に水分
等)が吸着する。その結果、多くの不純物を含んだ膜が
下地層上に成膜される。即ち、コリメート・スパッタ法
においては、原理的には、ステップ・カバレージを向上
させるほど、成膜された膜中に混入する不純物が増大す
る。また、コリメーター自体から脱着したガスも、下地
層中に混入する不純物を増大させる要因となる。このよ
うな不純物を多く含む下地層に対するAl等の濡れ性は
悪く、結果としてAl等の埋め込み不良が発生する。
【0013】従って、本発明の目的は、コリメート・ス
パッタ法のステップ・カバレージの向上といった利点を
活かした上で、金属薄膜の良好な埋め込み性を達成し得
る金属薄膜の成膜方法、及びかかる成膜方法の実施に適
したスパッタ装置を提供することにある。
【0014】
【課題を解決するための手段】本発明の金属薄膜の成膜
方法は、上記の目的を達成するために、(イ)段差部を
有する基材上にコリメート・スパッタ法にて第1の下地
層を形成し、(ロ)次いで、第1の下地層上にスパッタ
法にて第2の下地層を形成し、(ハ)その後、スパッタ
法あるいはコリメート・スパッタ法にて金属又は金属化
合物から成る薄膜を形成することを特徴とする。尚、以
下の本明細書において、単に「スパッタ法」あるいは
「通常のスパッタ法」という場合、コリメーターを使用
しない通常のスパッタ法を意味する。
【0015】スパッタ法としては、二極スパッタ方式、
三極又は四極スパッタ方式、マグネトロンスパッタ方
式、高周波スパッタ方式、リアクティブスパッタ方式、
バイアススパッタ方式、非対称交流スパッタ方式、ゲッ
タスパッタ方式等を挙げることができる。
【0016】本発明の成膜方法の好ましい態様において
は、金属又は金属化合物から成る薄膜はアルミニウム又
はアルミニウム合金から成り、第2の下地層はチタンか
ら成る。更に好ましい態様においては、第1の下地層
は、チタン又はチタン化合物から成る。この場合、第1
の下地層は複数の層から成っていてもよい。
【0017】上記の目的を達成するための、ターゲット
及び基材支持部を少なくとも備えている本発明のスパッ
タ装置は、ターゲットと基材支持部の間に、可動式のコ
リメーターを備え、コリメート・スパッタ法による成膜
時、ターゲットと基材支持部の間にコリメーターが配置
され、スパッタ法による成膜時、ターゲットと基材支持
部の間からコリメーターが除かれることを特徴とする。
【0018】
【作用】本発明の金属薄膜の成膜方法においては、第2
の下地層は通常のスパッタ法にて形成されるので、第2
の下地層の成膜速度は早い。従って、第2の下地層に不
純物が含まれる可能性が低く、第2の下地層とその上に
形成される薄膜との間の濡れ性が低下することを防ぐこ
とができる。
【0019】第1の下地層はコリメート・スパッタ法に
て形成されるので、かかる第1の下地層のステップ・カ
バレッジは良好である。
【0020】本発明のスパッタ装置においては、コリメ
ーターが可動であり、連続して効率よく下地層及び薄膜
を成膜することができる。
【0021】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【0022】先ず、本発明の金属薄膜の成膜方法の実施
に適したスパッタ装置の概要を図4〜図8を参照して説
明する。本発明の金属薄膜の成膜方法の実施において
は、コリメート・スパッタ法から通常のスパッタ法へ切
り替えるために、コリメーターが可動式になったスパッ
タ装置を用いることが好ましい。
【0023】図5の(A)にコリメーターの平面図を、
図5の(B)に断面図を示す。コリメーター40には、
複数の貫通孔42が規則正しく配列されている。貫通孔
は、同心円状に配列することができ、あるいは又、三角
形、四角形、六角形等の多角形、正多角形、平行四辺形
の稜(頂点)に配置すればよい。コリメーターの厚さ方
向における貫通孔の断面形状は多角柱、円柱、切頭多角
錐、切頭円錐、階段状とすることができる。これらの貫
通孔の形状においては、薄膜を成膜すべき基材に面する
側における貫通孔の開口面積は、反対側の貫通孔の開口
面積と等しいか、あるいは小さい。貫通孔の開口面積
は、コリメーターに設けられた貫通孔の位置に応じて変
化させることもできる。また、貫通孔の軸線は、コリメ
ーターの表面に対して垂直であっても、コリメーターに
設けられた貫通孔の位置に応じてコリメーターの表面に
対する角度を適宜変化させることもできる。
【0024】コリメーターは、厚さ10乃至15mm程
度のステンレススチール、アルミニウム、その他の金属
材料や、セラミック、樹脂等の成型加工可能な材料に貫
通孔を設けることによって作製することができる。ある
いは又、例えばステンレススチール等の金属材料から成
る、三角柱状、四角柱状、六角柱状等の中空ハニカムを
複数個スポット溶接することによって作製することもで
きる。コリメーターの有効面積は、薄膜加工すべき基材
の大きさに依存して適宜決定する。
【0025】本発明の金属薄膜の成膜方法の実施で使用
するコリメーター40においては、貫通孔42の配列状
態を正六角形とした。図6に斜視図を示す、ステンレス
スチール製の正六角形の中空のハニカムを複数個スポッ
ト溶接して、コリメーター40を作製した。ハニカムの
外接円の直径は9.53mm(3/8インチ)、高さは
12.7mm(1/2インチ)である。8インチの半導
体ウエハをスパッタリングする場合、直径約12インチ
のコリメーターを使用した。貫通孔のアスペクト比は
1.33である。
【0026】図7の(A)に示す角度γより大きい角度
でコリメーター40の貫通孔42に入射するスパッタ粒
子は、コリメーター40によって遮蔽され、基材に到達
しない。これによって、スパッタ粒子の基材に対する入
射角度は、基材の法線を中心に或る角度範囲、即ち0乃
至γ度に制限される。その結果、シャドウイング効果の
防止、優れたステップカバレッジを達成することができ
る。
【0027】図5に示したコリメーターを使用したスパ
ッタ装置30の概要を図4に示す。図4において、40
はコリメーター、32は例えばTiから成るターゲッ
ト、34Aは薄膜を成膜すべき基材、34は基材を支持
するための基材支持部、36は基材を加熱するためのヒ
ーターブロックである。コリメーター40にはRFバイ
アスを印加し得ることが望ましい。
【0028】コリメーター40は、ターゲット32と基
材支持部34の間に配置されている。コリメーター40
は、例えば、回転軸44及び回転軸44に取り付けられ
たコリメーター取付部46から成るコリメーター取付装
置に取り付けられている。そして、回転軸44に取り付
けられたモータ48によってコリメーター40を回動さ
せることができる。これによって、コリメート・スパッ
タ法による成膜時、ターゲット32と基材支持部34の
間にコリメーター40は配置され、スパッタ法による成
膜時、ターゲット32と基材支持部34の間からコリメ
ーター40が除かれる。
【0029】スパッタ装置としては、コリメーターを備
えた、二極スパッタ装置、三極又は四極スパッタ装置、
マグネトロンスパッタ装置、高周波スパッタ装置、リア
クティブスパッタ装置、バイアススパッタ装置、非対称
交流スパッタ装置、ゲッタスパッタ装置等を挙げること
ができる。
【0030】図5に示したコリメーター40とは別の複
数のコリメーター40Aの平面図を図8の(A)に示
す。また、図8の(B)に、かかるコリメーター40A
を備えたスパッタ装置50の一部断面図を示す。2つの
コリメーター40Aはステンレススチール製であり、各
々のコリメーター40Aには、コリメーターの厚さ方向
における断面形状が六角柱状の貫通孔42が設けられて
いる。尚、コリメーターは3つ以上であってもよい。コ
リメーター40Aの中心部は回転軸44に取り付けら
れ、回転軸44にはモータ48が取り付けられている。
コリメーター40Aは回転軸44から放射状に延びるコ
リメーター取付部46に取り付けられている。
【0031】図8の(B)に示したスパッタ装置50に
は、コリメーター交換部60が更に設けられている。コ
リメーター交換部60は、スパッタチャンバ52とコリ
メーター交換部60との間の連通を遮断可能なシール手
段62,64を備えている。シール手段62,64は、
例えばコリメーター40Aが図8の(B)に示す位置に
来たとき、図示していない移動機構により上昇及び下降
させられ、コリメーター40Aを真空シールできる構造
を有する。こうして、コリメーター40Aをシール手段
62,64によって真空シールしてコリメーター交換部
60とスパッタチャンバ52との連通を遮断した後、コ
リメーター交換部60のみを大気に解放し、図示してい
ない交換ドアを開けて目詰まりしたコリメーターを交換
する。この後、コリメーター交換部60を真空引きし、
シール手段62,64を下降及び上昇させる。これによ
りスパッタチャンバ52を大気に解放することなく、目
詰まりしたコリメーターを交換できるので、コリメータ
ー交換後の真空引き時間を大幅に短縮することができ
る。
【0032】以下、本発明の金属薄膜の成膜方法を、実
施例−1〜実施例−3に基づき、図1、図2及び図3を
参照して説明する。
【0033】(実施例1)実施例1においては、基板に
接続孔を形成する。基板は半導体基板から構成されてい
る。第1の下地層はコリメート・スパッタ法にて形成さ
れたTiから成り、第2の下地層は通常のスパッタ法に
て形成されたTiから成り、薄膜は通常のスパッタ法に
て形成されたAl合金から成る。
【0034】[工程−100]先ず、半導体基板10か
ら成る基板上に、例えばCVD法にてSiO2から成る
層間絶縁層14を形成する。次いで、フォトリソグラフ
ィ技術及びドライエッチング技術によって、層間絶縁層
14に開口部16を形成する(図1の(A)参照)。層
間絶縁層14の厚さを800nm、開口部の直径を0.
4μmとした。開口部16が段差に相当する。
【0035】[工程−110]次に、コリメーター40
を配置したマグネトロンスパッタ装置30(図4参照)
により、Tiから成る第1の下地層20をコリメート・
スパッタ法にて全面に形成する(図1の(B)参照)。
第1の下地層20の厚さを層間絶縁層14上で50nm
とした。コリメーター40、ターゲット32及び基板3
4Aの位置関係を、例えば以下のとおりとした。 ターゲットと基板との間の距離 :11cm コリメーターと基板との間の距離: 5cm 第1の下地層20を、例えば以下の条件で形成すること
ができる。 DCパワー :8kW プロセスガス:Ar スパッタ圧力:0.4Pa 基板加熱温度:150゜C
【0036】[工程−120]次に、コリメーターを使
用しない通常のスパッタ法により、Tiから成る第2の
下地層22を全面に形成する(図1の(C)参照)。そ
のために、スパッタ装置30に配備されたモータ48を
回転させて、基板34Aとターゲット32の間からコリ
メーター40を除く。層間絶縁層14の上の第1の下地
層20の上における第2の下地層の厚さを50nmとし
た。第2の下地層22の形成は、第1の下地層20の形
成に続いて真空中で行われることが望ましい。第2の下
地層22は、次の工程でAl合金を開口部16に埋め込
む際に、Al合金の濡れ性を促進するための層となる。
Tiから成る第2の下地層22を、例えば以下の条件で
形成することができる。 DCパワー :4kW プロセスガス:Ar 100sccm スパッタ圧力:0.4Pa 基板加熱温度:150゜C
【0037】[工程−130]次に、真空中で続いて、
全面にAl合金から成る薄膜24を高温スパッタ法にて
形成する(図1の(D)参照)。ここでは、Al合金と
してAl−1%Siを用いたが、純Al、あるいはAl
−Si−Cu、Al−Cu、Al−Ge等のAl合金を
用いてもよい。スパッタ法は通常のスパッタ法とした。
以下にAl合金の形成条件の一例を示す。尚、層間絶縁
層14の上方におけるAl合金から成る薄膜24の厚さ
を800nmとした。 DCパワー :10kW 成膜速度 :0.6μm/分 プロセスガス:Ar 100sccm スパッタ圧力:0.4Pa 基板加熱温度:500゜C 尚、薄膜24の形成は、通常のスパッタ法の代わりに、
コリメート・スパッタ法を採用してもよい。また、Al
合金から成る薄膜24を、以下に例示する2ステップの
通常の高温スパッタ法にて形成することも可能である。
この2ステップにより、Al合金の開口部への埋め込み
性を一層向上させることができる。第1のステップから
第2のステップへの切り替えは連続的に行われる。 [第1のステップ] Al合金の膜厚:100nm DCパワー :20kW 成膜速度 :1.2μm/分 プロセスガス :Ar 100sccm スパッタ圧力 :0.4Pa 基板加熱状態 :無加熱 [第2のステップ] Al合金の膜厚:700nm DCパワー :10kW 成膜速度 :0.6μm/分 プロセスガス :Ar 100sccm スパッタ圧力 :0.4Pa 基板加熱温度 :500゜C 薄膜のいずれの形成においても、高温スパッタ中に40
0V程度の基板バイアスを併用することができる。
【0038】実施例1では、第1の下地層20をコリメ
ート・スパッタ法にて形成する。Tiから成る厚さ10
0nmの下地層を通常のスパッタ法のみによって形成す
る場合と比較して、開口部16底部近傍の側壁に形成さ
れる第1の下地層20の膜厚を厚くすることができる。
それ故、前述したSiO2から成る層間絶縁膜14から
の酸素拡散による第2の下地層表面の酸化を防止でき
る。更にTiから成る第2の下地層22を通常のスパッ
タ法により形成しているので、前述したコリメート・ス
パッタ法に伴う膜質の劣化を防止することができ、Al
合金の開口部への埋め込み性が良好となる。
【0039】(実施例2)実施例2においては、本発明
の金属薄膜の成膜方法をシリコン基板に形成された拡散
層におけるコンタクトホールの形成に適用した。基板は
拡散層12の形成されたシリコン半導体基板10から構
成されている。第1の下地層は、コリメート・スパッタ
法にて形成されたTi及びTiONの2層構成から成
り、第2の下地層は通常のスパッタ法にて形成されたT
iから成り、薄膜は通常のスパッタ法にて形成されたA
l合金から成る。
【0040】[工程−200]先ず、拡散層12が形成
された半導体基板10から成る基板上に、例えばCVD
法にてSiO2から成る層間絶縁層14を形成する。次
いで、フォトリソグラフィ技術及びドライエッチング技
術によって、層間絶縁層14に開口部16を形成する
(図2の(A)参照)。層間絶縁層14の厚さを800
nm、開口部の直径を0.4μmとした。
【0041】[工程−210]次に、コリメーター40
を配置したマグネトロンスパッタ装置30(図4参照)
により、第1の下地層を全面に形成する。第1の下地層
は、拡散層12とのオーミック・コンタクトを得るため
のコンタクト層として機能するTiから成る下層20
A、及びバリアメタル層として機能するTiONから成
る上層20Bの2層から構成される(図2の(B)参
照)。
【0042】層間絶縁層14上のTiから成る下層20
Aの厚さを30nm、その上に形成されたTiONから
成る上層20Bの厚さを100nmとした。コリメータ
−の配置及び構造等は実施例1と同一とすることができ
る。Tiから成る下層20Aの成膜条件を、例えば以下
のとおりとした。 DCパワー :8kW プロセスガス:Ar スパッタ圧力:0.4Pa 基板加熱温度:150゜C また、TiONから成る上層20Bの成膜条件を、例え
ば以下のとおりとした。 DCパワー :8kW プロセスガス:Ar 40sccm N2−6%O2 70sccm スパッタ圧力:0.4Pa 基板加熱温度:150゜C
【0043】[工程−220]次に、コリメーターを使
用しない通常のスパッタ法により、Tiから成る第2の
下地層22を全面に形成する(図2の(C)参照)。第
2の下地層22の成膜条件は、実施例1の[工程−12
0]と同様とすることができる。尚、第1の下地層20
A,20Bの形成及び第2の下地層22の形成を、真空
中で続けて行ってもよく、あるいは又、第1の下地層の
上層20Bの形成後、基板を一旦大気に曝した後、第2
の下地層22の形成を行ってもよい。
【0044】[工程230]真空中で続いて、全面にA
l合金から成る薄膜24を高温スパッタ法にて全面に形
成する(図2の(D)参照)。Al合金の成膜条件を、
実施例1の[工程−130]と同様とすることができ
る。
【0045】実施例2の場合、Ti及びTiONから成
る第1の下地層はコリメート・スパッタ法にて形成され
ているので、それぞれの層を、通常のスパッタ法にて形
成した場合と比較して、開口部底部に厚く成膜すること
ができる。これにより、コンタクト抵抗が低減し、バリ
ア性が向上する。一方、Tiから成る第2の下地層22
は通常のスパッタ法にて形成されるので、コリメート・
スパッタ法に伴う膜質劣化が無く、良好なAl合金の埋
め込み性が達成できる。
【0046】(実施例3)実施例3は実施例2の変形で
ある。実施例3においては、Al等の埋め込み性を一層
向上させる目的で、第2の下地層22と第1の下地層の
上層20Bとの間にコリメート・スパッタ法にて成膜さ
れたTiから成る第3の下地層26を形成する。
【0047】[工程−300]〜[工程−310]これ
らの[工程−300]〜[工程−310]は、実施例2
の[工程−200]〜[工程−210]と同様とするこ
とができる。これによって、拡散層12が形成されたシ
リコン半導体基板10に形成された開口部16を含む層
間絶縁層14上にTi及びTiONから成る第1の下地
層20A,20Bが形成される。
【0048】[工程−320]次に、Tiから成る第3
の下地層26を全面に形成する。第3の下地層26は、
コリメート・スパッタ法にて形成され、Tiから成る。
コリメート・スパッタ法による第3の下地層26の成膜
条件を、例えば、以下のとおりとすることができる。
尚、層間絶縁層14上方における第3の下地層26の厚
さを50nmとした。 DCパワー :8kW プロセスガス:Ar スパッタ圧力:0.4Pa 基板加熱温度:150゜C
【0049】[工程−330]次に、コリメーターを使
用しない通常のスパッタ法により、Tiから成る第2の
下地層22を全面に形成する。層間絶縁層14上方にお
ける第2の下地層22の厚さを50nmとした。第2の
下地層22の形成は、第3の下地層26の形成に続いて
真空中で行われることが望ましい。通常のスパッタ法に
よる、Tiから成る第2の下地層22を、例えば以下の
条件で形成することができる。 DCパワー :4kW プロセスガス:Ar 100sccm スパッタ圧力:0.4Pa 基板加熱温度:150゜C
【0050】[工程−340]真空中で連続して、全面
にAl合金から成る薄膜24を高温スパッタ法にて全面
に形成する。Al合金の成膜条件を、実施例1の[工程
−130]と同様とすることができる。こうして図3に
示す構造の半導体素子を作製することができる。
【0051】実施例3の場合、実施例2と同様の理由に
よって、コンタクト抵抗が低減し、バリア性が向上す
る。しかも、第3の下地層26をコリメート・スパッタ
法にて形成するので、Tiを100nm通常のスパッタ
法のみによって成膜する場合と比較して、開口部16底
部近傍の側壁に形成される第3の下地層26の膜厚を厚
くすることができる。これによって、TiONからの酸
素拡散による第2の下地層22表面の酸化を効果的に防
止することができ、実施例2に比べて、一層良好なAl
等の埋め込みを達成することができる。
【0052】(実施例4)実施例4は、実施例2の変形
である。実施例2においては、第1の下地層の上層20
BはTiONから構成したが、実施例4においてはTi
Nから構成する。
【0053】[工程−400]この工程は実施例2の
[工程−200]と同様とすることができる。
【0054】[工程−410]次に、コリメーター40
を配置したマグネトロンスパッタ装置30(図4参照)
により、第1の下地層を全面に形成する。第1の下地層
は、拡散層とのオーミック・コンタクトを得るためのコ
ンタクト層として機能するTiから成る下層20A、及
びバリアメタル層として機能するTiNから成る上層2
0Bの2層から構成される。
【0055】層間絶縁層14上のTiから成る下層20
Aの厚さを30nm、その上に形成されたTiNから成
る上層20Bの厚さを100nmとした。コリメータ−
の配置及び構造等は実施例2と同一とすることができ
る。Tiから成る下層20Aの成膜条件を、実施例2と
同様とすることができる。また、TiNから成る上層2
0Bの成膜条件を、例えば以下のとおりとした。 DCパワー 8kW プロセスガス Ar/N2=40/70sccm スパッタ圧力 0.4Pa 基板加熱温度 150°C
【0056】[工程−420]〜[工程−430]これ
らの工程は、実施例2の[工程−220]〜[工程−2
30]と同様とすることができる。
【0057】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。段差部として、他にもライン アンド スペー
スを例示することができる。本発明の金属薄膜の成膜方
法は、コンタクトホールの形成だけでなく、下層配線層
と上層配線層を接続するためのビヤホールあるいはスル
ーホールの形成にも適用することができる。第2の下地
層は、Tiの代わりにTiN、TiW、Ti−Al等の
Ti系合金、ポリシリコン、シリコン等から形成するこ
とも可能である。薄膜の材料として、AlあるいはAl
合金の代わりにタングステン等の金属あるいは金属化合
物を用いることができる。第1の下地層が複数層から成
る場合、通常のスパッタ法により形成された層を含んで
いてもよい。
【0058】
【発明の効果】本発明の金属薄膜の成膜方法によれば、
第2の下地層を通常のスパッタ法にて形成するので、コ
リメート・スパッタ法に伴う膜質の劣化を防止すること
ができ、金属あるいは金属化合物から成る薄膜の埋め込
み性やステップカバレッジを向上させることができる。
また、第1の下地層(及び、場合によっては、第3の下
地層)をコリメート・スパッタ法にて形成するので、膜
厚の厚い均一な厚さの下地層を形成することができ、金
属あるいは金属化合物から成る薄膜の埋め込み性やステ
ップカバレッジを向上させることができる。
【0059】本発明の金属薄膜の成膜方法をコンタクト
ホールの形成に適用した場合、コンタクト抵抗の低下、
及びバリア性の向上を図れると同時に、薄膜の埋め込み
特性が向上する。それ故、0.35μmルールのコンタ
クトホールを形成するために、Al等の高温スパッタ法
を適用することができる。
【0060】本スパッタ装置を用いることにより、1つ
のスパッタチャンバでコリメート・スパッタ法による成
膜と通常のスパッタ法による成膜の両方が行える。それ
故、スパッタ装置構造の簡略化、設置スペースの縮小化
等が可能となる。また、コリメート・スパッタ法から通
常のスパッタ法への切り替えが迅速に行えるので、スル
ープットが向上するという利点もある。
【図面の簡単な説明】
【図1】本発明の金属薄膜の成膜方法の実施例1の各工
程を説明するための半導体素子の模式的な一部断面図で
ある。
【図2】本発明の金属薄膜の成膜方法の実施例2の各工
程を説明するための半導体素子の模式的な一部断面図で
ある。
【図3】本発明の金属薄膜の成膜方法の実施例3により
作製された半導体素子の模式的な一部断面図である。
【図4】本発明のスパッタ装置の概要を示す図である。
【図5】コリメーターの模式的な平面図及び断面図であ
る。
【図6】コリメーターの1つの構成要素を示す図であ
る。
【図7】コリメーターに設けられた貫通孔を通過するス
パッタ粒子の基板に対する最大入射角を説明するための
図である。
【図8】本発明のスパッタ装置及びコリメーターの別の
例を示す図である。
【図9】従来の高温スパッタ法を説明するための半導体
素子の模式的な断面図である。
【図10】従来の高温スパッタ法の問題点を説明するた
めの半導体素子の模式的な断面図である。
【符号の説明】
10 半導体基板 12 拡散層 14 層間絶縁層 16 開口部 20 第1の下地層 20A 第1の下地層の下層 20B 第1の下地層の上層 22 第2の下地層 24 薄膜 26 第3の下地層 30,50 スパッタ装置 32 ターゲット 34 基材支持部 34A 基板 36 ヒーターブロック 40 コリメーター 42 貫通孔 44 回転軸 46 コリメーター取付部 48 モータ 52 スパッタチャンバ 60 コリメーター交換部 62,64 シール手段 100 下地層 102 Al−Ti合金層 104 Ti(コンタクト層) 106 TiON(バリアメタル層) 110 金属材料配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/3205

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】(イ)段差部を有する基材上にコリメート
    ・スパッタ法にて第1の下地層を形成し、 (ロ)次いで、第1の下地層上にスパッタ法にて第2の
    下地層を形成し、 (ハ)その後、スパッタ法あるいはコリメート・スパッ
    タ法にて金属又は金属化合物から成る薄膜を形成するこ
    とを特徴とする金属薄膜の成膜方法。
  2. 【請求項2】前記金属又は金属化合物から成る薄膜はア
    ルミニウム又はアルミニウム合金から成り、前記第2の
    下地層はチタンから成ることを特徴とする請求項1に記
    載の成膜方法。
  3. 【請求項3】前記第1の下地層は、チタン又はチタン化
    合物から成ることを特徴とする請求項2に記載の成膜方
    法。
  4. 【請求項4】前記第1の下地層は複数の層から成ること
    を特徴とする請求項3に記載の成膜方法。
  5. 【請求項5】ターゲット及び基材支持部を少なくとも備
    えているスパッタ装置であって、 ターゲットと基材支持部の間に、可動式のコリメーター
    を備え、 コリメート・スパッタ法による成膜時、ターゲットと基
    材支持部の間にコリメーターが配置され、スパッタ法に
    よる成膜時、ターゲットと基材支持部の間からコリメー
    ターが除かれることを特徴とするスパッタ装置。
JP30595492A 1992-10-21 1992-10-21 金属薄膜の成膜方法及びスパッタ装置 Pending JPH06132248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30595492A JPH06132248A (ja) 1992-10-21 1992-10-21 金属薄膜の成膜方法及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30595492A JPH06132248A (ja) 1992-10-21 1992-10-21 金属薄膜の成膜方法及びスパッタ装置

Publications (1)

Publication Number Publication Date
JPH06132248A true JPH06132248A (ja) 1994-05-13

Family

ID=17951298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30595492A Pending JPH06132248A (ja) 1992-10-21 1992-10-21 金属薄膜の成膜方法及びスパッタ装置

Country Status (1)

Country Link
JP (1) JPH06132248A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223736A (ja) * 1996-02-15 1997-08-26 Nec Corp 配線形成方法
JP2016089224A (ja) * 2014-11-05 2016-05-23 株式会社東芝 処理装置及びコリメータ
JP6039117B1 (ja) * 2016-01-25 2016-12-07 株式会社東芝 処理装置及びコリメータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223736A (ja) * 1996-02-15 1997-08-26 Nec Corp 配線形成方法
JP2016089224A (ja) * 2014-11-05 2016-05-23 株式会社東芝 処理装置及びコリメータ
US10147589B2 (en) 2014-11-05 2018-12-04 Kabushiki Kaisha Toshiba Processing apparatus and collimator
US10755904B2 (en) 2014-11-05 2020-08-25 Kabushiki Kaisha Toshiba Processing apparatus and collimator
JP6039117B1 (ja) * 2016-01-25 2016-12-07 株式会社東芝 処理装置及びコリメータ
JP2017133047A (ja) * 2016-01-25 2017-08-03 株式会社東芝 処理装置及びコリメータ

Similar Documents

Publication Publication Date Title
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US5290731A (en) Aluminum metallization method
JP2000503806A (ja) 集積回路接点部の改良されたステップカバレッジのためのファセットエッチング
US5719446A (en) Multilayer interconnect structure for semiconductor device and method of manufacturing same
EP1371077B1 (en) Light-emitting strukture having a getter region
JPH06132248A (ja) 金属薄膜の成膜方法及びスパッタ装置
JPH06151815A (ja) 半導体装置とその製造方法
JP3139375B2 (ja) 電界放射冷陰極の製造方法
US7091609B2 (en) Semiconductor devices including an alloy layer and a wetting layer on an interlayer dielectric
US6114764A (en) Semiconductor device and process for fabricating the same
US20230217834A1 (en) Etching and Encapsulation Scheme for Magnetic Tunnel Junction Fabrication
JPH05326426A (ja) 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法
JP3523962B2 (ja) スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法
US5614070A (en) Sputtering apparatus for forming metal lines
JPH06140398A (ja) 集積回路装置
JPH0193149A (ja) 半導体装置
JPH07113172A (ja) 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法
JPH0810693B2 (ja) 半導体装置の製造方法
JP3216358B2 (ja) 半導体装置の配線構造及びその形成方法
JPH06204171A (ja) 半導体装置及びその製造方法
JP2697796B2 (ja) 半導体装置の製造方法
JPH06140401A (ja) 集積回路装置
JPH06302543A (ja) 半導体装置の製造方法
JPH0653332A (ja) メタルプラグの形成方法
JPH08153797A (ja) 半導体装置の配線構造及びその形成方法