JPH06302543A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06302543A JPH06302543A JP10730493A JP10730493A JPH06302543A JP H06302543 A JPH06302543 A JP H06302543A JP 10730493 A JP10730493 A JP 10730493A JP 10730493 A JP10730493 A JP 10730493A JP H06302543 A JPH06302543 A JP H06302543A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- contact hole
- metal
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アスペクト比の高いコンタクトホールへのバ
リアメタルのカバレッジを向上し得る半導体装置の製造
方法を提供する。 【構成】 基板１表面上に堆積されたバリヤメタル５
を、逆スパッタリングによりその周囲に飛散させて、基
板表面１をバリヤメタル５を構成する金属にて被覆す
る。したがって、コンタクトホール全面をバリアメタル
にて好適に被覆することができ、特にコンタクトホール
隅部に於けるバリアメタルの被覆不良を防止できる。
リアメタルのカバレッジを向上し得る半導体装置の製造
方法を提供する。 【構成】 基板１表面上に堆積されたバリヤメタル５
を、逆スパッタリングによりその周囲に飛散させて、基
板表面１をバリヤメタル５を構成する金属にて被覆す
る。したがって、コンタクトホール全面をバリアメタル
にて好適に被覆することができ、特にコンタクトホール
隅部に於けるバリアメタルの被覆不良を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、高アスペクト比のコンタクトホールへバ
リアメタルを形成する半導体装置の製造方法に関する。
に関し、特に、高アスペクト比のコンタクトホールへバ
リアメタルを形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置に於ける不純物拡散領
域へは、半導体基板表面に成膜された酸化絶縁膜にコン
タクトホールを形成し、このコンタクホール内にバリア
メタル薄膜を被覆した後に金属を埋め込むことで電極を
構成していた（特開平４−１８０２２７号公報等参
照）。
域へは、半導体基板表面に成膜された酸化絶縁膜にコン
タクトホールを形成し、このコンタクホール内にバリア
メタル薄膜を被覆した後に金属を埋め込むことで電極を
構成していた（特開平４−１８０２２７号公報等参
照）。
【０００３】ここで、図２に上記のように形成された半
導体装置の断面図を示す。２１は半導体基板であり、こ
の基板には、散領層２２が形成されている。また、酸化
絶縁膜２３に於ける拡散層２２の上部位置には、コンタ
クトホール２４が形成されており、このコンタクトホー
ル２４内に、チタン（Ｔｉ）または窒化チタン（Ｔｉ
Ｎ）からなるバリアメタル２５が公知のスパッタリング
法によって形成されている。そして、バリアメタル２５
の上層部には、公知のＣＶＤ法によりタングステン
（Ｗ）からなる電極、配線層２６が設けられている。
導体装置の断面図を示す。２１は半導体基板であり、こ
の基板には、散領層２２が形成されている。また、酸化
絶縁膜２３に於ける拡散層２２の上部位置には、コンタ
クトホール２４が形成されており、このコンタクトホー
ル２４内に、チタン（Ｔｉ）または窒化チタン（Ｔｉ
Ｎ）からなるバリアメタル２５が公知のスパッタリング
法によって形成されている。そして、バリアメタル２５
の上層部には、公知のＣＶＤ法によりタングステン
（Ｗ）からなる電極、配線層２６が設けられている。
【０００４】
【発明が解決しようとする課題】このような構造をとる
半導体装置にあっては、コンタクトホール２４のアスペ
クト比が高い場合には、バリアメタル２５がホール内に
好適に堆積せず、特にホール隅部に於いては、バリアメ
タル膜２５が断線することが考えれる。したがって、配
線層２６と拡散層２２とが接触する虞があり、配線層２
６と拡散層２２とが接触した場合には、タングステン
（Ｗ）が拡散層２２内に拡散し、活性層を突き破ること
によりコンタクト抵抗が上昇するばかりでなく、ジャン
クションリーク電流も増大する問題が生じてくる。
半導体装置にあっては、コンタクトホール２４のアスペ
クト比が高い場合には、バリアメタル２５がホール内に
好適に堆積せず、特にホール隅部に於いては、バリアメ
タル膜２５が断線することが考えれる。したがって、配
線層２６と拡散層２２とが接触する虞があり、配線層２
６と拡散層２２とが接触した場合には、タングステン
（Ｗ）が拡散層２２内に拡散し、活性層を突き破ること
によりコンタクト抵抗が上昇するばかりでなく、ジャン
クションリーク電流も増大する問題が生じてくる。
【０００５】このような従来技術の問題点に鑑み、本発
明の主な目的は、特にスパッタリング法によるアスペク
ト比の高いコンタクトホールへのバリアメタルのカバレ
ッジを向上し得る半導体装置の製造方法を提供すること
にある。
明の主な目的は、特にスパッタリング法によるアスペク
ト比の高いコンタクトホールへのバリアメタルのカバレ
ッジを向上し得る半導体装置の製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】このような目的は、本発
明によれば、コンタクトホールを有する酸化絶縁膜を基
板上に形成する過程と、前記コンタクトホール内にバリ
ヤメタルを形成する過程とを有する半導体装置の製造方
法であって、前記コンタクトホール内面に堆積された前
記バリヤメタルを、逆スパッタリングによりその周囲に
飛散させて、該基板表面を該バリヤメタルを構成する金
属にて被覆するようにしたことを特徴とする半導体装置
の製造方法を提供することにより達成される。
明によれば、コンタクトホールを有する酸化絶縁膜を基
板上に形成する過程と、前記コンタクトホール内にバリ
ヤメタルを形成する過程とを有する半導体装置の製造方
法であって、前記コンタクトホール内面に堆積された前
記バリヤメタルを、逆スパッタリングによりその周囲に
飛散させて、該基板表面を該バリヤメタルを構成する金
属にて被覆するようにしたことを特徴とする半導体装置
の製造方法を提供することにより達成される。
【０００７】
【作用】このようにすれば、コンタクトホール内面に堆
積されたバリアメタルを構成する金属が、逆スパッタリ
ングによってその周囲に飛散する。したがって、コンタ
クトホール全面をバリアメタルにて好適に被覆すること
ができ、特にコンタクトホール隅部に於けるバリアメタ
ルの被覆不良を防止できる。
積されたバリアメタルを構成する金属が、逆スパッタリ
ングによってその周囲に飛散する。したがって、コンタ
クトホール全面をバリアメタルにて好適に被覆すること
ができ、特にコンタクトホール隅部に於けるバリアメタ
ルの被覆不良を防止できる。
【０００８】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【０００９】図１（ａ）〜（ｅ）は、本発明が適用され
た半導体装置の形成過程を示す図である。先ず、図１
（ａ）に示すように、半導体基板１の活性領域上に拡散
層２を形成する。そして、この拡散層２を形成した後に
二酸化シリコン（ＳiＯ2）からなる層間絶縁膜３をＣＶ
Ｄ法を用いて成膜する。
た半導体装置の形成過程を示す図である。先ず、図１
（ａ）に示すように、半導体基板１の活性領域上に拡散
層２を形成する。そして、この拡散層２を形成した後に
二酸化シリコン（ＳiＯ2）からなる層間絶縁膜３をＣＶ
Ｄ法を用いて成膜する。
【００１０】次に、図１（ｂ）に示すように、公知の微
細加工法を用いて拡散層２が露出するようにコンタクト
ホール４を開孔する。そして、同図（ｃ）に示すよう
に、開孔したコンタクトホール４に対して、公知のスパ
ッタリング法を用いて、窒化チタン（ＴiＮ）またはチ
タン（Ｔi）からなるバリアメタル５を成膜する。ここ
で、コンタクトホール４内に堆積されたバリアメタル５
は、そのホール４のアスペクト比が高い場合には、隅部
４ａに於いて被覆不良が発生することがある。そこで、
拡散層２の上部に堆積されたバリアメタル５ａをターゲ
ットとして、例えばアルゴンガスＡｒ+を用いて逆スパ
ッタリングを行う。すると、バリアメタル５ａがその周
囲に飛散する。よって、飛散したバリアメタル５ａがホ
ール隅部４ａに徐々に堆積する。この逆スパッタリング
を所定時間行うことにより、図１（ｄ）に示すように、
バリアメタル膜５がコンタクトホール１４内の全面に亘
って好適に被覆される。
細加工法を用いて拡散層２が露出するようにコンタクト
ホール４を開孔する。そして、同図（ｃ）に示すよう
に、開孔したコンタクトホール４に対して、公知のスパ
ッタリング法を用いて、窒化チタン（ＴiＮ）またはチ
タン（Ｔi）からなるバリアメタル５を成膜する。ここ
で、コンタクトホール４内に堆積されたバリアメタル５
は、そのホール４のアスペクト比が高い場合には、隅部
４ａに於いて被覆不良が発生することがある。そこで、
拡散層２の上部に堆積されたバリアメタル５ａをターゲ
ットとして、例えばアルゴンガスＡｒ+を用いて逆スパ
ッタリングを行う。すると、バリアメタル５ａがその周
囲に飛散する。よって、飛散したバリアメタル５ａがホ
ール隅部４ａに徐々に堆積する。この逆スパッタリング
を所定時間行うことにより、図１（ｄ）に示すように、
バリアメタル膜５がコンタクトホール１４内の全面に亘
って好適に被覆される。
【００１１】その後、図２に示されるように、ＣＶＤ法
の用いてタングステン（Ｗ）からなる配線層６を成膜す
る。よって、配線層６と拡散層２との間には、バリアメ
タル５が成膜されていることから、タングステン（Ｗ）
が拡散層２内に拡散することを防止できる。また、コン
タクトホール４に対してバリアメタル５を形成する際に
は、先ず、スパッタリングによってホール４内にバリア
メタル５を堆積させ、必然的にその堆積しにくいホール
隅部に対しては、逆スパッタリングによってホール底部
に堆積されたバリアメタル５を飛散させることで被覆し
ていることから、コンタクトホール４が確実にカバレッ
ジされる。しかもこれらの工程は同一装置で行えるた
め、従来設備を何等変更することなく、カバレッジ効率
を向上することができる。このことは、スパッタリング
法ではこれまで不得手とされていたアスペクト比の高い
コンタクトホールへのカバレッジが実現化能となること
をも意味している。
の用いてタングステン（Ｗ）からなる配線層６を成膜す
る。よって、配線層６と拡散層２との間には、バリアメ
タル５が成膜されていることから、タングステン（Ｗ）
が拡散層２内に拡散することを防止できる。また、コン
タクトホール４に対してバリアメタル５を形成する際に
は、先ず、スパッタリングによってホール４内にバリア
メタル５を堆積させ、必然的にその堆積しにくいホール
隅部に対しては、逆スパッタリングによってホール底部
に堆積されたバリアメタル５を飛散させることで被覆し
ていることから、コンタクトホール４が確実にカバレッ
ジされる。しかもこれらの工程は同一装置で行えるた
め、従来設備を何等変更することなく、カバレッジ効率
を向上することができる。このことは、スパッタリング
法ではこれまで不得手とされていたアスペクト比の高い
コンタクトホールへのカバレッジが実現化能となること
をも意味している。
【００１２】尚、本実施例にあっては、バリアメタル５
の形成時にアルゴン（Ａｒ）ガスを用いてスパッタリン
グ及び逆スパッタリングを行っていたが、例えばヘリウ
ム（Ｈｅ）ガスや窒素（Ｎ2）ガスであっても良く、ま
た、バリアメタルを構成する金属をアルミニウム（Ａ
ｌ）を用いても良い。
の形成時にアルゴン（Ａｒ）ガスを用いてスパッタリン
グ及び逆スパッタリングを行っていたが、例えばヘリウ
ム（Ｈｅ）ガスや窒素（Ｎ2）ガスであっても良く、ま
た、バリアメタルを構成する金属をアルミニウム（Ａ
ｌ）を用いても良い。
【００１３】
【発明の効果】このように本発明によれば、逆スパッタ
リングによりバリアメタルの断線を防止でき、しかも同
一の装置により行えることから、アスペクト比の高いコ
ンタクトホールへのバリアメタルのカバレッジが向上
し、安価でしかも信頼性の高い半導体装置を製造でき
る。
リングによりバリアメタルの断線を防止でき、しかも同
一の装置により行えることから、アスペクト比の高いコ
ンタクトホールへのバリアメタルのカバレッジが向上
し、安価でしかも信頼性の高い半導体装置を製造でき
る。
【図１】本発明が適用された半導体装置の製造工程を示
す断面図である。
す断面図である。
【図２】図１に引き続き半導体装置の製造工程を示す断
面図である。
面図である。
【図３】従来の製造方法により製造された半導体装置を
示す断面図である。
示す断面図である。
１ 半導体基板 ２ 拡散層 ３ 酸化絶縁膜 ４ コンタクトホール ５ バリアメタル膜 ６ 配線層
Claims (1)
- 【請求項１】 コンタクトホールを有する酸化絶縁膜を
基板上に形成する過程と、前記コンタクトホール内にバ
リアメタルを形成する過程とを有する半導体装置の製造
方法であって、 前記コンタクトホール内面に堆積された前記バリアメタ
ルを構成する金属を、逆スパッタリングによりその周囲
に飛散させて、前記コンタクトホールの基板表面を全面
に亘り前記バリアメタルにて被覆するようにしたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10730493A JPH06302543A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10730493A JPH06302543A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302543A true JPH06302543A (ja) | 1994-10-28 |
Family
ID=14455703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10730493A Pending JPH06302543A (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302543A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735577A3 (en) * | 1994-12-14 | 1997-04-02 | Applied Materials Inc | Deposit process and apparatus |
| JP2008141051A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| US8169054B2 (en) | 2006-04-21 | 2012-05-01 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN102449741A (zh) * | 2009-07-21 | 2012-05-09 | 株式会社爱发科 | 覆膜表面处理方法以及覆膜表面处理装置 |
-
1993
- 1993-04-09 JP JP10730493A patent/JPH06302543A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735577A3 (en) * | 1994-12-14 | 1997-04-02 | Applied Materials Inc | Deposit process and apparatus |
| US5780357A (en) * | 1994-12-14 | 1998-07-14 | Applied Materials, Inc. | Deposition process for coating or filling re-entry shaped contact holes |
| US6033541A (en) * | 1994-12-14 | 2000-03-07 | Applied Materials, Inc. | Deposition process for coating or filling re-entry shaped contact holes |
| US8169054B2 (en) | 2006-04-21 | 2012-05-01 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008141051A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| CN102449741A (zh) * | 2009-07-21 | 2012-05-09 | 株式会社爱发科 | 覆膜表面处理方法以及覆膜表面处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| JPH06342766A (ja) | 半導体装置及びその作製方法 | |
| US5874356A (en) | Method for forming zig-zag bordered openings in semiconductor structures | |
| JPH06163456A (ja) | 微細金属配線形成方法 | |
| US5573978A (en) | Method of forming a metal wire in a semiconductor device | |
| JPH06302543A (ja) | 半導体装置の製造方法 | |
| JP2000091266A (ja) | タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 | |
| JPH08130302A (ja) | 半導体装置及びその製造方法 | |
| US6982226B1 (en) | Method of fabricating a contact with a post contact plug anneal | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| KR100274748B1 (ko) | 반도체소자의 장벽 금속막 형성방법 | |
| KR100227622B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH0228320A (ja) | 半導体装置の製造方法 | |
| JPH0464222A (ja) | 半導体装置の製造方法 | |
| KR100265968B1 (ko) | 반도체장치의비아콘택형성방법 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH04171940A (ja) | 半導体装置の製造方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH06291082A (ja) | 半導体装置及びその製造方法 | |
| JPH06275721A (ja) | 薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |