CN102449741A - 覆膜表面处理方法以及覆膜表面处理装置 - Google Patents

覆膜表面处理方法以及覆膜表面处理装置 Download PDF

Info

Publication number
CN102449741A
CN102449741A CN2010800227693A CN201080022769A CN102449741A CN 102449741 A CN102449741 A CN 102449741A CN 2010800227693 A CN2010800227693 A CN 2010800227693A CN 201080022769 A CN201080022769 A CN 201080022769A CN 102449741 A CN102449741 A CN 102449741A
Authority
CN
China
Prior art keywords
overlay film
matrix
plasma
target
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800227693A
Other languages
English (en)
Other versions
CN102449741B (zh
Inventor
小平周司
吉浜知之
鎌田恒吉
堀田和正
滨口纯一
中西茂雄
丰田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102449741A publication Critical patent/CN102449741A/zh
Application granted granted Critical
Publication of CN102449741B publication Critical patent/CN102449741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种覆膜表面处理方法，其特征在于，包括：使用在被成膜面上形成有微细的孔或槽的基体(21)，在包含该孔或槽的内壁面和内底面的所述基体(21)的整个面上形成覆膜(22)；以及通过对所述覆膜(22)的表面实施等离子体处理，从而使在所述孔或槽的所述内壁面上形成的所述覆膜(23)平坦化。

Description

覆膜表面处理方法以及覆膜表面处理装置
技术领域
本发明涉及覆膜表面处理方法以及覆膜表面处理装置。
本申请基于2009年7月21日于日本申请的特愿2009-170576号主张优先权，在此援用其内容。
背景技术
在制造LSI等半导体元件所不可或缺的多层布线技术中，作为形成薄膜布线的方法，溅射法发挥着重要的作用。
在溅射法所使用的普通的溅射装置的真空槽内，由布线材料构成的靶以与作为成膜对象的基体相对置的方式离开规定的间隔设置。通过磁路在靶表面形成磁场，所述磁路使用了在真空槽外部的靶背面部设置的永久磁铁等，通过向靶施加负电压，使导入到真空槽内的氩(Ar)等溅射气体的等离子体在靶附近产生，使电离的溅射气体离子射入靶，使布线材料从靶表面飞出并附着在基体表面，从而形成由布线材料构成的覆膜。为了提高LSI芯片等的制造效率和性能，一般进行使作为基体的硅晶片大口径化以及使布线微细，近年来使用300mm口径的硅晶片。当在这种具有微细的孔或槽的大口径基体上使用所述溅射法来形成由布线材料构成的覆膜时，为了对设置在所述基体上的成为布线的微细的孔(微细孔)和微细的槽(微细槽)均匀地进行覆膜，要求高度的技术。例如，所述微细孔或微细槽的深度与入口径之比被称为深宽比，该深宽比具有高的微细孔或微细槽的内底面的覆膜厚度薄于基体表面的覆膜厚度的倾向。即，具有底部的覆盖程度(微细孔或微细槽的内底面的覆膜厚度与基体表面的覆膜厚度之比)降低的倾向。同样地，具有侧部的覆盖程度(微细孔或微细槽的内壁面的覆膜厚度与基体表面的覆膜厚度之比)也降低的倾向。
作为产生这些倾向的原因之一，可以举出从靶击出的由布线材料构成的溅射粒子在到达基体表面的过程中，与真空槽内的溅射气体碰撞并被散射，从而溅射粒子相对于基体垂直入射的比例减少。相对于基体从倾斜方向入射的溅射粒子并不到达高深宽比的微细孔或微细槽的内部，而是沉积在微细孔或微细槽的开口端部。因此，公开了一种为了使所述溅射粒子更多地到达所述深宽比较高的微细孔或微细槽的内部，通过在等离子体产生前后对真空槽内的真空度进行控制，从而抑制被溅射出的铜粒子的散射程度的方法(专利文献1)。
专利文献1：特开2004-6942号公报
如果从靶附近产生的等离子体沿基体方向来看，则存在设置于基体上的微细孔或微细槽的内侧(基体的中心侧)的内壁面变为阴影的区域，具有该区域的覆膜效率普遍较低，在已成膜的覆膜的表面上易产生微小的凹凸的问题。与在基体的中央部设置的微细孔或微细槽相比，由于在基体的端部侧设置的微细孔或微细槽的所述变为阴影的区域显著增大，因此在覆膜表面上产生微小凹凸的幅度也有所增大。由于所述覆膜表面的微小的凹凸会影响在微细孔或微细槽形成的布线的性能，从而也会成为布线劣化的原因，因此希望所述覆膜表面平坦。
发明内容
本发明所涉及的技术方案的目的在于提供一种能够使成膜于在基体上形成的微细的孔或微细的槽的内壁面上的覆膜的表面的微小的凹凸平坦化的覆膜表面处理方法以及覆膜表面处理装置。
本发明所涉及的技术方案中的覆膜表面处理方法的特征在于，包括：使用在被成膜面上形成有微细的孔或槽的基体，在包含该孔或槽的内壁面和内底面的所述基体的整个面上形成覆膜；以及通过对所述覆膜的表面实施等离子体处理，从而使在所述孔或槽的所述内壁面上形成的所述覆膜平坦化。
上述覆膜表面处理方法的特征在于，通过溅射法在所述基体上形成所述覆膜。
上述覆膜表面处理方法的特征在于，在所述溅射法中，使用以与所述基体对置的方式配置有靶的真空槽，当在所述基体上形成所述覆膜时，使第一等离子体在离该靶近的位置产生，当使所述覆膜平坦化时，使第二等离子体在离该基体近的位置产生。
上述覆膜表面处理方法的特征在于，以对在所述基体上成膜的所述覆膜的全部区域实施所述等离子体处理的方式，使所述第二等离子体分布。
上述覆膜表面处理方法的特征在于，当在所述基体上形成所述覆膜时，将向所述靶施加的直流功率表示为Cp(A)，当使所述覆膜平坦化时，将向所述靶施加的直流功率表示为Cp(B)，当在所述基体上形成所述覆膜时，将使所述等离子体产生时的气压表示为P(A)，当使所述覆膜平坦化时，将使所述等离子体产生时的气压表示为P(B)，当在所述基体上形成所述覆膜时，将向所述基体施加的高频功率表示为Sp(A)，当使所述覆膜平坦化时，将向所述基体施加的高频功率表示为Sp(B)，此时满足以下的式(1)、式(2)以及式(3)：
Cp(A)＞Cp(B)……(1)
P(A)＜P(B)……(2)
Sp(A)＜Sp(B)……(3)。
本发明所涉及的技术方案中的覆膜表面处理装置的特征在于，使用上述覆膜表面处理方法。
根据本发明所涉及的技术方案中的覆膜表面处理方法以及覆膜表面处理装置，能够使成膜于基体的微细的孔或槽的内壁面上的覆膜的表面平坦化。
附图说明
图1是能够用于本发明所涉及的技术方案中的覆膜表面处理方法的溅射装置的一例。
图2是已被覆膜的微细槽的剖视图。
图3A是等离子体处理后的已被覆膜的微细槽的剖视图。
图3B是等离子体处理后的已被覆膜的微细槽的剖视图。
图3C是等离子体处理后的已被覆膜的微细槽的剖视图。
具体实施方式
下面，基于优选的实施方式，参照附图对本发明所涉及的技术方案进行说明。
本实施方式的覆膜表面处理方法包括：工序A，使用在被成膜面上形成有微细的孔或槽的基体，在包含该孔或槽的内壁面和内底面的所述基体的整个面上形成覆膜；以及工序B，通过对所述覆膜的表面实施等离子体处理，从而使所述孔或槽的内壁面的覆膜平坦化。
<工序A>
在所述工序A中，作为在基体的整个面上形成覆膜的方法，能够应用公知的成膜方法，例如能够应用溅射法或蒸镀等PVD法、热CVD或等离子体CVD等气相沈积法等。在这些成膜方法之中，如果是溅射法或等离子体CVD法，由于能够在同一成膜装置内进行所述工序A与后述的工序B，因此优选。另外，当所述工序A的成膜方法为溅射法时，与使用CVD法时相比，在成膜于在基体上形成的微细的孔或槽的内壁面上的覆膜特别是内侧易于产生微小的凹凸，在后述的工序B中能够进一步得到使该覆膜的表面平坦化的效果，因此更为优选。
作为在所述工序A中使用的基体的材料，只要是能够耐受所述成膜方法、且能够耐受后述的工序B中的等离子体处理的材料，则并不特别限制，例如半导体元件的基板较为适宜。作为所述半导体元件的基板材料，可以示例出硅、二氧化硅(SiO2)等。当使用这种基板作为本实施方式中的基体时，也可以在该基板上预先形成金属势垒层等覆膜。
在所述工序A中使用的基体上，在被成膜面上预先形成有微细的孔或槽。所述微细的孔或槽的大小为在普通的半导体基板上形成的微细孔(via)或微细槽(trench)的大小即可。即，作为该微细孔或微细槽的开口径，优选为1.0nm以上且10μm以下，更优选为1.0nm以上且1.0μm以下，进一步优选为1.0nm以上且0.5μm以下。如果是上述范围，则能够更充分地获得本实施方式的效果。
作为在所述基体上成膜的覆膜的材料，能够应用在公知的PVD法和CVD法中所使用的材料，例如可以举出半导体元件的布线所使用的布线材料。更具体而言，可以示例出金(Au)、银(Ag)、铜(Cu)、钯(Pd)、镍(Ni)、铝(Al)、铬(Cr)、钽(Ta)、硅(Si)等，在这些之中，出于本实施方式的效果优异的考虑，优选为Au、Ag、Cu以及Pd，更优选为Cu。
在成膜方法为溅射法时，靶的材料与上述覆膜的材料相同即可。
在所述工序A中，在所述微细的孔或槽的内壁面上成膜的覆膜的膜厚并不特别限制，例如可以为1.0nm以上且1.0μm以下的膜厚。在以该范围的膜厚成膜的覆膜的表面上可形成的所述微小的凹凸的大小，大约可为覆膜厚度的0.5倍以上且3倍以下。
在所述工序A中，作为能够用于在在被成膜面上形成有微细的孔或槽的基体上形成覆膜的成膜装置的一例，可以举出图1所示的溅射装置1。
在溅射装置1的真空槽10的顶板上固定有阴极电极4，在其表面上配置有靶5。在阴极电极4上连接有用于施加负电压的直流电源9。
在真空槽10外的阴极电极4的背面位置设置有由永久磁铁构成的磁路8，被构成为该磁路8形成的磁通贯穿阴极电极4与靶5，在靶5表面形成漏磁场。当进行溅射时电子在该漏磁场中被捕捉，等离子体高密度化。
通过向阴极电极4施加负电压从而开始放电，产生被导入到真空槽内10的惰性气体的等离子体，溅射粒子从靶5被击出，并到达基体7的表面以形成覆膜。
作为所述靶5，只要是由为溅射所使用的公知的材质构成的靶即可，其材质并不特别限制，但出于更充分地获得本实施方式的效果的考虑，优选为由铜构成的铜靶。
在真空槽10的底面上设置有基体电极6，在其表面上基体7与靶5大致平行地对置配置。
基体电极6与用于施加高频偏置功率的高频电源13连接。另外，在基体电极6设置有通过绝缘部11a被电绝缘的加热器11，可将基体7的温度调节到-50～600℃。
在真空槽10上设置有气体导入口2和真空排气口3。气体导入口2与惰性气体等的储气瓶连接，真空排气口3与真空泵连接(储气瓶和真空泵未图示)。
通过使用了上述溅射装置1的公知的溅射法，能够在形成有例如开口径大小为50nm的微细孔或微细槽的基体上，在基体的被成膜面的整个面上，形成膜厚为10nm的覆膜。此时，在成膜于该微细孔或微细槽的内壁面上的覆膜特别是内侧，可产生多个大小约为5nm的微小的凹凸。根据该溅射装置中的成膜条件，这种微小的凹凸的大小和产生区域可发生变化。
当使用上述溅射装置1在基体7的被成膜面的整个面上进行成膜时，作为其成膜条件，出于能够高效地形成适于本实施方式的覆膜表面处理方法的覆膜的考虑，以下较为适宜。
向所述靶5施加的直流功率(阴极功率)优选为10kW以上且50kW以下，更优选为10kW以上且35kW以下，进一步优选为10kW以上且20kW以下。
使所述等离子体产生时的气压(真空槽10内的压力)优选为0.001Pa以上且0.5Pa以下，更优选为0.01Pa以上且0.25Pa以下，进一步优选为0.01Pa以上且0.1Pa以下。
向所述基体7施加的高频电源13的高频功率(工作台高频功率)优选为0W以上且100W以下，更优选为30W以上且80W以下，进一步优选为40W以上且60W以下。
作为向所述基体7施加的高频电源13的频率，出于能够高效地形成适于本实施方式的覆膜表面处理方法的覆膜的考虑，优选为1.0MHz以上且13.56MHz以下。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的优选组合为：所述阴极功率为10kW以上且50kW以下的范围，所述真空槽10内的压力为0.001Pa以上且0.5Pa以下的范围，且所述工作台高频功率为0W以上且100W以下的范围。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的更优选的组合为：所述阴极功率为10kW以上且35kW以下的范围，所述真空槽10内的压力为0.01Pa以上且0.25Pa以下的范围，且所述工作台高频功率为30W以上且80W以下的范围。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的进一步优选的组合为：所述阴极功率为10kW以上且20kW以下的范围，所述真空槽10内的压力为0.01Pa以上且0.1Pa以下的范围，且所述工作台高频功率为40W以上且60W以下的范围。
在为上述组合时，能够进一步高效地形成适于本实施方式的覆膜表面处理方法的覆膜。
<工序B>
在本实施方式的覆膜表面处理方法中的工序B中，作为对在所述工序A中成膜的覆膜的表面实施等离子体处理的方法，只要是能够通过使等离子体在基体附近产生，从而抑制该覆膜的膜厚损失并使等离子体接近该覆膜的表面以进行表面处理，使在成膜于该基体的微细的孔或槽的内壁面上的覆膜中产生的微小的凹凸平坦化的方法即可。
当所述工序A中的成膜方法为溅射法或CVD法时，由于能够接着所述工序A在同一成膜装置内进行所述工序B，因此优选。
在所述工序B中使用的等离子体通过在具备阳极和阴极的真空槽内对惰性气体进行电离而产生。作为具备这种真空槽的装置，例如可以使用图1所示的溅射装置1。
溅射装置1以与基体7大致平行对置的方式在真空槽10内配置靶5。在图1中由虚线L表示该基体7与该靶5之间的中间区域。
在本实施方式的覆膜表面处理方法中，优选使所述工序A中使用的第一等离子体从该中间区域来看在靶5侧产生，且使所述工序B中使用的第二等离子体从该中间区域来看在基体7侧产生。
通过使所述第一等离子体从该中间区域来看在靶5侧产生，从而使所述第二等离子体位于离基体7较近处，由于所述第一等离子体易于对靶5进行溅射，工序A中的溅射效率得到提高，因此能够在基体7的被成膜面的整个面上，高效地形成覆膜。
通过使所述第二等离子体从该中间区域来看在基体7侧产生，从而使所述第二等离子体位于离基体7较近处，能够更高效地对基体7实施等离子体处理。
在此，从基体7向靶5的方向来看，将真空槽10的空间进行5等分，从该基体7侧开始按顺序称为第一区域、第二区域、第三区域、第四区域以及第五区域。所述中间区域包含在该第三区域中。
出于提高工序A中的溅射效率的观点来看，更优选使所述第一等离子体在该第四区域或第五区域产生，进一步优选在该第五区域产生。
出于提高工序B中基于等离子体处理的所述平坦化的效率的观点来看，更优选使所述第二等离子体在该第一区域或第二区域产生，进一步优选在该第二区域产生。当使所述第二等离子体在该第一区域产生时，有可能也会根据等离子体密度和实施等离子体处理的时间而使在基体7上成膜的覆膜产生膜厚损失。
上述第一等离子体和第二等离子体的位置被确定为各自的等离子体的中心所属的区域。假设所述等离子体跨越多个区域分布时，该等离子体的位置也被确定为该等离子体的中心所属的区域。
当如上所述那样使所述第二等离子体从该中间区域来看在基体7侧产生时，出于本实施方式的效果优异的考虑，优选以对在所述基体上成膜的覆膜的全部区域实施等离子体处理的方式，使所述第二等离子体分布。通过如此来使等离子体分布，不仅对位于基体7的中心部的所述微细的孔或槽的覆膜，而且对位于基体7的端部侧的所述微细的孔或槽的覆膜，也能够充分地实施等离子体处理。
在此，所述第二等离子体分布的范围是指，该第二等离子体以通过规定时间的等离子体处理能够使在基体7的微细的孔或槽的内壁面上成膜的覆膜中产生的所述微小的凹凸平坦化这种程度的等离子体密度，存在的范围。
另外，当如上所述那样使所述第一等离子体从该中间区域来看在靶5侧产生，且使所述第二等离子体从该中间区域来看在基体7侧产生时，出于本实施方式的效果优异的考虑，优选与所述第一等离子体相比使所述第二等离子体更大范围地分布。
所述第一等离子体分布的范围是指，该第一等离子体以通过规定时间的溅射能够在基体7上形成所述覆膜这种程度的等离子体密度存在的范围。
在使用上述溅射装置1来使在成膜于基体7的微细的孔或槽的内壁面上的覆膜中产生的所述微小的凹凸平坦化时，作为该等离子体处理条件，出于可高效地进行基于本实施方式的覆膜表面处理方法的所述微小的凹凸的平坦化的考虑，以下较为适宜。
向所述靶5施加的直流功率(阴极功率)优选为0kW以上且9kW以下，更优选为0kW以上且6kW以下，进一步优选为0kW以上且3kW以下。
使所述第二等离子体产生时的气压(真空槽10的压力)优选为1.0Pa以上且18Pa以下，更优选为4.0Pa以上且15Pa以下，进一步优选为8.0Pa且以上12Pa以下。
向所述基体7施加的高频电源13的高频功率(工作台高频功率)优选为150W以上且650W以下，更优选为200W以上且500W以下，进一步优选为250W以上且350W以下。
作为向所述基体7施加的高频电源13的频率，出于可高效地进行基于本实施方式的覆膜表面处理方法的所述微小的凹凸的平坦化的考虑，优选为1.0MHz以上且13.56MHz以下。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的优选组合为：所述阴极功率为0kW以上且9kW以下的范围，所述真空槽10内的压力为1.0Pa以上且18Pa以下的范围，且所述工作台高频功率为150W以上且650W以下的范围。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的更优选的组合为：所述阴极功率为0kW以上且6kW以下的范围，所述真空槽10内的压力为4.0Pa以上且15Pa以下的范围，且所述工作台高频功率为200W以上且500W以下的范围。
所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的进一步优选的组合为：所述阴极功率为0kW以上且3kW以下的范围，所述真空槽10内的压力为8.0Pa以上且12Pa以下的范围，且所述工作台高频功率为250W以上且350W以下的范围。
在为上述组合时，由于能够使具有适于本实施方式的覆膜表面处理方法的等离子体密度的第二等离子体在离基体7的较近处产生，因此能够进一步高效地进行所述微小的凹凸的平坦化。
另外，在使用上述溅射装置1来使在成膜于基体7的微细的孔或槽的内壁面上的覆膜中产生的所述微小的凹凸平坦化时，出于本实施方式的效果更优异的考虑，以下更为适宜。
更优选地，在将向所述工序A、B中的所述靶施加的直流功率Cp表示为Cp(A)、Cp(B)，将使所述工序A、B中的所述等离子体产生时的气压P表示为P(A)、P(B)，将向所述工序A、B中的所述基体施加的高频功率Sp表示为Sp(A)、Sp(B)的情况下，满足以下的式(1)、式(2)以及式(3)。
Cp(A)＞Cp(B)……(1)
P(A)＜P(B)……(2)
Sp(A)＜Sp(B)……(3)
即，更优选地，与所述工序A相比，在所述工序B中进一步减少向所述靶5施加的直流功率(阴极功率)，与所述工序A相比，在所述工序B中进一步提高使所述等离子体产生时的气压(真空槽10的压力)，且与所述工序A相比，在所述工序B中进一步增大向所述基体7施加的高频功率(工作台高频功率)。
具体而言，优选为：所述工序A中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的优选组合与所述工序B中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的优选组合的组合。
另外，更优选为：所述工序A中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的更优选的组合与所述工序B中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的更优选的组合的组合。
进而，进一步优选为：所述工序A中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的进一步优选的组合与所述工序B中的所述阴极功率、所述真空槽10内的压力以及所述工作台高频功率的各自的范围的进一步优选的组合的组合。
在为上述组合时，由于能够使具有适于本实施方式的覆膜表面处理方法的等离子体密度的第二等离子体在离基体7的较近处产生，因此能够更高效地进行所述微小的凹凸的平坦化。
所述工序B中的等离子体处理时的基体温度，出于本实施方式的效果优异的考虑，优选为-50℃以上且550℃以下，更优选为25℃以上且400℃以下，进一步优选为25℃以上且300℃以下。在未达到上述范围的下限值时，只要在基体保持器上设置冷却装置即可。在上述基体温度范围内时，基体温度易于调节，能够高效地进行基于等离子体处理的在微细的孔或槽的内壁面上成膜的覆膜的平坦化。
所述工序B中的等离子体处理的时间也会根据所述内壁面的覆膜的微小的凹凸的程度，优选在3.0秒以上且60秒以下进行，更优选在3.0秒以上且40秒以下进行，进一步优选在3.0秒以上且20秒以下进行。
在为上述下限值以上时，能够充分地进行平坦化，在为上述上限值以下时，能够抑制覆膜的膜厚损失并进行平坦化。
作为所述工序B中的惰性气体，例如能够适用在公知的溅射法中所使用的惰性气体，可以举出氩(Ar)、氪(Kr)、氦(He)等。当在基体上成膜的覆膜由铜构成时，出于可高效地进行所述覆膜的平坦化的考虑，优选为Ar或Kr，更优选为Ar。
接着，以图1所示的溅射装置1来说明本实施方式的覆膜表面处理装置的一例。
在图1所示的溅射装置1中具有单元α，该单元α进行控制以使与所述工序A相比，在所述工序B中进一步减少向连接于直流电源9的靶5施加的直流功率。作为该单元α，例如可以举出适当设置用于对所述直流电源9进行控制的外部装置。
另外，在图1所示的溅射装置1中具有单元β，该单元β进行控制以使与所述工序A相比，在所述工序B中进一步提高使所述等离子体产生时的真空槽10的压力。作为该单元β，例如可以举出适当设置用于对连接于真空排气口3的真空泵进行控制的外部装置。
进而，在图1所示的溅射装置1中具有单元γ，该单元γ进行控制以使与所述工序A相比，在所述工序B中进一步增大通过基体电极6向所述基体7所施加的高频功率。作为该单元γ，例如可以举出适当设置用于对连接于所述基体电极6的高频电源13进行控制的外部装置。
实施例
接着，通过实施例，进一步详细地对本实施方式进行说明，但本发明并不限定于这些例子。
在实施例1～3中，使用图1所示的溅射装置1执行了工序A和工序B。此外，所述靶5使用由铜构成的铜靶。
在被成膜面上，在已形成有多个开口径为50nm且深宽比为3.7的微细槽(trench)的硅晶片21上，使用图1所示的溅射装置1形成了由铜构成的覆膜22(参照图2)。在该微细槽的内壁面上，形成厚度约8nm的覆膜23，特别是在内侧(硅晶片21的中心侧)的内壁面的覆膜23上，产生多个大小约6nm的凹凸。
在表1中示出该工序A中的溅射条件，即向靶5施加的直流功率(阴极功率)、使等离子体产生时的气压(真空槽10内的压力)、向硅晶片21施加的高频功率(工作台高频功率)以及处理时间。另外，高频电源13的频率为1.0MHz以上且13.56MHz以下，使用Ar作为惰性气体。在该条件下产生的第一等离子体从由真空槽10的所述虚线L表示的中间区域来看，在铜靶5侧的所述第五区域产生。
Figure BDA0000111883660000131
【表1】
[实施例1～3]
接着，如表2所示那样设定等离子体产生条件，对在所述硅晶片21上成膜的由铜构成的覆膜22的表面，分别实施不同的等离子体处理，使微细槽的内壁面的覆膜23平坦化。其结果一并示出于表2，并在图3A～3C中示出。
表2示出该工序B中的等离子体产生条件，即向铜靶5施加的直流功率(阴极功率)、使等离子体产生时的气压(真空槽10内的压力)、对硅晶片21施加的高频功率(工作台高频功率)以及处理时间。另外，高频电源13的频率为1.0MHz以上且13.56MHz以下，使用Ar作为惰性气体。在该条件下产生的第二等离子体从由真空槽10的所述虚线L表示的中间区域来看，在硅晶片21侧的所述第二区域产生。而且，与所述第一等离子体相比，所述第二等离子体分布在更加广泛的区域中。
【表2】
通过上述等离子体处理，在实施例1中，等离子体处理前的所述覆膜23通过该等离子体处理变为平滑地被平坦化的覆膜24(参照图3A)。在实施例2中，等离子体处理前的所述覆膜23通过该等离子体处理变为被平坦化的覆膜25(参照图3B)，所述凹凸的大小变为一半以下。在实施例3中，等离子体处理前的所述覆膜23通过该等离子体处理被少许平坦化，但其效果有限，在等离子体处理前后，所述凹凸的大小几乎没有变化(参照图3C)。
符号说明
1…溅射装置、2…气体导入口、3…真空排气口、4…阴极电极、5…靶、6…基体电极、7…基体、8…磁路、9…直流电源、10…真空槽、11…加热器、11a…绝缘部、13…高频电源、21…基体(硅晶片)、22…由铜构成的覆膜、23～26…微细槽的内壁面的覆膜。

Claims (6)

1.一种覆膜表面处理方法，其特征在于，包括：
使用在被成膜面上形成有微细的孔或槽的基体，在包含该孔或槽的内壁面和内底面的所述基体的整个面上形成覆膜；以及
通过对所述覆膜的表面实施等离子体处理，从而使在所述孔或槽的所述内壁面上形成的所述覆膜平坦化。
2.根据权利要求1所述的覆膜表面处理方法，其特征在于，
通过溅射法在所述基体上形成所述覆膜。
3.根据权利要求2所述的覆膜表面处理方法，其特征在于，
在所述溅射法中，使用以与所述基体对置的方式配置有靶的真空槽，
当在所述基体上形成所述覆膜时，使第一等离子体在离该靶近的位置产生，
当使所述覆膜平坦化时，使第二等离子体在离该基体近的位置产生。
4.根据权利要求3所述的覆膜表面处理方法，其特征在于，
以对在所述基体上成膜的所述覆膜的全部区域实施所述等离子体处理的方式，使所述第二等离子体分布。
5.根据权利要求2至4中任一项所述的覆膜表面处理方法，其特征在于，
当在所述基体上形成所述覆膜时，
将向所述靶施加的直流功率表示为Cp(A)，
当使所述覆膜平坦化时，
将向所述靶施加的直流功率表示为Cp(B)，
当在所述基体上形成所述覆膜时，
将使所述等离子体产生时的气压表示为P(A)，
当使所述覆膜平坦化时，
将使所述等离子体产生时的气压表示为P(B)，
当在所述基体上形成所述覆膜时，
将向所述基体施加的高频功率表示为Sp(A)，
当使所述覆膜平坦化时，
将向所述基体施加的高频功率表示为Sp(B)，
此时，满足以下的式1、式2以及式3，
Cp(A)＞Cp(B)  (式1)
P(A)＜P(B)    (式2)
Sp(A)＜Sp(B)  (式3)。
6.一种覆膜表面处理装置，其特征在于，
使用权利要求1至5中任一项所述的覆膜表面处理方法。
CN201080022769.3A 2009-07-21 2010-07-21 覆膜表面处理方法 Active CN102449741B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009170576 2009-07-21
JP2009-170576 2009-07-21
PCT/JP2010/062217 WO2011010653A1 (ja) 2009-07-21 2010-07-21 被膜表面処理方法、及び被膜表面処理装置

Publications (2)

Publication Number Publication Date
CN102449741A true CN102449741A (zh) 2012-05-09
CN102449741B CN102449741B (zh) 2014-07-23

Family

ID=43499125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080022769.3A Active CN102449741B (zh) 2009-07-21 2010-07-21 覆膜表面处理方法

Country Status (6)

Country Link
US (1) US20120121818A1 (zh)
JP (1) JP5335916B2 (zh)
KR (1) KR101318240B1 (zh)
CN (1) CN102449741B (zh)
TW (1) TWI435386B (zh)
WO (1) WO2011010653A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111235539A (zh) * 2020-03-10 2020-06-05 摩科斯新材料科技(苏州)有限公司 一种小孔内壁薄膜沉积方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183624B2 (ja) * 2018-08-13 2022-12-06 富士フイルムビジネスイノベーション株式会社 半導体素子の製造方法
US20210391176A1 (en) * 2020-06-16 2021-12-16 Applied Materials, Inc. Overhang reduction using pulsed bias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302543A (ja) * 1993-04-09 1994-10-28 Nippon Steel Corp 半導体装置の製造方法
WO2002009149A2 (en) * 2000-07-21 2002-01-31 Motorola, Inc., A Corporation Of The State Of Delaware Post deposition sputtering
US6593241B1 (en) * 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289479B2 (ja) * 1994-03-31 2002-06-04 ソニー株式会社 高融点金属層のｃｖｄ方法および半導体装置の製造方法
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
JPH1140668A (ja) * 1997-07-18 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6124203A (en) * 1998-12-07 2000-09-26 Advanced Micro Devices, Inc. Method for forming conformal barrier layers
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
KR100878103B1 (ko) * 2001-05-04 2009-01-14 도쿄엘렉트론가부시키가이샤 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ
JP4589591B2 (ja) * 2002-02-05 2010-12-01 キヤノンアネルバ株式会社 金属膜作製方法及び金属膜作製装置
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008041977A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体回路装置の製造方法
JP2009176886A (ja) * 2008-01-23 2009-08-06 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302543A (ja) * 1993-04-09 1994-10-28 Nippon Steel Corp 半導体装置の製造方法
US6593241B1 (en) * 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system
WO2002009149A2 (en) * 2000-07-21 2002-01-31 Motorola, Inc., A Corporation Of The State Of Delaware Post deposition sputtering

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111235539A (zh) * 2020-03-10 2020-06-05 摩科斯新材料科技(苏州)有限公司 一种小孔内壁薄膜沉积方法及装置

Also Published As

Publication number Publication date
KR20120027030A (ko) 2012-03-20
CN102449741B (zh) 2014-07-23
KR101318240B1 (ko) 2013-10-15
TWI435386B (zh) 2014-04-21
WO2011010653A1 (ja) 2011-01-27
JP5335916B2 (ja) 2013-11-06
US20120121818A1 (en) 2012-05-17
JPWO2011010653A1 (ja) 2013-01-07
TW201133617A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
CN101410952B (zh) 种膜的成膜方法、等离子体成膜装置和存储介质
US7901545B2 (en) Ionized physical vapor deposition (iPVD) process
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
TW552624B (en) Ionized PVD with sequential deposition and etching
US5439574A (en) Method for successive formation of thin films
JP5392215B2 (ja) 成膜方法及び成膜装置
CN101044258B (zh) 等离子体溅射成膜方法及成膜装置
CN101421825A (zh) 成膜方法、等离子体成膜装置和存储介质
JP2001140065A (ja) 薄膜内粒子性能を改善したイオン化金属プラズマ銅蒸着
KR102574313B1 (ko) 배리어 막 증착 및 처리
WO2010004890A1 (ja) 薄膜の成膜方法
US9362166B2 (en) Method of forming copper wiring
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
KR20140001203A (ko) 고 종횡비 피쳐들 내에 금속을 증착하기 위한 방법들
CN107513692A (zh) 一种制膜方法
TW200824041A (en) Method and apparatus of forming film, and recording medium
US6220204B1 (en) Film deposition method for forming copper film
TWI651807B (zh) Ｃｕ配線之製造方法
TW201703148A (zh) Ｃｕ配線形成方法及半導體裝置之製造方法、記憶媒體
CN102449741B (zh) 覆膜表面处理方法
JP2020518725A5 (zh)
JP2000331991A (ja) 半導体装置の製造方法
JP5794905B2 (ja) リフロー法及び半導体装置の製造方法
JP5965628B2 (ja) Ｃｕ層形成方法及び半導体装置の製造方法
WO2015057051A1 (en) Sputtering high throughput aluminum film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant