JP5335916B2 - 被膜表面処理方法 - Google Patents
被膜表面処理方法 Download PDFInfo
- Publication number
- JP5335916B2 JP5335916B2 JP2011523668A JP2011523668A JP5335916B2 JP 5335916 B2 JP5335916 B2 JP 5335916B2 JP 2011523668 A JP2011523668 A JP 2011523668A JP 2011523668 A JP2011523668 A JP 2011523668A JP 5335916 B2 JP5335916 B2 JP 5335916B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- film
- coating
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011248 coating agent Substances 0.000 title claims description 66
- 238000000576 coating method Methods 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 53
- 238000004381 surface treatment Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 94
- 238000009832 plasma treatment Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000010408 film Substances 0.000 description 84
- 238000004544 sputter deposition Methods 0.000 description 39
- 239000007789 gas Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本願は、2009年7月21日に、日本に出願された特願2009−170576号に基づき優先権を主張し、その内容をここに援用する。
スパッタ法で用いられる一般的なスパッタ装置の真空槽内には、配線材料からなるターゲットが成膜対象である基体に対向するように所定の間隔で離れて設けられている。真空槽外部のターゲット裏面部に設けられた永久磁石等を用いた磁気回路によってターゲット表面に磁界を形成させ、ターゲットに負電圧を印加することにより真空槽内に導入したアルゴン(Ar)等のスパッタリングガスのプラズマをターゲット近辺に発生させ、電離したスパッタリングガスイオンをターゲットに入射させ、ターゲット表面から配線材料を飛び出させて、基体表面に付着させることにより配線材料からなる被膜が成膜される。
本発明に係る態様は、基体に形成された微細な孔又は微細な溝の内壁面に成膜された被膜の表面の微小な凹凸を平坦化できる被膜表面処理方法及び被膜表面処理装置を提供することを目的とする。
上記被膜表面処理方法は、スパッタ法によって前記基体に前記被膜を形成することを特徴とする。
上記被膜表面処理方法は、前記スパッタ法において、前記基体に対向するようにターゲットが配置されている真空槽を用い、前記基体に前記被膜を形成する際には、第1のプラズマを該ターゲットに近い位置に発生させ、前記被膜を平坦化する際には、第2のプラズマを該基体に近い位置に発生させることを特徴とする。
上記被膜表面処理方法は、前記基体に成膜した前記被膜の全域に対して前記プラズマ処理を施すように、前記第2のプラズマを分布させることを特徴とする。
上記被膜表面処理方法は、前記基体に前記被膜を形成するときに、前記ターゲットに印加する直流電力をCp(A)と表し、前記被膜を平坦化するときに、前記ターゲットに印加する直流電力をCp(B)と表し、前記基体に前記被膜を形成するときに、前記プラズマを発生させる際のガス圧をP(A)と表し、前記被膜を平坦化するときに、前記プラズマを発生させる際のガス圧をP(B)と表し、前記基体に前記被膜を形成するときに、前記基体に印加する高周波電力をSp(A)と表し、前記被膜を平坦化するときに、前記基体に印加する高周波電力をSp(B)と表す場合、以下の式(1)、式(2)、及び式(3)を満たすことを特徴とする。
P(A)< P(B) ・・・(2)
Sp(A)<Sp(B) ・・・(3)
本実施形態の被膜表面処理方法は、被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成する工程Aと、前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の内壁面の被膜を平坦化する工程Bと、を有する。
前記工程Aにおいて、基体の全面に被膜を成膜する方法としては、公知の成膜方法を適用することができ、例えばスパッタ法や蒸着等のPVD法、熱CVDやプラズマCVD等の気相成長法などが適用できる。これらの成膜方法のうち、スパッタ法又はプラズマCVD法であると、前記工程Aと後述の工程Bとを同じ成膜装置内で進めることができるので好ましい。また、前記工程Aの成膜方法がスパッタ法である方が、CVD法を用いた場合よりも基体に形成された微細な孔又は溝の内壁面に成膜された被膜の特にインナー側に微小な凹凸が生じやすく、後述の工程Bにおいてその被膜表面を平坦化する効果がより得られるので、より好ましい。
成膜方法がスパッタ法である場合は、ターゲットの材料を上述の被膜の材料と同じものにすればよい。
真空槽10外のカソード電極4の裏面位置には、永久磁石からなる磁気回路8が設けられており、その磁気回路8が形成する磁束がカソード電極4とターゲット5を貫通し、ターゲット5表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
カソード電極4に負電圧を印加することにより放電が開始され、真空槽内10に導入された不活性ガスのプラズマが発生し、ターゲット5からスパッタリング粒子が叩き出されて、基体7の表面へ到達して被膜を形成する。
前記ターゲット5としては、スパッタに用いられる公知の材質からなるターゲットであればよく、その材質は特に制限されないが、本実施形態の効果がより十分に得られることから、銅からなる銅ターゲットであることが好ましい。
基体電極6は高周波バイアス電力を印加する高周波電源13に接続されている。また、基体電極6には絶縁部11aによって電気的に絶縁されたヒーター11が設けられており、基体7の温度を−50〜600℃に調節することができる。
前記ターゲット5に印加する直流電力(カソードパワー)は、10kW以上50kW以下が好ましく、10kW以上35kW以下がより好ましく、10kW以上20kW以下がさらに好ましい。
前記プラズマを発生させる際のガス圧(真空槽10内の圧力)は、0.001Pa以上0.5Pa以下が好ましく、0.01Pa以上0.25Pa以下がより好ましく、0.01Pa以上0.1Pa以下がさらに好ましい。
前記基体7に印加する高周波電源13の高周波電力(ステージ高周波パワー)は、0W以上100W以下が好ましく、30W以上80W以下がより好ましく、40W以上60W以下がさらに好ましい。
前記基体7に印加する高周波電源13の周波数としては、本実施形態の被膜表面処理方法に適した被膜を効率良く形成できることから、1.0MHz以上13.56MHz以下が好ましい。
前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが10kW以上35kW以下の範囲であり、前記真空槽10内の圧力が0.01Pa以上0.25Pa以下の範囲であり、且つ前記ステージ高周波パワーが30W以上80W以下の範囲である。
前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが10kW以上20kW以下の範囲であり、前記真空槽10内の圧力が0.01Pa以上0.1Pa以下の範囲であり、且つ前記ステージ高周波パワーが40W以上60W以下の範囲である。
上記組み合わせであると、本実施形態の被膜表面処理方法に適した被膜を一層効率良く形成することができる。
本実施形態の被膜表面処理方法における工程Bにおいて、前記工程Aで成膜した被膜の表面に対してプラズマ処理を施す方法としては、基体近傍でプラズマを発生させることによって、該被膜の膜減りを抑制しながら該被膜の表面にプラズマを接近させて表面処理を行い、該基体の微細な孔又は溝の内壁面に成膜された被膜に生じた微小な凹凸を平坦化できる方法であればよい。
前記工程Aにおける成膜方法がスパッタ法又はCVD法であると、前記工程Aに続いて前記工程Bを同じ成膜装置内で進めることができるので好ましい。
本実施形態の被膜表面処理方法では、前記工程Aで用いる第1のプラズマは該中間域から見てターゲット5側に発生させ、且つ、前記工程Bで用いる第2のプラズマは該中間域から見て基体7側に発生させることが好ましい。
前記第1のプラズマを該中間域から見てターゲット5側に発生させることにより、前記第2のプラズマが基体7の比較的近傍に位置し、前記第1のプラズマがターゲット5をスパッタし易くなり、工程Aにおけるスパッタリングの効率が高まるので、基体7の被成膜面全面に効率良く被膜を形成することができる。
前記第2のプラズマを該中間域から見て基体7側に発生させることにより、前記第2のプラズマが基体7の比較的近傍に位置し、基体7に対するプラズマ処理をより効率的に施すことができる。
前記第1のプラズマは、工程Aにおけるスパッタリングの効率を高める観点から、該第4領域又は5に発生させることがより好ましく、該第5領域に発生させることがさらに好ましい。
前記第2のプラズマは、工程Bにおけるプラズマ処理による前記平坦化の効率を高める観点から、該第1領域又は2に発生させることがより好ましく、該第2領域に発生させることがさらに好ましい。該第1領域に前記第2のプラズマを発生させた場合、プラズマ密度やプラズマ処理を施す時間にもよるが、基体7に成膜した被覆が膜減りする恐れがある。
これらの第1のプラズマ及び第2のプラズマの位置は、それぞれのプラズマの中心が属する領域で特定される。仮に前記プラズマが複数の領域にまたがって分布する場合でもそのプラズマの中心が属する領域でそのプラズマの位置が特定される。
ここで、前記第2のプラズマが分布する範囲とは、所定時間のプラズマ処理によって基体7の微細な孔又は溝の内壁面に成膜された被膜に生じた前記微小な凹凸を平坦化できる程度のプラズマ密度でその第2のプラズマが存在する範囲を意味する。
前記第1のプラズマが分布する範囲とは、所定時間のスパッタリングによって基体7に前記被膜を成膜できる程度のプラズマ密度でその第1のプラズマが存在する範囲を意味する。
前記ターゲット5に印加する直流電力(カソードパワー)は、0kW以上9kW以下が好ましく、0kW以上6kW以下がより好ましく、0kW以上3kW以下がさらに好ましい。
前記第2のプラズマを発生させる際のガス圧(真空槽10の圧力)は、1.0Pa以上18Pa以下が好ましく、4.0Pa以上15Pa以下がより好ましく、8.0Pa以上12Pa以下がさらに好ましい。
前記基体7に印加する高周波電源13の高周波電力(ステージ高周波パワー)は、150W以上650W以下が好ましく、200W以上500W以下がより好ましく、250W以上350W以下がさらに好ましい。
前記基体7に印加する高周波電源13の周波数としては、本実施形態の被膜表面処理方法による前記微小な凹凸の平坦化を効率良く行えることから、1.0MHz以上13.56MHz以下が好ましい。
前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが0kW以上6kW以下の範囲であり、前記真空槽10内の圧力が4.0Pa以上15Pa以下の範囲であり、且つ前記ステージ高周波パワーが200W以上500W以下の範囲である。
前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが0kW以上3kW以下の範囲であり、前記真空槽10内の圧力が8.0Pa以上12Pa以下の範囲であり、且つ前記ステージ高周波パワーが250W以上350W以下の範囲である。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第2のプラズマを、基体7の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化を一層効率良く行うことができる。
P(A)< P(B) ・・・(2)
Sp(A)<Sp(B) ・・・(3)
また、前記工程Aにおける前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせと、前記工程Bにおける前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせとの組み合せがより好ましい。
さらに、前記工程Aにおける前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせと、前記工程Bにおける前記カソードパワー、前記真空槽10内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせとの組み合せがさらに好ましい。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第2のプラズマを、基体7の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化をより一層効率良く行うことができる。
上記下限値以上であると平坦化を十分に行うことができ、上記上限値以下であると、被膜の膜減りを抑制しつつ平坦化を行うことができる。
図1に示すスパッタ装置1では、直流電源9に接続されたターゲット5に印加する直流電力を前記工程Aに比べて前記工程Bの方でより小さくなるように制御する手段αを有する。該手段αとして、例えば前記直流電源9を制御する外部装置を適宜設置することが挙げられる。
また、図1に示すスパッタ装置1では、前記プラズマを発生させる際の真空槽10の圧力を前記工程Aに比べて前記工程Bの方でより高くなるように制御する手段βを有する。該手段βとして、例えば真空排気口3に接続された真空ポンプを制御する外部装置を適宜設置することが挙げられる。
さらに、図1に示すスパッタ装置1では、基体電極6により前記基体7に印加する高周波電力を前記工程Aに比べて前記工程Bの方でより大きくなるように制御する手段γを有する。該手段γとして、例えば前記基体電極6に接続された高周波電源13を制御する外部装置を適宜設置することが挙げられる。
実施例1〜3では、図1に示すスパッタ装置1を用いて工程Aおよび工程Bを行った。なお、前記ターゲット5は、銅からなる銅ターゲットを用いた。
つぎに、プラズマ発生条件を表2に示すように設定し、前記シリコンウエハ21に成膜された銅からなる被膜22の表面に対して、それぞれ異なるプラズマ処理を施して、微細溝の内壁面の被膜23を平坦化した。その結果を表2に併記し、図3A〜3Cに示す。
Claims (3)
- 被膜表面処理方法であって、
被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成することと、前記基体に対向するようにターゲットが配置されている真空槽を用い、前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の前記内壁面に形成された前記被膜を平坦化する工程を含み、
前記基体に前記被膜を形成する際には、第1のプラズマを前記ターゲットと前記基体との中間域からみて前記ターゲット側の位置に発生させ、
前記被膜を平坦化する際には、第2のプラズマを前記ターゲットと前記基体との中間域からみて前記基体側の位置に発生させることを特徴とする被膜表面処理方法。 - 前記基体に成膜した前記被膜の全域に対して前記プラズマ処理を施すように、前記第2のプラズマを分布させることを特徴とする請求項1に記載の被膜表面処理方法。
- 前記基体に前記被膜を形成するときに、前記ターゲットに印加する直流電力をCp(A)と表し、
前記被膜を平坦化するときに、前記ターゲットに印加する直流電力をCp(B)と表し、
前記基体に前記被膜を形成するときに、前記プラズマを発生させる際のガス圧をP(A)と表し、
前記被膜を平坦化するときに、前記プラズマを発生させる際のガス圧をP(B)と表し、
前記基体に前記被膜を形成するときに、前記基体に印加する高周波電力をSp(A)と表し、
前記被膜を平坦化するときに、前記基体に印加する高周波電力をSp(B)と表す場合、
以下の式(1)、式(2)、及び式(3)を満たすことを特徴とする請求項1または2に記載の被膜表面処理方法。
Cp(A)>Cp(B) ・・・(1)
P(A)< P(B) ・・・(2)
Sp(A)<Sp(B) ・・・(3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011523668A JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170576 | 2009-07-21 | ||
JP2009170576 | 2009-07-21 | ||
JP2011523668A JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
PCT/JP2010/062217 WO2011010653A1 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法、及び被膜表面処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011010653A1 JPWO2011010653A1 (ja) | 2013-01-07 |
JP5335916B2 true JP5335916B2 (ja) | 2013-11-06 |
Family
ID=43499125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011523668A Expired - Fee Related JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120121818A1 (ja) |
JP (1) | JP5335916B2 (ja) |
KR (1) | KR101318240B1 (ja) |
CN (1) | CN102449741B (ja) |
TW (1) | TWI435386B (ja) |
WO (1) | WO2011010653A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7183624B2 (ja) * | 2018-08-13 | 2022-12-06 | 富士フイルムビジネスイノベーション株式会社 | 半導体素子の製造方法 |
CN111235539B (zh) * | 2020-03-10 | 2021-04-20 | 摩科斯新材料科技(苏州)有限公司 | 一种小孔内壁薄膜沉积方法及装置 |
US20210391176A1 (en) * | 2020-06-16 | 2021-12-16 | Applied Materials, Inc. | Overhang reduction using pulsed bias |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273046A (ja) * | 1994-03-31 | 1995-10-20 | Sony Corp | 高融点金属層のcvd方法およびそのcvd装置 |
JPH10116831A (ja) * | 1996-10-11 | 1998-05-06 | Sharp Corp | 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース |
JPH1140668A (ja) * | 1997-07-18 | 1999-02-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003229379A (ja) * | 2002-02-05 | 2003-08-15 | Mitsubishi Heavy Ind Ltd | 金属膜作製方法及び金属膜作製装置 |
JP2004063556A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005109444A (ja) * | 2003-09-08 | 2005-04-21 | Tokyo Electron Ltd | プラズマエッチング方法 |
JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008041977A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体回路装置の製造方法 |
JP2009176886A (ja) * | 2008-01-23 | 2009-08-06 | Nec Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302543A (ja) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | 半導体装置の製造方法 |
KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
US6593241B1 (en) * | 1998-05-11 | 2003-07-15 | Applied Materials Inc. | Method of planarizing a semiconductor device using a high density plasma system |
US6124203A (en) * | 1998-12-07 | 2000-09-26 | Advanced Micro Devices, Inc. | Method for forming conformal barrier layers |
TW504756B (en) * | 2000-07-21 | 2002-10-01 | Motorola Inc | Post deposition sputtering |
US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
CN100355058C (zh) * | 2001-05-04 | 2007-12-12 | 东京毅力科创株式会社 | 具有连续沉积和蚀刻的电离pvd |
-
2010
- 2010-07-20 TW TW099124052A patent/TWI435386B/zh not_active IP Right Cessation
- 2010-07-21 CN CN201080022769.3A patent/CN102449741B/zh active Active
- 2010-07-21 US US13/386,264 patent/US20120121818A1/en not_active Abandoned
- 2010-07-21 KR KR1020117030098A patent/KR101318240B1/ko active IP Right Grant
- 2010-07-21 WO PCT/JP2010/062217 patent/WO2011010653A1/ja active Application Filing
- 2010-07-21 JP JP2011523668A patent/JP5335916B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273046A (ja) * | 1994-03-31 | 1995-10-20 | Sony Corp | 高融点金属層のcvd方法およびそのcvd装置 |
JPH10116831A (ja) * | 1996-10-11 | 1998-05-06 | Sharp Corp | 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース |
JPH1140668A (ja) * | 1997-07-18 | 1999-02-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003229379A (ja) * | 2002-02-05 | 2003-08-15 | Mitsubishi Heavy Ind Ltd | 金属膜作製方法及び金属膜作製装置 |
JP2004063556A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005109444A (ja) * | 2003-09-08 | 2005-04-21 | Tokyo Electron Ltd | プラズマエッチング方法 |
JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008041977A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体回路装置の製造方法 |
JP2009176886A (ja) * | 2008-01-23 | 2009-08-06 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011010653A1 (ja) | 2011-01-27 |
JPWO2011010653A1 (ja) | 2013-01-07 |
CN102449741B (zh) | 2014-07-23 |
TW201133617A (en) | 2011-10-01 |
US20120121818A1 (en) | 2012-05-17 |
CN102449741A (zh) | 2012-05-09 |
KR20120027030A (ko) | 2012-03-20 |
TWI435386B (zh) | 2014-04-21 |
KR101318240B1 (ko) | 2013-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6627050B2 (en) | Method and apparatus for depositing a tantalum-containing layer on a substrate | |
JP5889894B2 (ja) | 高アスペクト比の特徴要素に金属を堆積する方法 | |
WO2011007834A1 (ja) | 成膜装置及び成膜方法 | |
JP5249328B2 (ja) | 薄膜の成膜方法 | |
JP2012197463A (ja) | 薄膜の成膜方法 | |
TW201226600A (en) | Methods for depositing metal in high aspect ratio features | |
US20200048760A1 (en) | High power impulse magnetron sputtering physical vapor deposition of tungsten films having improved bottom coverage | |
TWI427737B (zh) | 形成積體電路結構的方法 | |
JP5335916B2 (ja) | 被膜表面処理方法 | |
JP4762187B2 (ja) | マグネトロンスパッタリング装置および半導体装置の製造方法 | |
WO2007125748A1 (ja) | 成膜方法、成膜装置及び記憶媒体 | |
US6607640B2 (en) | Temperature control of a substrate | |
JP2010090424A (ja) | スパッタ成膜方法及びプラズマ処理装置 | |
JP2007197840A (ja) | イオン化スパッタ装置 | |
JP5265309B2 (ja) | スパッタリング方法 | |
EP4174208A1 (en) | Pvd method and apparatus | |
JP5794905B2 (ja) | リフロー法及び半導体装置の製造方法 | |
JP5616605B2 (ja) | 銅薄膜の形成方法 | |
JP2004131839A (ja) | パルス化された電力によるスパッタリング堆積 | |
JP2004200401A (ja) | 金属薄膜層の形成方法 | |
WO2011034089A1 (ja) | 成膜方法 | |
JP2006037172A (ja) | スパッタリング方法 | |
JPH11172429A (ja) | 超平滑膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5335916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |