KR101318240B1 - 피막 표면 처리 방법 및 피막 표면 처리 장치 - Google Patents

피막 표면 처리 방법 및 피막 표면 처리 장치 Download PDF

Info

Publication number
KR101318240B1
KR101318240B1 KR1020117030098A KR20117030098A KR101318240B1 KR 101318240 B1 KR101318240 B1 KR 101318240B1 KR 1020117030098 A KR1020117030098 A KR 1020117030098A KR 20117030098 A KR20117030098 A KR 20117030098A KR 101318240 B1 KR101318240 B1 KR 101318240B1
Authority
KR
South Korea
Prior art keywords
film
plasma
gas
target
substrate
Prior art date
Application number
KR1020117030098A
Other languages
English (en)
Other versions
KR20120027030A (ko
Inventor
슈지 고다이라
도모유키 요시하마
고키치 가마다
가즈마사 호리타
준이치 하마구치
시게오 나카니시
사토루 도요다
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20120027030A publication Critical patent/KR20120027030A/ko
Application granted granted Critical
Publication of KR101318240B1 publication Critical patent/KR101318240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

피막 표면 처리 방법으로서, 피성막면에 미세한 구멍 또는 홈이 형성된 기체(21)를 이용하고, 해당 구멍 또는 홈의 내벽면 및 내저면을 포함하는 상기 기체(21)의 전면에 피막(22)을 형성하는 것; 상기 피막(22)의 표면에 대해 플라즈마 처리를 실시함으로써 상기 구멍 또는 홈의 상기 내벽면에 형성된 상기 피막(23)을 평탄화하는 것;을 갖는 것을 특징으로 하는 피막 표면 처리 방법.

Description

피막 표면 처리 방법 및 피막 표면 처리 장치{Method for treating a surface coated with a film, and device for treating a surface coated with a film}
본 발명은 피막 표면 처리 방법 및 피막 표면 처리 장치에 관한 것이다.
본원은 2009년 7월 21일에 일본 출원된 특허 출원 2009-170576호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
LSI 등의 반도체 소자를 제조함에 있어서 불가결한 다층 배선 기술에 있어서, 박막 배선을 형성하는 방법으로서 스퍼터법이 중요한 역할을 하고 있다.
스퍼터법에서 이용되는 일반적인 스퍼터 장치의 진공조 내에는, 배선 재료로 이루어지는 타겟이 성막 대상인 기체에 대향하도록 소정의 간격으로 떨어져 설치되어 있다. 진공조 외부의 타겟 이면부에 설치된 영구자석 등을 이용한 자기 회로에 의해 타겟 표면에 자계를 형성시키고, 타겟에 음전압을 인가함으로써 진공조 내에 도입한 아르곤(Ar) 등의 스퍼터링 가스의 플라즈마를 타겟 근처에 발생시키며, 전리한 스퍼터링 가스 이온을 타겟에 입사시키고, 타겟 표면으로부터 배선 재료를 튀어나가게 하여 기체 표면에 부착시킴으로써 배선 재료로 이루어지는 피막이 성막된다.
LSI 칩 등의 제조 효율·성능을 높이기 위해 기체인 실리콘 웨이퍼를 대구경화하는 것이나 배선을 미세하게 하는 것이 일반적으로 행해져 있고, 최근에는 300mm구경의 실리콘 웨이퍼가 이용되고 있다. 이러한 미세한 구멍·홈을 갖는 대구경의 기체에 상기 스퍼터법을 이용하여 배선 재료로 이루어지는 피막을 형성한 경우, 상기 기체에 설치된 배선이 되는 미세한 구멍(미세공)이나 미세한 홈(미세홈)을 균일하게 피막하기 위해서는 고도의 기술이 요구된다. 예를 들면, 상기 미세공 또는 미세홈의 입구경에 대한 깊이의 비는 애스펙트비(aspect ratio)라고 불리는데, 그 애스펙트비가 높은 미세공 또는 미세홈의 내저면의 피막 두께는 기체 표면의 피막 두께보다도 얇아지는 경향이 있다. 즉, 보텀 커버리지(bottom coverage, 기체 표면의 피막 두께에 대한 미세공 또는 미세홈의 내저면의 피막 두께의 비)가 저하되어 버리는 경향이 있다. 마찬가지로 사이드 커버리지(side coverage, 기체 표면의 피막 두께에 대한 미세공 또는 미세홈의 내벽면의 피막 두께의 비)도 저하되는 경향이 있다.
이들 경향이 생기는 원인의 하나로서, 타겟으로부터 내쫓아진 배선 재료로 이루어지는 스퍼터 입자가 기체 표면에 도달하는 동안에 진공조 내의 스퍼터링 가스와 충돌하여 산란되어 스퍼터 입자가 기체에 대해 수직으로 입사하는 비율이 적어지는 것을 들 수 있다. 기체에 대해 경사 방향으로부터 입사하는 스퍼터링 입자는, 고 애스펙트비의 미세공 또는 미세홈의 내부에 도달하지 않고 미세공 또는 미세홈의 개구 단부에 퇴적한다. 이 때문에, 상기 애스펙트비가 높은 미세공 또는 미세홈의 내부에 상기 스퍼터링 입자를 보다 많이 도달하게 하기 위해, 플라즈마 발생 전후로 진공조 내의 진공도를 제어함으로써 스퍼터된 구리 입자의 산란 정도를 억제하는 방법이 개시되어 있다(특허문헌 1).
특허문헌 1: 일본 특개 2004-6942호 공보
타겟 근처에서 발생시킨 플라즈마로부터 기체 방향으로 보면, 기체에 설치된 미세공 또는 미세홈의 이너측(기체의 중심측)의 내벽면이 그림자가 되는 영역이 있고, 이 영역의 피막 효율은 일반적으로 낮아 성막된 피막의 표면에 미소한 요철이 생기기 쉬운 문제가 있다. 기체의 중앙부에 설치된 미세공 또는 미세홈과 비교하여 기체의 단부측에 설치된 미세공 또는 미세홈은 상기 그림자가 되는 영역이 특히 커지기 때문에, 피막 표면에 미소한 요철이 생기는 정도도 증대하여 버린다. 상기 피막 표면의 미소한 요철은 미세공 또는 미세홈에 형성되는 배선의 성능에 영향을 주어 배선 열화의 원인도 될 수 있으므로, 상기 피막 표면은 평탄한 것이 요구된다.
본 발명에 관한 태양은, 기체에 형성된 미세한 구멍 또는 미세한 홈의 내벽면에 성막된 피막 표면의 미소한 요철을 평탄화할 수 있는 피막 표면 처리 방법 및 피막 표면 처리 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 태양에서의 피막 표면 처리 방법은, 피성막면에 미세한 구멍 또는 홈이 형성된 기체를 이용하고, 해당 구멍 또는 홈의 내벽면 및 내저면을 포함하는 상기 기체의 전면에 피막을 형성하는 공정; 상기 피막의 표면에 대해 플라즈마 처리를 실시함으로써 상기 구멍 또는 홈의 상기 내벽면에 형성된 상기 피막을 평탄화하는 공정;을 갖는 것을 특징으로 한다.
상기 피막 표면 처리 방법은, 스퍼터법에 의해 상기 기체에 상기 피막을 형성하는 것을 특징으로 한다.
상기 피막 표면 처리 방법은, 상기 스퍼터법에서 상기 기체에 대향하도록 타겟이 배치되어 있는 진공조를 이용하고, 상기 기체에 상기 피막을 형성할 때에는 제1 플라즈마를 해당 타겟에 가까운 위치에 발생시키며, 상기 피막을 평탄화할 때에는 제2 플라즈마를 해당 기체에 가까운 위치에 발생시키는 것을 특징으로 한다.
상기 피막 표면 처리 방법은, 상기 기체에 성막한 상기 피막의 전역에 대해 상기 플라즈마 처리를 실시하도록 상기 제2 플라즈마를 분포시키는 것을 특징으로 한다.
상기 피막 표면 처리 방법은, 상기 기체에 상기 피막을 형성할 때에 상기 타겟에 인가하는 직류 전력을 Cp(A)라고 나타내고, 상기 피막을 평탄화할 때에 상기 타겟에 인가하는 직류 전력을 Cp(B)라고 나타내며, 상기 기체에 상기 피막을 형성할 때에 상기 플라즈마를 발생시킬 때의 가스압을 P(A)라고 나타내고, 상기 피막을 평탄화할 때에 상기 플라즈마를 발생시킬 때의 가스압을 P(B)라고 나타내며, 상기 기체에 상기 피막을 형성할 때에 상기 기체에 인가하는 고주파 전력을 Sp(A)라고 나타내고, 상기 피막을 평탄화할 때에 상기 기체에 인가하는 고주파 전력을 Sp(B)라고 나타내는 경우, 이하의 식(1), 식(2) 및 식(3)을 만족시키는 것을 특징으로 한다.
Cp(A)>Cp(B)…(1)
P(A)<P(B) …(2)
Sp(A)<Sp(B)…(3)
본 발명에 관한 태양에서의 피막 표면 처리 장치는, 상기 피막 표면 처리 방법을 이용하는 것을 특징으로 한다.
본 발명에 관한 태양에서의 피막 표면 처리 방법 및 피막 표면 처리 장치에 의하면, 기체의 미세한 구멍 또는 홈의 내벽면에 성막된 피막 표면을 평탄화할 수 있다.
도 1은 본 발명에 관한 태양에서의 피막 표면 처리 방법에 이용할 수 있는 스퍼터링 장치의 일례.
도 2는 피막된 미세홈의 단면도.
도 3a는 플라즈마 처리 후에서의 피막된 미세홈의 단면도.
도 3b는 플라즈마 처리 후에서의 피막된 미세홈의 단면도.
도 3c는 플라즈마 처리 후에서의 피막된 미세홈의 단면도.
이하, 적합한 실시형태에 기초하여 도면을 참조하여 본 발명에 관한 태양을 설명한다.
본 실시형태의 피막 표면 처리 방법은, 피성막면에 미세한 구멍 또는 홈이 형성된 기체를 이용하고, 해당 구멍 또는 홈의 내벽면 및 내저면을 포함하는 상기 기체의 전면에 피막을 형성하는 공정 A; 상기 피막의 표면에 대해 플라즈마 처리를 실시함으로써 상기 구멍 또는 홈의 내벽면의 피막을 평탄화하는 공정 B;를 가진다.
<공정 A>
상기 공정 A에 있어서, 기체의 전면에 피막을 성막하는 방법으로서는 공지의 성막 방법을 적용할 수 있고, 예를 들면 스퍼터법이나 증착 등의 PVD법, 열 CVD나 플라즈마 CVD 등의 기상 성장법 등을 적용할 수 있다. 이들 성막 방법 중에서 스퍼터법 또는 플라즈마 CVD법이면, 상기 공정 A와 후술하는 공정 B를 같은 성막 장치 내에서 진행시킬 수 있으므로 바람직하다. 또한, 상기 공정 A의 성막 방법이 스퍼터법인 것이 CVD법을 이용한 경우보다도 기체에 형성된 미세한 구멍 또는 홈의 내벽면에 성막된 피막의 특히 이너측에 미소한 요철이 생기기 쉽고, 후술하는 공정 B에서 그 피막 표면을 평탄화하는 효과가 보다 잘 얻어지므로 보다 바람직하다.
상기 공정 A에서 이용하는 기체의 재료로서는 상기 성막 방법에 견딜 수 있는 것이고, 또한 후술하는 공정 B에서의 플라즈마 처리에 견딜 수 있는 것이면 특별히 제한되지 않고, 예를 들면 반도체 소자의 기판이 적합하다. 상기 반도체 소자의 기판 재료로서는 실리콘, 산화 실리콘(SiO2) 등을 예시할 수 있다. 이러한 기판을 본 실시형태에서의 기체로서 이용하는 경우, 그 기판에는 미리 메탈 배리어층 등의 피막이 성막되어 있어도 된다.
상기 공정 A에서 이용하는 기체에는 피성막면에 미세한 구멍 또는 홈이 미리 형성되어 있다. 상기 미세한 구멍 또는 홈의 크기는, 일반적인 반도체 기판에 형성되는 미세공(비어)이나 미세홈(트렌치)의 크기이면 된다. 즉, 해당 미세공 또는 미세홈의 개구경으로서는 1.0nm이상 10μm이하가 바람직하고, 1.0nm이상 1.0μm이하가 보다 바람직하며, 1.0nm이상 0.5μm이하가 더 바람직하다. 상기 범위이면 본 실시형태의 효과가 보다 충분히 얻어진다.
상기 기체에 성막되는 피막의 재료로서는 공지의 PVD법 및 CVD법에서 이용되는 재료를 적용할 수 있고, 예를 들면 반도체 소자의 배선에 이용되는 배선 재료를 들 수 있다. 보다 구체적으로는 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 알루미늄(Al), 크롬(Cr), 탄탈(Ta), 규소(Si) 등을 예시할 수 있고, 이들 중에서도 본 실시형태의 효과가 뛰어난 점에서 Au, Ag, Cu 및 Pd가 바람직하고, Cu가 보다 바람직하다.
성막 방법이 스퍼터법인 경우는, 타겟의 재료를 상술한 피막의 재료와 같은 것으로 하면 된다.
상기 공정 A에 있어서, 상기 미세한 구멍 또는 홈의 내벽면에 성막되는 피막의 막두께는 특별히 제한되지 않고, 예를 들면 1.0nm이상 1.Oμm이하의 막두께로 된다. 이 범위의 막두께로 성막된 피막의 표면에 형성될 수 있는 상기 미소한 요철의 크기는 거의 피막두께의 0.5배 이상 3배 이하가 될 수 있다.
상기 공정 A에 있어서, 피성막면에 미세한 구멍 또는 홈이 형성된 기체에 피막을 형성하기 위해 이용할 수 있는 성막 장치의 일례로서 도 1에 도시된 스퍼터 장치(1)를 들 수 있다.
스퍼터 장치(1)의 진공조(10)의 천정에는 캐소드 전극(4)이 고정되어 있고, 그 표면에는 타겟(5)이 배치되어 있다. 캐소드 전극(4)에는 음전압을 인가하는 직류 전원(9)이 접속되어 있다.
진공조(10) 밖의 캐소드 전극(4)의 이면 위치에는 영구자석으로 이루어지는 자기 회로(8)가 설치되어 있고, 그 자기 회로(8)가 형성하는 자속이 캐소드 전극(4)과 타겟(5)을 관통하여 타겟(5) 표면에 누설 자계가 형성되도록 구성되어 있다. 스퍼터링을 행할 때에는 그 누설 자계에 전자가 트랩되어 플라즈마가 고밀도화된다.
캐소드 전극(4)에 음전압을 인가함으로써 방전이 개시되고, 진공조(10) 내에 도입된 비활성 가스의 플라즈마가 발생하여 타겟(5)으로부터 스퍼터링 입자가 쫓아내어져 기체(7)의 표면에 도달하여 피막을 형성한다.
상기 타겟(5)으로서는 스퍼터에 이용되는 공지의 재질로 이루어진 타겟이면 되고, 그 재질은 특별히 제한되지 않지만, 본 실시형태의 효과가 보다 충분히 얻어지는 점에서 구리로 이루어지는 구리 타겟인 것이 바람직하다.
진공조(10)의 저면에는 기체 전극(6)이 설치되어 있고, 그 표면에는 기체(7)가 타겟(5)과 대략 평행하게 대향 배치되어 있다.
기체 전극(6)은 고주파 바이어스 전력을 인가하는 고주파 전원(13)에 접속되어 있다. 또한, 기체 전극(6)에는 절연부(11a)에 의해 전기적으로 절연된 히터(11)가 설치되어 있고, 기체(7)의 온도를 -50~600℃로 조절할 수 있다.
진공조(10)에는 가스 도입구(2)와 진공 배기구(3)가 설치되어 있다. 가스 도입구(2)에는 비활성 가스 등의 가스 봄베가 접속되고, 진공 배기구(3)에는 진공 펌프가 접속되어 있다(가스 봄베 및 진공 펌프는 도시생략).
상술한 스퍼터 장치(1)를 이용한 공지의 스퍼터법에 의해, 예를 들면 개구경의 크기가 50nm인 미세공 또는 미세홈이 형성된 기체에 막두께가 10nm인 피막을 기체의 피성막면 전면에 형성할 수 있다. 그 때, 해당 미세공 또는 미세홈의 내벽면에 성막된 피막의 특히 이너측에 크기가 약 5nm인 미소한 요철이 복수 생길 수 있다. 이러한 미소한 요철은 해당 스퍼터 장치에서의 성막 조건에 따라 그 크기나 발생 영역이 변화할 수 있다.
상술한 스퍼터 장치(1)를 이용하여 기체(7)의 피성막면 전면에 성막하는 경우, 그 성막 조건으로서는 본 실시형태의 피막 표면 처리 방법에 적합한 피막을 효율적으로 형성할 수 있는 점에서 이하가 적합하다.
상기 타겟(5)에 인가하는 직류 전력(캐소드 파워)은 10kW 이상 50kW 이하가 바람직하고, 10kW 이상 35kW 이하가 보다 바람직하며, 10kW 이상 20kW 이하가 더 바람직하다.
상기 플라즈마를 발생시킬 때의 가스압(진공조(10) 내의 압력)은 0.001Pa 이상 0.5Pa 이하가 바람직하고, 0.01Pa 이상 0.25Pa 이하가 보다 바람직하며, O.01Pa 이상 O.1Pa 이하가 더 바람직하다.
상기 기체(7)에 인가하는 고주파 전원(13)의 고주파 전력(스테이지 고주파 파워)은 0W 이상 100W 이하가 바람직하고, 30W 이상 80W 이하가 보다 바람직하며, 40W 이상 60W 이하가 더 바람직하다.
상기 기체(7)에 인가하는 고주파 전원(13)의 주파수로서는, 본 실시형태의 피막 표면 처리 방법에 적합한 피막을 효율적으로 형성할 수 있는 점에서 1.0MHz 이상 13.56MHz 이하가 바람직하다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 바람직한 조합은, 상기 캐소드 파워가 10kW 이상 50kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 0.001Pa 이상 0.5Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 0W 이상 100W 이하의 범위이다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 보다 바람직한 조합은, 상기 캐소드 파워가 10kW 이상 35kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 0.01Pa 이상 0.25Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 30W 이상 80W 이하의 범위이다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 더 바람직한 조합은, 상기 캐소드 파워가 10kW 이상 20kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 0.01Pa 이상 O.1Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 40W 이상 60W 이하의 범위이다.
상기 조합이면, 본 실시형태의 피막 표면 처리 방법에 적합한 피막을 한층 더 효율적으로 형성할 수 있다.
<공정 B>
본 실시형태의 피막 표면 처리 방법에서의 공정 B에 있어서, 상기 공정 A에서 성막한 피막의 표면에 대해 플라즈마 처리를 실시하는 방법으로서는, 기체 근방에서 플라즈마를 발생시킴으로써 해당 피막의 막 감소를 억제하면서 해당 피막의 표면에 플라즈마를 접근시켜 표면 처리를 하고, 해당 기체의 미세한 구멍 또는 홈의 내벽면에 성막된 피막에 생긴 미소한 요철을 평탄화할 수 있는 방법이면 된다.
상기 공정 A에서의 성막 방법이 스퍼터법 또는 CVD법이면, 상기 공정 A에 이어 상기 공정 B를 같은 성막 장치 내에서 진행시킬 수 있으므로 바람직하다.
상기 공정 B에서 이용하는 플라즈마는, 양극 및 음극을 구비하는 진공조 내에서 비활성 가스를 전리함으로써 발생된다. 이러한 진공조를 구비하는 장치로서 예를 들면 도 1에 도시된 스퍼터 장치(1)를 이용할 수 있다.
스퍼터 장치(1)는, 기체(7)에 대략 평행하게 대향하도록 타겟(5)이 진공조(10) 내에 배치되어 있다. 해당 기체(7)와 해당 타겟(5)의 중간 영역을 도 1에서는 점선(L)으로 나타낸다.
본 실시형태의 피막 표면 처리 방법에서는, 상기 공정 A에서 이용하는 제1 플라즈마는 해당 중간 영역으로부터 보아 타겟(5) 측에 발생시키고, 또한 상기 공정 B에서 이용하는 제2 플라즈마는 해당 중간 영역으로부터 보아 기체(7) 측에 발생시키는 것이 바람직하다.
상기 제1 플라즈마를 해당 중간 영역으로부터 보아 타겟(5) 측에 발생시킴으로써, 상기 제2 플라즈마가 기체(7)의 비교적 근방에 위치하고, 상기 제1 플라즈마가 타겟(5)을 스퍼터하기 쉬워져 공정 A에서의 스퍼터링의 효율이 높아지므로, 기체(7)의 피성막면 전면에 효율적으로 피막을 형성할 수 있다.
상기 제2 플라즈마를 해당 중간 영역으로부터 보아 기체(7) 측에 발생시킴으로써, 상기 제2 플라즈마가 기체(7)의 비교적 근방에 위치하여 기체(7)에 대한 플라즈마 처리를 보다 효율적으로 실시할 수 있다.
여기서, 기체(7)로부터 타겟(5)의 방향으로 보아 진공조(10)의 공간을 5등분하여 해당 기체(7) 측부터 차례대로 제1 영역, 제2 영역, 제3 영역, 제4 영역 및 제5 영역이라고 부른다. 상기 중간 영역은 해당 제3 영역에 포함된다.
상기 제1 플라즈마는 공정 A에서의 스퍼터링의 효율을 높이는 관점에서 해당 제4 영역 또는 제5 영역에 발생시키는 것이 보다 바람직하고, 해당 제5 영역에 발생시키는 것이 더 바람직하다.
상기 제2 플라즈마는 공정 B에서의 플라즈마 처리에 의한 상기 평탄화의 효율을 높이는 관점에서 해당 제1 영역 또는 제2 영역에 발생시키는 것이 보다 바람직하고, 해당 제2 영역에 발생시키는 것이 더 바람직하다. 해당 제1 영역에 상기 제2 플라즈마를 발생시킨 경우, 플라즈마 밀도나 플라즈마 처리를 실시하는 시간에도 따르지만, 기체(7)에 성막한 피복이 감소할 우려가 있다.
이들 제1 플라즈마 및 제2 플라즈마의 위치는 각각의 플라즈마의 중심이 속하는 영역에서 특정된다. 만약 상기 플라즈마가 복수의 영역에 걸쳐 분포하는 경우에서도 그 플라즈마의 중심이 속하는 영역에서 그 플라즈마의 위치가 특정된다.
상술한 바와 같이 상기 제2 플라즈마를 해당 중간 영역으로부터 보아 기체(7) 측에 발생시킨 경우, 본 실시형태의 효과가 뛰어난 점에서 상기 기체에 성막한 피막의 전 영역에 대해 플라즈마 처리를 실시하도록 상기 제2 플라즈마를 분포시키는 것이 바람직하다. 이와 같이 플라즈마를 분포시킴으로써, 기체(7)의 중심부에 위치하는 상기 미세한 구멍 또는 홈의 피막뿐만 아니라, 기체(7)의 단부측에 위치하는 상기 미세한 구멍 또는 홈의 피막에 대해서도 충분히 플라즈마 처리를 실시하는 것이 가능하게 된다.
여기서, 상기 제2 플라즈마가 분포하는 범위란, 소정 시간의 플라즈마 처리에 의해 기체(7)의 미세한 구멍 또는 홈의 내벽면에 성막된 피막에 생긴 상기 미소한 요철을 평탄화할 수 있는 정도의 플라즈마 밀도에서 그 제2 플라즈마가 존재하는 범위를 의미한다.
또한, 상술한 바와 같이 상기 제1 플라즈마를 해당 중간 영역으로부터 보아 타겟(5) 측에 발생시키고, 또한 상기 제2 플라즈마를 해당 중간 영역으로부터 보아 기체(7) 측에 발생시킨 경우, 본 실시형태의 효과가 뛰어난 점에서 상기 제1 플라즈마에 비해 상기 제2 플라즈마를 보다 광역으로 분포시키는 것이 바람직하다.
상기 제1 플라즈마가 분포하는 범위란, 소정 시간의 스퍼터링에 의해 기체(7)에 상기 피막을 성막할 수 있을 정도의 플라즈마 밀도에서 그 제1 플라즈마가 존재하는 범위를 의미한다.
상술한 스퍼터 장치(1)를 이용하여 기체(7)의 미세한 구멍 또는 홈의 내벽면에 성막된 피막에 생긴 상기 미소한 요철을 평탄화하는 경우, 그 플라즈마 처리 조건으로서는 본 실시형태의 피막 표면 처리 방법에 의한 상기 미소한 요철의 평탄화를 효율적으로 행할 수 있는 점에서 이하가 적합하다.
상기 타겟(5)에 인가하는 직류 전력(캐소드 파워)은 0kW 이상 9kW 이하가 바람직하고, 0kW 이상 6kW 이하가 보다 바람직하며, 0kW 이상 3kW 이하가 더 바람직하다.
상기 제2 플라즈마를 발생시킬 때의 가스압(진공조(10)의 압력)은 10Pa 이상 18Pa 이하가 바람직하고, 4.0Pa 이상 15Pa 이하가 보다 바람직하며, 8.0Pa 이상 12Pa 이하가 더 바람직하다.
상기 기체(7)에 인가하는 고주파 전원(13)의 고주파 전력(스테이지 고주파 파워)은 150W 이상 650W 이하가 바람직하고, 200W 이상 500W 이하가 보다 바람직하며, 250W 이상 350W 이하가 더 바람직하다.
상기 기체(7)에 인가하는 고주파 전원(13)의 주파수로서는, 본 실시형태의 피막 표면 처리 방법에 의한 상기 미소한 요철의 평탄화를 효율적으로 행할 수 있는 점에서 1.0MHz 이상 13.56MHz 이하가 바람직하다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 바람직한 조합은, 상기 캐소드 파워가 0kW 이상 9kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 1.0Pa 이상 18Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 150W 이상 650W 이하의 범위이다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 보다 바람직한 조합은, 상기 캐소드 파워가 0kW 이상 6kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 4.0Pa 이상 15Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 200W 이상 500W 이하의 범위이다.
상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 더 바람직한 조합은, 상기 캐소드 파워가 0kW 이상 3kW 이하의 범위이고, 상기 진공조(10) 내의 압력이 8.0Pa 이상 12Pa 이하의 범위이며, 또한 상기 스테이지 고주파 파워가 250W 이상 350W 이하의 범위이다.
상기 조합이면, 본 실시형태의 피막 표면 처리 방법에 적합한 플라즈마 밀도를 갖는 제2 플라즈마를 기체(7)의 비교적 근방에 발생시킬 수 있으므로, 상기 미소한 요철의 평탄화를 한층 더 효율적으로 행할 수 있다.
또한, 상술한 스퍼터 장치(1)를 이용하여 기체(7)의 미세한 구멍 또는 홈의 내벽면에 성막된 피막에 생긴 상기 미소한 요철을 평탄화하는 경우, 본 실시형태의 효과가 한층 더 뛰어난 점에서 이하가 보다 적합하다.
상기 공정 A, B에서의 상기 타겟에 인가하는 직류 전력(Cp)을 Cp(A), Cp(B)라고 나타내고, 상기 공정 A, B에서의 상기 플라즈마를 발생시킬 때의 가스압(P)을 P(A), P(B)라고 나타내며, 상기 공정 A, B에서의 상기 기체에 인가하는 고주파 전력(Sp)을 Sp(A), Sp(B)라고 나타내는 경우, 이하의 식(1), 식(2) 및 식(3)을 만족시키는 것이 보다 바람직하다.
Cp(A)>Cp(B)…(1)
P(A)<P(B) …(2)
Sp(A)<Sp(B)…(3)
즉, 상기 타겟(5)에 인가하는 직류 전력(캐소드 파워)을 상기 공정 A에 비해 상기 공정 B에서 보다 작게 하고, 상기 플라즈마를 발생시킬 때의 가스압(진공조(10)의 압력)을 상기 공정 A에 비해 상기 공정 B에서 보다 높게 하며, 또한 상기 기체(7)에 인가하는 고주파 전력(스테이지 고주파 파워)을 상기 공정 A에 비해 상기 공정 B에서 보다 크게 하는 것이 보다 바람직하다.
구체적으로 상기 공정 A에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 바람직한 조합과, 상기 공정 B에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 바람직한 조합의 조합이 바람직하다.
또한, 상기 공정 A에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 보다 바람직한 조합과, 상기 공정 B에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 보다 바람직한 조합의 조합이 보다 바람직하다.
또, 상기 공정 A에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 더 바람직한 조합과, 상기 공정 B에서의 상기 캐소드 파워, 상기 진공조(10) 내의 압력 및 상기 스테이지 고주파 파워 각각의 범위의 더 바람직한 조합의 조합이 더 바람직하다.
상기 조합이면, 본 실시형태의 피막 표면 처리 방법에 적합한 플라즈마 밀도를 갖는 제2 플라즈마를 기체(7)의 비교적 근방에 발생시킬 수 있으므로, 상기 미소한 요철의 평탄화를 한층 더 효율적으로 행할 수 있다.
상기 공정 B에서의 플라즈마 처리시의 기체 온도는 본 실시형태의 효과가 뛰어난 점에서 -50℃ 이상 550℃ 이하가 바람직하고, 25℃ 이상 400℃ 이하가 보다 바람직하며, 25℃ 이상 300℃ 이하가 더 바람직하다. 상기 범위의 하한값 미만으로 하는 경우에는, 기체 홀더에 냉각 장치를 설치하면 된다. 상기 기체 온도 범위 내이면 기체 온도의 조절이 용이하고, 플라즈마 처리에 의한 미세한 구멍 또는 홈의 내벽면에 성막된 피막의 평탄화를 효율적으로 행할 수 있다.
상기 공정 B에서의 플라즈마 처리 시간은 상기 내벽면의 피막의 미소한 요철의 정도에도 따르지만, 3.0초 이상 60초 이하에서 행하는 것이 바람직하고, 3.0초 이상 40초 이하에서 행하는 것이 보다 바람직하며, 3.0초 이상 20초 이하에서 행하는 것이 더 바람직하다.
상기 하한값 이상이면 평탄화를 충분히 행할 수 있고, 상기 상한값 이하이면 피막의 막 감소를 억제하면서 평탄화를 행할 수 있다.
상기 공정 B에서의 비활성 가스로서는 예를 들면 공지의 스퍼터법에 이용되는 비활성 가스를 적용할 수 있고, 아르곤(Ar), 크립톤(Kr), 헬륨(He) 등을 들 수 있다. 기체에 성막된 피막이 구리로 이루어진 것인 경우는, 상기 피막의 평탄화를 효율적으로 행할 수 있는 점에서 Ar 또는 Kr이 바람직하고, Ar이 보다 바람직하다.
다음에, 본 실시형태의 피막 표면 처리 장치의 일례를 도 1에 도시된 스퍼터 장치(1)에서 설명한다.
도 1에 도시된 스퍼터 장치(1)에서는, 직류 전원(9)에 접속된 타겟(5)에 인가하는 직류 전력을 상기 공정 A에 비해 상기 공정 B에서 보다 작아지도록 제어하는 수단(α)을 가진다. 해당 수단(α)으로서, 예를 들면 상기 직류 전원(9)을 제어하는 외부 장치를 적절히 설치하는 것을 들 수 있다.
또한, 도 1에 도시된 스퍼터 장치(1)에서는, 상기 플라즈마를 발생시킬 때의 진공조(10)의 압력을 상기 공정 A에 비해 상기 공정 B에서 보다 높아지도록 제어하는 수단(β)을 가진다. 해당 수단(β)으로서, 예를 들면 진공 배기구(3)에 접속된 진공 펌프를 제어하는 외부 장치를 적절히 설치하는 것을 들 수 있다.
또, 도 1에 도시된 스퍼터 장치(1)에서는, 기체 전극(6)에 의해 상기 기체(7)에 인가하는 고주파 전력을 상기 공정 A에 비해 상기 공정 B에서 보다 커지도록 제어하는 수단(γ)을 가진다. 해당 수단(γ)으로서, 예를 들면 상기 기체 전극(6)에 접속된 고주파 전원(13)을 제어하는 외부 장치를 적절히 설치하는 것을 들 수 있다.
실시예
다음에, 실시예에 의해 본 실시형태를 더 상세하게 설명하는데, 본 발명은 이들 예에 의해 한정되는 것은 아니다.
실시예 1~3에서는, 도 1에 도시된 스퍼터 장치(1)를 이용하여 공정 A 및 공정 B를 행하였다. 또, 상기 타겟(5)은 구리로 이루어진 구리 타겟을 이용하였다.
피성막면에 개구경이 50nm이고 애스펙트비가 3.7인 미세홈(트렌치)이 복수 형성된 실리콘 웨이퍼(21)에, 도 1에 도시된 스퍼터 장치(1)를 이용하여 구리로 이루어진 피막(22)을 성막하였다(도 2 참조). 해당 미세홈의 내벽면에는 두께 약 8nm의 피막(23)이 성막되고, 특히 이너측(실리콘 웨이퍼(21)의 중심측)의 내벽면의 피막(23)에 크기가 약 6nm인 요철이 복수 생겼다.
이 공정 A에서의 스퍼터의 조건인 타겟(5)에 인가하는 직류 전력(캐소드 파워), 플라즈마를 발생시킬 때의 가스압(진공조(10) 내의 압력), 실리콘 웨이퍼(21)에 인가하는 고주파 전력(스테이지 고주파 파워) 및 처리 시간을 표 1에 나타낸다. 또한, 고주파 전원(13)의 주파수는 1.0MHz 이상 13.56MHz 이하이고, 비활성 가스로서 Ar을 이용하였다. 이 조건에서 발생시킨 제1 플라즈마는, 진공조(10)의 상기 점선(L)으로 나타나는 중간 영역으로부터 보아 구리 타겟(5) 측의 상기 제5 영역에 발생하였다.
캐소드 파워
(kW)		 진공조 내의
압력(Pa)		 스테이지 고주파
파워(W)		 처리 시간
(초)
15.0 0.08 50 30.0
[실시예 1~3]
다음에, 플라즈마 발생 조건을 표 2에 나타내는 바와 같이 설정하고, 상기 실리콘 웨이퍼(21)에 성막된 구리로 이루어진 피막(22)의 표면에 대해 각각 다른 플라즈마 처리를 실시하여 미세홈의 내벽면의 피막(23)을 평탄화하였다. 그 결과를 표 2에 병기하여 도 3a 내지 도 3c에 나타낸다.
이 공정 B에서의 플라즈마 발생 조건인 구리 타겟(5)에 인가하는 직류 전력(캐소드 파워), 플라즈마를 발생시킬 때의 가스압(진공조(10) 내의 압력), 실리콘 웨이퍼(21)에 인가하는 고주파 전력(스테이지 고주파 파워) 및 처리 시간을 표 2에 나타낸다. 또한, 고주파 전원(13)의 주파수는 1.0MHz 이상 13.56MHz 이하이고, 비활성 가스로서 Ar을 이용하였다. 이 조건에서 발생시킨 제2 플라즈마는, 진공조(10)의 상기 점선(L)으로 나타나는 중간 영역으로부터 보아 실리콘 웨이퍼(21) 측의 상기 제2 영역에 발생하였다. 또한, 상기 제1 플라즈마에 비해 상기 제2 플라즈마가 보다 광역으로 분포하였다.
캐소드 파워
(kW)		 진공조 내의
압력(Pa)		 스테이지 고주파
파워(W)		 처리 시간
(초)		 내벽의
평탄화
실시예 1 0.0 10.0 300 30.0 ◎
실시예 2 0.0 2.0 300 30.0 ○
실시예 3 0.0 20.0 300 30.0 △
상기 플라즈마 처리에 의해, 실시예 1에서는 플라즈마 처리 전의 상기 피막(23)이 해당 플라즈마 처리에 의해 매끄럽게 평탄화된 피막(24)이 되었다(도 3a 참조). 실시예 2에서는, 플라즈마 처리 전의 상기 피막(23)이 해당 플라즈마 처리에 의해 평탄화된 피막(25)이 되고(도 3b 참조), 상기 요철의 크기가 절반 이하가 되었다. 실시예 3에서는, 플라즈마 처리 전의 상기 피막(23)이 해당 플라즈마 처리에 의해 약간 평탄화되었지만, 그 효과는 한정적이고, 플라즈마 처리 전후에 상기 요철의 크기는 거의 변화하지 않았다(도 3c 참조).
1…스퍼터 장치, 2…가스 도입구, 3…진공 배기구, 4…캐소드 전극, 5…타겟, 6…기체 전극, 7…기체, 8…자기 회로, 9…직류 전원, 10…진공조, 11…히터, 11a…절연부, 13…고주파 전원, 21…기체(실리콘 웨이퍼), 22…구리로 이루어진 피막, 23~26…미세홈의 내벽면의 피막

Claims (6)

  1. 삭제
  2. 삭제
  3. 피막 표면 처리 방법으로서,
    피성막면에 구멍 또는 홈이 형성된 기체(基體)와, 상기 기체에 대향하도록 타겟이 배치되어 있는 진공조를 이용하고,
    상기 구멍 또는 홈의 내벽면 및 내저면을 포함하는 상기 기체의 전면에 피막을 형성하는 공정;
    상기 피막의 표면에 대해 플라즈마 처리를 실시함으로써 상기 구멍 또는 홈의 상기 내벽면에 형성된 상기 피막을 평탄화하는 공정;을 포함하며,
    상기 기체에 상기 피막을 형성할 때에는 제1 플라즈마를 상기 타겟과 상기 기체 사이의 중간 영역으로부터 보아 상기 타겟측 위치에 발생시키며,
    상기 피막을 평탄화할 때에는 제2 플라즈마를 상기 중간 영역으로부터 보아 상기 기체측 위치에 발생시키는 것을 특징으로 하는 피막 표면 처리 방법.
  4. 제3항에 있어서,
    상기 기체의 중심부에서 상기 기체의 단부측에 이르는, 상기 기체에 성막한 상기 피막의 전 영역에 대해 상기 플라즈마 처리를 실시하도록 상기 제2 플라즈마를 분포시키는 것을 특징으로 하는 피막 표면 처리 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 기체에 상기 피막을 형성할 때에,
    상기 타겟에 인가하는 직류 전력을 Cp(A)라고 나타내고,
    상기 피막을 평탄화할 때에,
    상기 타겟에 인가하는 직류 전력을 Cp(B)라고 나타내며,
    상기 기체에 상기 피막을 형성할 때에,
    상기 플라즈마를 발생시킬 때의 가스압을 P(A)라고 나타내고,
    상기 피막을 평탄화할 때에,
    상기 플라즈마를 발생시킬 때의 가스압을 P(B)라고 나타내며,
    상기 기체에 상기 피막을 형성할 때에,
    상기 기체에 인가하는 고주파 전력을 Sp(A)라고 나타내고,
    상기 피막을 평탄화할 때에,
    상기 기체에 인가하는 고주파 전력을 Sp(B)라고 나타내는 경우,
    이하의 식(1), 식(2) 및 식(3)을 만족시키는 것을 특징으로 하는 피막 표면 처리 방법.
    Cp(A)>Cp(B)…(1)
    P(A)<P(B) …(2)
    Sp(A)<Sp(B)…(3)
  6. 삭제
KR1020117030098A 2009-07-21 2010-07-21 피막 표면 처리 방법 및 피막 표면 처리 장치 KR101318240B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-170576 2009-07-21
JP2009170576 2009-07-21
PCT/JP2010/062217 WO2011010653A1 (ja) 2009-07-21 2010-07-21 被膜表面処理方法、及び被膜表面処理装置

Publications (2)

Publication Number Publication Date
KR20120027030A KR20120027030A (ko) 2012-03-20
KR101318240B1 true KR101318240B1 (ko) 2013-10-15

Family

ID=43499125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030098A KR101318240B1 (ko) 2009-07-21 2010-07-21 피막 표면 처리 방법 및 피막 표면 처리 장치

Country Status (6)

Country Link
US (1) US20120121818A1 (ko)
JP (1) JP5335916B2 (ko)
KR (1) KR101318240B1 (ko)
CN (1) CN102449741B (ko)
TW (1) TWI435386B (ko)
WO (1) WO2011010653A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183624B2 (ja) * 2018-08-13 2022-12-06 富士フイルムビジネスイノベーション株式会社 半導体素子の製造方法
CN111235539B (zh) * 2020-03-10 2021-04-20 摩科斯新材料科技(苏州)有限公司 一种小孔内壁薄膜沉积方法及装置
US20210391176A1 (en) * 2020-06-16 2021-12-16 Applied Materials, Inc. Overhang reduction using pulsed bias

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081956A (ko) * 1998-05-11 2001-08-29 조셉 제이. 스위니 고밀도 플라즈마 시스템을 사용하여 반도체 디바이스를평탄화하는 방법
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302543A (ja) * 1993-04-09 1994-10-28 Nippon Steel Corp 半導体装置の製造方法
JP3289479B2 (ja) * 1994-03-31 2002-06-04 ソニー株式会社 高融点金属層のｃｖｄ方法および半導体装置の製造方法
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
JPH1140668A (ja) * 1997-07-18 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6124203A (en) * 1998-12-07 2000-09-26 Advanced Micro Devices, Inc. Method for forming conformal barrier layers
TW504756B (en) * 2000-07-21 2002-10-01 Motorola Inc Post deposition sputtering
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
CN100355058C (zh) * 2001-05-04 2007-12-12 东京毅力科创株式会社 具有连续沉积和蚀刻的电离pvd
JP4589591B2 (ja) * 2002-02-05 2010-12-01 キヤノンアネルバ株式会社 金属膜作製方法及び金属膜作製装置
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008041977A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体回路装置の製造方法
JP2009176886A (ja) * 2008-01-23 2009-08-06 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081956A (ko) * 1998-05-11 2001-08-29 조셉 제이. 스위니 고밀도 플라즈마 시스템을 사용하여 반도체 디바이스를평탄화하는 방법
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2011010653A1 (ja) 2011-01-27
TWI435386B (zh) 2014-04-21
US20120121818A1 (en) 2012-05-17
JPWO2011010653A1 (ja) 2013-01-07
JP5335916B2 (ja) 2013-11-06
CN102449741A (zh) 2012-05-09
KR20120027030A (ko) 2012-03-20
CN102449741B (zh) 2014-07-23
TW201133617A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
TWI714553B (zh) 透過靶壽命控制一或多個薄膜性質的自動電容調節器電流補償
JP5521136B2 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
KR20070101109A (ko) 가공물을 통해 적용된 바이어스 파워 주파수 및 소스에의한 금속 플라즈마 기상 증착 및 재-스퍼터링 방법
JP2011500967A5 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
US6200433B1 (en) IMP technology with heavy gas sputtering
KR20140001203A (ko) 고 종횡비 피쳐들 내에 금속을 증착하기 위한 방법들
US20090321247A1 (en) IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
TW200824041A (en) Method and apparatus of forming film, and recording medium
KR101318240B1 (ko) 피막 표면 처리 방법 및 피막 표면 처리 장치
US6220204B1 (en) Film deposition method for forming copper film
EP1101834A2 (en) Method of depositing materials on substrates
JP4762187B2 (ja) マグネトロンスパッタリング装置および半導体装置の製造方法
KR20140054421A (ko) 성막 장치
JP2010090424A (ja) スパッタ成膜方法及びプラズマ処理装置
US6607640B2 (en) Temperature control of a substrate
JP4526139B2 (ja) 基板処理装置及びスパッタリング装置
JP5265309B2 (ja) スパッタリング方法
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備
JP5794905B2 (ja) リフロー法及び半導体装置の製造方法
EP4174208A1 (en) Pvd method and apparatus
JPH08127870A (ja) 窒化チタン薄膜成膜方法
KR20170015947A (ko) 플라스마 기상 증착 방법
JP2005285820A (ja) バイアススパッタ成膜方法及び膜厚制御方法
WO2011010655A1 (ja) αタンタルからなる被膜の成膜方法、及びその被膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 5