JPWO2011010653A1 - 被膜表面処理方法、及び被膜表面処理装置 - Google Patents
被膜表面処理方法、及び被膜表面処理装置 Download PDFInfo
- Publication number
- JPWO2011010653A1 JPWO2011010653A1 JP2011523668A JP2011523668A JPWO2011010653A1 JP WO2011010653 A1 JPWO2011010653 A1 JP WO2011010653A1 JP 2011523668 A JP2011523668 A JP 2011523668A JP 2011523668 A JP2011523668 A JP 2011523668A JP WO2011010653 A1 JPWO2011010653 A1 JP WO2011010653A1
- Authority
- JP
- Japan
- Prior art keywords
- coating
- substrate
- plasma
- film
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011248 coating agent Substances 0.000 title claims abstract description 82
- 238000000576 coating method Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004381 surface treatment Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000009832 plasma treatment Methods 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000004544 sputter deposition Methods 0.000 claims description 41
- 230000014509 gene expression Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 84
- 239000007789 gas Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
被膜表面処理方法であって、被成膜面に微細な孔又は溝が形成された基体（２１）を用い、該孔又は溝の内壁面及び内底面を含む前記基体（２１）の全面に被膜（２２）を形成することと、前記被膜（２２）の表面に対してプラズマ処理を施すことにより、前記孔又は溝の前記内壁面に形成された前記被膜（２３）を平坦化することと、を有することを特徴とする被膜表面処理方法。
Description
本発明は、被膜表面処理方法、及び被膜表面処理装置に関する。
本願は、２００９年７月２１日に、日本に出願された特願２００９−１７０５７６号に基づき優先権を主張し、その内容をここに援用する。
本願は、２００９年７月２１日に、日本に出願された特願２００９−１７０５７６号に基づき優先権を主張し、その内容をここに援用する。
ＬＳＩ等の半導体素子を製造するうえで不可欠な多層配線技術において、薄膜配線を形成する方法としてスパッタ法が重要な役割を果たしている。
スパッタ法で用いられる一般的なスパッタ装置の真空槽内には、配線材料からなるターゲットが成膜対象である基体に対向するように所定の間隔で離れて設けられている。真空槽外部のターゲット裏面部に設けられた永久磁石等を用いた磁気回路によってターゲット表面に磁界を形成させ、ターゲットに負電圧を印加することにより真空槽内に導入したアルゴン（Ａｒ）等のスパッタリングガスのプラズマをターゲット近辺に発生させ、電離したスパッタリングガスイオンをターゲットに入射させ、ターゲット表面から配線材料を飛び出させて、基体表面に付着させることにより配線材料からなる被膜が成膜される。
スパッタ法で用いられる一般的なスパッタ装置の真空槽内には、配線材料からなるターゲットが成膜対象である基体に対向するように所定の間隔で離れて設けられている。真空槽外部のターゲット裏面部に設けられた永久磁石等を用いた磁気回路によってターゲット表面に磁界を形成させ、ターゲットに負電圧を印加することにより真空槽内に導入したアルゴン（Ａｒ）等のスパッタリングガスのプラズマをターゲット近辺に発生させ、電離したスパッタリングガスイオンをターゲットに入射させ、ターゲット表面から配線材料を飛び出させて、基体表面に付着させることにより配線材料からなる被膜が成膜される。
ＬＳＩチップ等の製造効率・性能を高めるために基体であるシリコンウエハを大口径化することや配線を微細にすることが一般に行われており、近年では３００ｍｍ口径のシリコンウエハが用いられている。このような微細な孔・溝を有する大口径の基体に前記スパッタ法を用いて配線材料からなる被膜を形成した場合、前記基体に設けられた配線となる微細な孔（微細孔）や微細な溝（微細溝）を均一に被膜するためには高度な技術が要求される。例えば、前記微細孔又は微細溝の入り口径に対する深さの比はアスペクト比と呼ばれるが、そのアスペクト比が高い微細孔又は微細溝の内底面の被膜厚は基体表面の被膜厚よりも薄くなってしまう傾向がある。すなわち、ボトムカバレッジ（基体表面の被膜厚に対する微細孔又は微細溝の内底面の被膜厚の比）が低下してしまう傾向がある。同様に、サイドカバレッジ（基体表面の被膜厚に対する微細孔又は微細溝の内壁面の被膜厚の比）も低下する傾向がある。
これらの傾向が生じる原因の一つとして、ターゲットから叩き出された配線材料からなるスパッタ粒子が、基体表面に到達する間に真空槽内のスパッタリングガスと衝突して散乱されて、スパッタ粒子が基体に対して垂直に入射する割合が少なくなることが挙げられる。基体に対して斜め方向から入射するスパッタリング粒子は、高アスペクト比の微細孔又は微細溝の内部に到達せずに、微細孔又は微細溝の開口端部に堆積する。このため、前記アスペクト比の高い微細孔又は微細溝の内部に前記スパッタリング粒子をより多く到達させるために、プラズマ発生前後で真空槽内の真空度を制御することによってスパッタされた銅粒子の散乱の程度を抑える方法が開示されている（特許文献１）。
ターゲット近辺で発生させたプラズマから基体方向に見ると、基体に設けられた微細孔又は微細溝のインナー側（基体の中心側）の内壁面が影になる領域があり、この領域の被膜効率は一般的に低く、成膜された被膜の表面に微小な凹凸が生じやすい問題がある。基体の中央部に設けられた微細孔又は微細溝と比べて基体の端部側に設けられた微細孔又は微細溝は、前記影になる領域が特に大きくなるため、被膜表面に微小な凹凸が生じる度合も増大してしまう。前記被膜表面の微小な凹凸は、微細孔又は微細溝に形成される配線の性能に影響し、配線劣化の原因にもなりうるので、前記被膜表面は平坦であることが望まれる。
本発明に係る態様は、基体に形成された微細な孔又は微細な溝の内壁面に成膜された被膜の表面の微小な凹凸を平坦化できる被膜表面処理方法及び被膜表面処理装置を提供することを目的とする。
本発明に係る態様は、基体に形成された微細な孔又は微細な溝の内壁面に成膜された被膜の表面の微小な凹凸を平坦化できる被膜表面処理方法及び被膜表面処理装置を提供することを目的とする。
本発明に係る態様における被膜表面処理方法は、被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成することと、前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の前記内壁面に形成された前記被膜を平坦化することと、を有することを特徴とする。
上記被膜表面処理方法は、スパッタ法によって前記基体に前記被膜を形成することを特徴とする。
上記被膜表面処理方法は、前記スパッタ法において、前記基体に対向するようにターゲットが配置されている真空槽を用い、前記基体に前記被膜を形成する際には、第１のプラズマを該ターゲットに近い位置に発生させ、前記被膜を平坦化する際には、第２のプラズマを該基体に近い位置に発生させることを特徴とする。
上記被膜表面処理方法は、前記基体に成膜した前記被膜の全域に対して前記プラズマ処理を施すように、前記第２のプラズマを分布させることを特徴とする。
上記被膜表面処理方法は、前記基体に前記被膜を形成するときに、前記ターゲットに印加する直流電力をＣｐ（Ａ）と表し、前記被膜を平坦化するときに、前記ターゲットに印加する直流電力をＣｐ（Ｂ）と表し、前記基体に前記被膜を形成するときに、前記プラズマを発生させる際のガス圧をＰ（Ａ）と表し、前記被膜を平坦化するときに、前記プラズマを発生させる際のガス圧をＰ（Ｂ）と表し、前記基体に前記被膜を形成するときに、前記基体に印加する高周波電力をＳｐ（Ａ）と表し、前記被膜を平坦化するときに、前記基体に印加する高周波電力をＳｐ（Ｂ）と表す場合、以下の式（１）、式（２）、及び式（３）を満たすことを特徴とする。
上記被膜表面処理方法は、スパッタ法によって前記基体に前記被膜を形成することを特徴とする。
上記被膜表面処理方法は、前記スパッタ法において、前記基体に対向するようにターゲットが配置されている真空槽を用い、前記基体に前記被膜を形成する際には、第１のプラズマを該ターゲットに近い位置に発生させ、前記被膜を平坦化する際には、第２のプラズマを該基体に近い位置に発生させることを特徴とする。
上記被膜表面処理方法は、前記基体に成膜した前記被膜の全域に対して前記プラズマ処理を施すように、前記第２のプラズマを分布させることを特徴とする。
上記被膜表面処理方法は、前記基体に前記被膜を形成するときに、前記ターゲットに印加する直流電力をＣｐ（Ａ）と表し、前記被膜を平坦化するときに、前記ターゲットに印加する直流電力をＣｐ（Ｂ）と表し、前記基体に前記被膜を形成するときに、前記プラズマを発生させる際のガス圧をＰ（Ａ）と表し、前記被膜を平坦化するときに、前記プラズマを発生させる際のガス圧をＰ（Ｂ）と表し、前記基体に前記被膜を形成するときに、前記基体に印加する高周波電力をＳｐ（Ａ）と表し、前記被膜を平坦化するときに、前記基体に印加する高周波電力をＳｐ（Ｂ）と表す場合、以下の式（１）、式（２）、及び式（３）を満たすことを特徴とする。
Ｃｐ（Ａ）＞Ｃｐ（Ｂ） ・・・（１）
Ｐ（Ａ）＜ Ｐ（Ｂ） ・・・（２）
Ｓｐ（Ａ）＜Ｓｐ（Ｂ） ・・・（３）
Ｐ（Ａ）＜ Ｐ（Ｂ） ・・・（２）
Ｓｐ（Ａ）＜Ｓｐ（Ｂ） ・・・（３）
本発明に係る態様における被膜表面処理装置は、上記被膜表面処理方法を用いることを特徴とする。
本発明に係る態様における被膜表面処理方法及び被膜表面処理装置によれば、基体の微細な孔又は溝の内壁面に成膜された被膜表面を平坦化できる。
以下、好適な実施の形態に基づき、図面を参照して本発明に係る態様を説明する。
本実施形態の被膜表面処理方法は、被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成する工程Ａと、前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の内壁面の被膜を平坦化する工程Ｂと、を有する。
本実施形態の被膜表面処理方法は、被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成する工程Ａと、前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の内壁面の被膜を平坦化する工程Ｂと、を有する。
＜工程Ａ＞
前記工程Ａにおいて、基体の全面に被膜を成膜する方法としては、公知の成膜方法を適用することができ、例えばスパッタ法や蒸着等のＰＶＤ法、熱ＣＶＤやプラズマＣＶＤ等の気相成長法などが適用できる。これらの成膜方法のうち、スパッタ法又はプラズマＣＶＤ法であると、前記工程Ａと後述の工程Ｂとを同じ成膜装置内で進めることができるので好ましい。また、前記工程Ａの成膜方法がスパッタ法である方が、ＣＶＤ法を用いた場合よりも基体に形成された微細な孔又は溝の内壁面に成膜された被膜の特にインナー側に微小な凹凸が生じやすく、後述の工程Ｂにおいてその被膜表面を平坦化する効果がより得られるので、より好ましい。
前記工程Ａにおいて、基体の全面に被膜を成膜する方法としては、公知の成膜方法を適用することができ、例えばスパッタ法や蒸着等のＰＶＤ法、熱ＣＶＤやプラズマＣＶＤ等の気相成長法などが適用できる。これらの成膜方法のうち、スパッタ法又はプラズマＣＶＤ法であると、前記工程Ａと後述の工程Ｂとを同じ成膜装置内で進めることができるので好ましい。また、前記工程Ａの成膜方法がスパッタ法である方が、ＣＶＤ法を用いた場合よりも基体に形成された微細な孔又は溝の内壁面に成膜された被膜の特にインナー側に微小な凹凸が生じやすく、後述の工程Ｂにおいてその被膜表面を平坦化する効果がより得られるので、より好ましい。
前記工程Ａで用いる基体の材料としては、前記成膜方法に耐えうるものであり、且つ後述の工程Ｂにおけるプラズマ処理に耐えうるものであれば特に制限されず、例えば半導体素子の基板が好適である。前記半導体素子の基板材料としては、シリコン、酸化シリコン（ＳｉＯ２）等が例示できる。このような基板を本実施形態における基体として用いる場合、その基板には予めメタルバリア層等の被膜が成膜されていてもよい。
前記工程Ａで用いる基体には、被成膜面に微細な孔又は溝が予め形成されている。前記微細な孔又は溝の大きさは、一般の半導体基板に形成される微細孔（ビア）や微細溝（トレンチ）の大きさであればよい。すなわち、該微細孔又は微細溝の開口径としては、１．０ｎｍ以上１０μｍ以下が好ましく、１．０ｎｍ以上１．０μｍ以下がより好ましく、１．０ｎｍ以上０．５μｍ以下がさらに好ましい。上記範囲であると本実施形態の効果がより十分に得られる。
前記基体に成膜される被膜の材料としては、公知のＰＶＤ法及びＣＶＤ法で用いられる材料が適用でき、例えば半導体素子の配線に用いられる配線材料が挙げられる。より具体的には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ケイ素（Ｓｉ）等が例示でき、これらのなかでも、本実施形態の効果が優れることから、Ａｕ、Ａｇ、Ｃｕ、及びＰｄが好ましく、Ｃｕがより好ましい。
成膜方法がスパッタ法である場合は、ターゲットの材料を上述の被膜の材料と同じものにすればよい。
成膜方法がスパッタ法である場合は、ターゲットの材料を上述の被膜の材料と同じものにすればよい。
前記工程Ａにおいて、前記微細な孔又は溝の内壁面に成膜される被膜の膜厚は特に制限されず、例えば１．０ｎｍ以上１．０μｍ以下の膜厚でよい。この範囲の膜厚で成膜された被膜の表面に形成されうる前記微小な凹凸の大きさは、おおよそ被膜厚の０．５倍以上３倍以下となりうる。
前記工程Ａにおいて、被成膜面に微細な孔又は溝が形成された基体に被膜を形成するために用いることのできる成膜装置の一例として、図１に示すスパッタ装置１が挙げられる。
スパッタ装置１の真空槽１０の天井には、カソード電極４が固定されており、その表面にはターゲット５が配置されている。カソード電極４には負電圧を印加する直流電源９が接続されている。
真空槽１０外のカソード電極４の裏面位置には、永久磁石からなる磁気回路８が設けられており、その磁気回路８が形成する磁束がカソード電極４とターゲット５を貫通し、ターゲット５表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
カソード電極４に負電圧を印加することにより放電が開始され、真空槽内１０に導入された不活性ガスのプラズマが発生し、ターゲット５からスパッタリング粒子が叩き出されて、基体７の表面へ到達して被膜を形成する。
前記ターゲット５としては、スパッタに用いられる公知の材質からなるターゲットであればよく、その材質は特に制限されないが、本実施形態の効果がより十分に得られることから、銅からなる銅ターゲットであることが好ましい。
真空槽１０外のカソード電極４の裏面位置には、永久磁石からなる磁気回路８が設けられており、その磁気回路８が形成する磁束がカソード電極４とターゲット５を貫通し、ターゲット５表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
カソード電極４に負電圧を印加することにより放電が開始され、真空槽内１０に導入された不活性ガスのプラズマが発生し、ターゲット５からスパッタリング粒子が叩き出されて、基体７の表面へ到達して被膜を形成する。
前記ターゲット５としては、スパッタに用いられる公知の材質からなるターゲットであればよく、その材質は特に制限されないが、本実施形態の効果がより十分に得られることから、銅からなる銅ターゲットであることが好ましい。
真空槽１０の底面には、基体電極６が設けられており、その表面には基体７がターゲット５と略平行に対向配置されている。
基体電極６は高周波バイアス電力を印加する高周波電源１３に接続されている。また、基体電極６には絶縁部１１ａによって電気的に絶縁されたヒーター１１が設けられており、基体７の温度を−５０〜６００℃に調節することができる。
基体電極６は高周波バイアス電力を印加する高周波電源１３に接続されている。また、基体電極６には絶縁部１１ａによって電気的に絶縁されたヒーター１１が設けられており、基体７の温度を−５０〜６００℃に調節することができる。
真空槽１０にはガス導入口２と真空排気口３とが設けられている。ガス導入口２には不活性ガス等のガスボンベが接続され、真空排気口３には真空ポンプが接続されている（ガスボンベ及び真空ポンプは図示しない。）。
上述のスパッタ装置１を用いた公知のスパッタ法によって、例えば開口径の大きさが５０ｎｍの微細孔又は微細溝が形成された基体に、膜厚が１０ｎｍの被膜を基体の被成膜面全面に形成することができる。その際、該微細孔又は微細溝の内壁面に成膜された被膜の特にインナー側に、大きさが約５ｎｍの微小な凹凸が複数生じうる。このような微小な凹凸は、当該スパッタ装置における成膜条件によって、その大きさや発生領域が変化しうる。
上述のスパッタ装置１を用いて基体７の被成膜面全面に成膜する場合、その成膜条件としては、本実施形態の被膜表面処理方法に適した被膜を効率良く形成できることから、以下が好適である。
前記ターゲット５に印加する直流電力（カソードパワー）は、１０ｋＷ以上５０ｋＷ以下が好ましく、１０ｋＷ以上３５ｋＷ以下がより好ましく、１０ｋＷ以上２０ｋＷ以下がさらに好ましい。
前記プラズマを発生させる際のガス圧（真空槽１０内の圧力）は、０．００１Ｐａ以上０．５Ｐａ以下が好ましく、０．０１Ｐａ以上０．２５Ｐａ以下がより好ましく、０．０１Ｐａ以上０．１Ｐａ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の高周波電力（ステージ高周波パワー）は、０Ｗ以上１００Ｗ以下が好ましく、３０Ｗ以上８０Ｗ以下がより好ましく、４０Ｗ以上６０Ｗ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の周波数としては、本実施形態の被膜表面処理方法に適した被膜を効率良く形成できることから、１．０ＭＨｚ以上１３．５６ＭＨｚ以下が好ましい。
前記ターゲット５に印加する直流電力（カソードパワー）は、１０ｋＷ以上５０ｋＷ以下が好ましく、１０ｋＷ以上３５ｋＷ以下がより好ましく、１０ｋＷ以上２０ｋＷ以下がさらに好ましい。
前記プラズマを発生させる際のガス圧（真空槽１０内の圧力）は、０．００１Ｐａ以上０．５Ｐａ以下が好ましく、０．０１Ｐａ以上０．２５Ｐａ以下がより好ましく、０．０１Ｐａ以上０．１Ｐａ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の高周波電力（ステージ高周波パワー）は、０Ｗ以上１００Ｗ以下が好ましく、３０Ｗ以上８０Ｗ以下がより好ましく、４０Ｗ以上６０Ｗ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の周波数としては、本実施形態の被膜表面処理方法に適した被膜を効率良く形成できることから、１．０ＭＨｚ以上１３．５６ＭＨｚ以下が好ましい。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲の好ましい組み合わせは、前記カソードパワーが１０ｋＷ以上５０ｋＷ以下の範囲であり、前記真空槽１０内の圧力が０．００１Ｐａ以上０．５Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが０Ｗ以上１００Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが１０ｋＷ以上３５ｋＷ以下の範囲であり、前記真空槽１０内の圧力が０．０１Ｐａ以上０．２５Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが３０Ｗ以上８０Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが１０ｋＷ以上２０ｋＷ以下の範囲であり、前記真空槽１０内の圧力が０．０１Ｐａ以上０．１Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが４０Ｗ以上６０Ｗ以下の範囲である。
上記組み合わせであると、本実施形態の被膜表面処理方法に適した被膜を一層効率良く形成することができる。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが１０ｋＷ以上３５ｋＷ以下の範囲であり、前記真空槽１０内の圧力が０．０１Ｐａ以上０．２５Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが３０Ｗ以上８０Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが１０ｋＷ以上２０ｋＷ以下の範囲であり、前記真空槽１０内の圧力が０．０１Ｐａ以上０．１Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが４０Ｗ以上６０Ｗ以下の範囲である。
上記組み合わせであると、本実施形態の被膜表面処理方法に適した被膜を一層効率良く形成することができる。
＜工程Ｂ＞
本実施形態の被膜表面処理方法における工程Ｂにおいて、前記工程Ａで成膜した被膜の表面に対してプラズマ処理を施す方法としては、基体近傍でプラズマを発生させることによって、該被膜の膜減りを抑制しながら該被膜の表面にプラズマを接近させて表面処理を行い、該基体の微細な孔又は溝の内壁面に成膜された被膜に生じた微小な凹凸を平坦化できる方法であればよい。
前記工程Ａにおける成膜方法がスパッタ法又はＣＶＤ法であると、前記工程Ａに続いて前記工程Ｂを同じ成膜装置内で進めることができるので好ましい。
本実施形態の被膜表面処理方法における工程Ｂにおいて、前記工程Ａで成膜した被膜の表面に対してプラズマ処理を施す方法としては、基体近傍でプラズマを発生させることによって、該被膜の膜減りを抑制しながら該被膜の表面にプラズマを接近させて表面処理を行い、該基体の微細な孔又は溝の内壁面に成膜された被膜に生じた微小な凹凸を平坦化できる方法であればよい。
前記工程Ａにおける成膜方法がスパッタ法又はＣＶＤ法であると、前記工程Ａに続いて前記工程Ｂを同じ成膜装置内で進めることができるので好ましい。
前記工程Ｂで用いるプラズマは、陽極及び陰極を備える真空槽内で不活性ガスを電離することによって発生される。このような真空槽を備える装置として、例えば図１に示すスパッタ装置１を用いることができる。
スパッタ装置１は、基体７に略平行で対向するようにターゲット５が真空槽１０内に配置されている。該基体７と該ターゲット５との中間域を図１では点線Ｌで示す。
本実施形態の被膜表面処理方法では、前記工程Ａで用いる第１のプラズマは該中間域から見てターゲット５側に発生させ、且つ、前記工程Ｂで用いる第２のプラズマは該中間域から見て基体７側に発生させることが好ましい。
前記第１のプラズマを該中間域から見てターゲット５側に発生させることにより、前記第２のプラズマが基体７の比較的近傍に位置し、前記第１のプラズマがターゲット５をスパッタし易くなり、工程Ａにおけるスパッタリングの効率が高まるので、基体７の被成膜面全面に効率良く被膜を形成することができる。
前記第２のプラズマを該中間域から見て基体７側に発生させることにより、前記第２のプラズマが基体７の比較的近傍に位置し、基体７に対するプラズマ処理をより効率的に施すことができる。
本実施形態の被膜表面処理方法では、前記工程Ａで用いる第１のプラズマは該中間域から見てターゲット５側に発生させ、且つ、前記工程Ｂで用いる第２のプラズマは該中間域から見て基体７側に発生させることが好ましい。
前記第１のプラズマを該中間域から見てターゲット５側に発生させることにより、前記第２のプラズマが基体７の比較的近傍に位置し、前記第１のプラズマがターゲット５をスパッタし易くなり、工程Ａにおけるスパッタリングの効率が高まるので、基体７の被成膜面全面に効率良く被膜を形成することができる。
前記第２のプラズマを該中間域から見て基体７側に発生させることにより、前記第２のプラズマが基体７の比較的近傍に位置し、基体７に対するプラズマ処理をより効率的に施すことができる。
ここで、基体７からターゲット５の方向へ見て真空槽１０の空間を５等分して、該基体７側から順に第１領域、第２領域、第３領域、第４領域、及び第５領域と呼ぶ。前記中間域は、該第３領域に含まれる。
前記第１のプラズマは、工程Ａにおけるスパッタリングの効率を高める観点から、該第４領域又は５に発生させることがより好ましく、該第５領域に発生させることがさらに好ましい。
前記第２のプラズマは、工程Ｂにおけるプラズマ処理による前記平坦化の効率を高める観点から、該第１領域又は２に発生させることがより好ましく、該第２領域に発生させることがさらに好ましい。該第１領域に前記第２のプラズマを発生させた場合、プラズマ密度やプラズマ処理を施す時間にもよるが、基体７に成膜した被覆が膜減りする恐れがある。
これらの第１のプラズマ及び第２のプラズマの位置は、それぞれのプラズマの中心が属する領域で特定される。仮に前記プラズマが複数の領域にまたがって分布する場合でもそのプラズマの中心が属する領域でそのプラズマの位置が特定される。
前記第１のプラズマは、工程Ａにおけるスパッタリングの効率を高める観点から、該第４領域又は５に発生させることがより好ましく、該第５領域に発生させることがさらに好ましい。
前記第２のプラズマは、工程Ｂにおけるプラズマ処理による前記平坦化の効率を高める観点から、該第１領域又は２に発生させることがより好ましく、該第２領域に発生させることがさらに好ましい。該第１領域に前記第２のプラズマを発生させた場合、プラズマ密度やプラズマ処理を施す時間にもよるが、基体７に成膜した被覆が膜減りする恐れがある。
これらの第１のプラズマ及び第２のプラズマの位置は、それぞれのプラズマの中心が属する領域で特定される。仮に前記プラズマが複数の領域にまたがって分布する場合でもそのプラズマの中心が属する領域でそのプラズマの位置が特定される。
上述のように前記第２のプラズマを該中間域から見て基体７側に発生させた場合、本実施形態の効果が優れることから、前記基体に成膜した被膜の全域に対してプラズマ処理を施すように、前記第２のプラズマを分布させることが好ましい。このようにプラズマを分布させることにより、基体７の中心部に位置する前記微細な孔又は溝の被膜だけでなく、基体７の端部側に位置する前記微細な孔又は溝の被膜に対しても十分にプラズマ処理を施すことが可能となる。
ここで、前記第２のプラズマが分布する範囲とは、所定時間のプラズマ処理によって基体７の微細な孔又は溝の内壁面に成膜された被膜に生じた前記微小な凹凸を平坦化できる程度のプラズマ密度でその第２のプラズマが存在する範囲を意味する。
ここで、前記第２のプラズマが分布する範囲とは、所定時間のプラズマ処理によって基体７の微細な孔又は溝の内壁面に成膜された被膜に生じた前記微小な凹凸を平坦化できる程度のプラズマ密度でその第２のプラズマが存在する範囲を意味する。
また、上述のように前記第１のプラズマを該中間域から見てターゲット５側に発生させ、且つ、前記第２のプラズマを該中間域から見て基体７側に発生させた場合、本実施形態の効果が優れることから、前記第１のプラズマに比べて前記第２のプラズマをより広域に分布させることが好ましい。
前記第１のプラズマが分布する範囲とは、所定時間のスパッタリングによって基体７に前記被膜を成膜できる程度のプラズマ密度でその第１のプラズマが存在する範囲を意味する。
前記第１のプラズマが分布する範囲とは、所定時間のスパッタリングによって基体７に前記被膜を成膜できる程度のプラズマ密度でその第１のプラズマが存在する範囲を意味する。
上述のスパッタ装置１を用いて基体７の微細な孔又は溝の内壁面に成膜された被膜に生じた前記微小な凹凸を平坦化する場合、そのプラズマ処理条件としては、本実施形態の被膜表面処理方法による前記微小な凹凸の平坦化を効率良く行えることから、以下が好適である。
前記ターゲット５に印加する直流電力（カソードパワー）は、０ｋＷ以上９ｋＷ以下が好ましく、０ｋＷ以上６ｋＷ以下がより好ましく、０ｋＷ以上３ｋＷ以下がさらに好ましい。
前記第２のプラズマを発生させる際のガス圧（真空槽１０の圧力）は、１．０Ｐａ以上１８Ｐａ以下が好ましく、４．０Ｐａ以上１５Ｐａ以下がより好ましく、８．０Ｐａ以上１２Ｐａ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の高周波電力（ステージ高周波パワー）は、１５０Ｗ以上６５０Ｗ以下が好ましく、２００Ｗ以上５００Ｗ以下がより好ましく、２５０Ｗ以上３５０Ｗ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の周波数としては、本実施形態の被膜表面処理方法による前記微小な凹凸の平坦化を効率良く行えることから、１．０ＭＨｚ以上１３．５６ＭＨｚ以下が好ましい。
前記ターゲット５に印加する直流電力（カソードパワー）は、０ｋＷ以上９ｋＷ以下が好ましく、０ｋＷ以上６ｋＷ以下がより好ましく、０ｋＷ以上３ｋＷ以下がさらに好ましい。
前記第２のプラズマを発生させる際のガス圧（真空槽１０の圧力）は、１．０Ｐａ以上１８Ｐａ以下が好ましく、４．０Ｐａ以上１５Ｐａ以下がより好ましく、８．０Ｐａ以上１２Ｐａ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の高周波電力（ステージ高周波パワー）は、１５０Ｗ以上６５０Ｗ以下が好ましく、２００Ｗ以上５００Ｗ以下がより好ましく、２５０Ｗ以上３５０Ｗ以下がさらに好ましい。
前記基体７に印加する高周波電源１３の周波数としては、本実施形態の被膜表面処理方法による前記微小な凹凸の平坦化を効率良く行えることから、１．０ＭＨｚ以上１３．５６ＭＨｚ以下が好ましい。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲の好ましい組み合わせは、前記カソードパワーが０ｋＷ以上９ｋＷ以下の範囲であり、前記真空槽１０内の圧力が１．０Ｐａ以上１８Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが１５０Ｗ以上６５０Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが０ｋＷ以上６ｋＷ以下の範囲であり、前記真空槽１０内の圧力が４．０Ｐａ以上１５Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが２００Ｗ以上５００Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが０ｋＷ以上３ｋＷ以下の範囲であり、前記真空槽１０内の圧力が８．０Ｐａ以上１２Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが２５０Ｗ以上３５０Ｗ以下の範囲である。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第２のプラズマを、基体７の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化を一層効率良く行うことができる。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせは、前記カソードパワーが０ｋＷ以上６ｋＷ以下の範囲であり、前記真空槽１０内の圧力が４．０Ｐａ以上１５Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが２００Ｗ以上５００Ｗ以下の範囲である。
前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせは、前記カソードパワーが０ｋＷ以上３ｋＷ以下の範囲であり、前記真空槽１０内の圧力が８．０Ｐａ以上１２Ｐａ以下の範囲であり、且つ前記ステージ高周波パワーが２５０Ｗ以上３５０Ｗ以下の範囲である。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第２のプラズマを、基体７の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化を一層効率良く行うことができる。
また、上述のスパッタ装置１を用いて基体７の微細な孔又は溝の内壁面に成膜された被膜に生じた前記微小な凹凸を平坦化する場合、本実施形態の効果がより一層優れることから、以下がより好適である。
前記工程Ａ、Ｂにおける前記ターゲットに印加する直流電力ＣｐをＣｐ（Ａ）、Ｃｐ（Ｂ）と表し、前記工程Ａ、Ｂにおける前記プラズマを発生させる際のガス圧ＰをＰ（Ａ）、Ｐ（Ｂ）と表し、前記工程Ａ、Ｂにおける前記基体に印加する高周波電力ＳｐをＳｐ（Ａ）、Ｓｐ（Ｂ）と表わす場合、以下の式（１）、式（２）、及び式（３）を満たすことがより好ましい。
Ｃｐ（Ａ）＞Ｃｐ（Ｂ） ・・・（１）
Ｐ（Ａ）＜ Ｐ（Ｂ） ・・・（２）
Ｓｐ（Ａ）＜Ｓｐ（Ｂ） ・・・（３）
Ｐ（Ａ）＜ Ｐ（Ｂ） ・・・（２）
Ｓｐ（Ａ）＜Ｓｐ（Ｂ） ・・・（３）
すなわち、前記ターゲット５に印加する直流電力（カソードパワー）を前記工程Ａに比べて前記工程Ｂの方でより小さくし、前記プラズマを発生させる際のガス圧（真空槽１０の圧力）を前記工程Ａに比べて前記工程Ｂの方でより高くし、且つ、前記基体７に印加する高周波電力（ステージ高周波パワー）を前記工程Ａに比べて前記工程Ｂの方でより大きくすることがより好ましい。
具体的には、前記工程Ａにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲の好ましい組み合わせと、前記工程Ｂにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲の好ましい組み合わせとの組み合せが好ましい。
また、前記工程Ａにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせと、前記工程Ｂにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせとの組み合せがより好ましい。
さらに、前記工程Ａにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせと、前記工程Ｂにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせとの組み合せがさらに好ましい。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第２のプラズマを、基体７の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化をより一層効率良く行うことができる。
また、前記工程Ａにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせと、前記工程Ｂにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のより好ましい組み合わせとの組み合せがより好ましい。
さらに、前記工程Ａにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせと、前記工程Ｂにおける前記カソードパワー、前記真空槽１０内の圧力、及び前記ステージ高周波パワーのそれぞれの範囲のさらに好ましい組み合わせとの組み合せがさらに好ましい。
上記組合わせであると、本実施形態の被膜表面処理方法に適したプラズマ密度を有する第２のプラズマを、基体７の比較的近傍に発生させることができるので、前記微小な凹凸の平坦化をより一層効率良く行うことができる。
前記工程Ｂにおけるプラズマ処理の際の基体温度は、本実施形態の効果が優れることから、−５０℃以上５５０℃以下が好ましく、２５℃以上４００℃以下がより好ましく、２５℃以上３００℃以下がさらに好ましい。上記範囲の下限値未満にする場合には、基体ホルダーに冷却装置を設ければよい。上記基体温度範囲内であると基体温度の調節が容易であり、プラズマ処理による微細な孔又は溝の内壁面に成膜された被膜の平坦化を効率的に行うことができる。
前記工程Ｂにおけるプラズマ処理の時間は、前記内壁面の被膜の微小な凹凸の程度にもよるが、３．０秒以上６０秒以下で行うことが好ましく、３．０秒以上４０秒以下で行うことがより好ましく、３．０秒以上２０秒以下で行うことがさらに好ましい。
上記下限値以上であると平坦化を十分に行うことができ、上記上限値以下であると、被膜の膜減りを抑制しつつ平坦化を行うことができる。
上記下限値以上であると平坦化を十分に行うことができ、上記上限値以下であると、被膜の膜減りを抑制しつつ平坦化を行うことができる。
前記工程Ｂにおける不活性ガスとしては、例えば公知のスパッタ法に用いられる不活性ガスが適用でき、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ヘリウム（Ｈｅ）等が挙げられる。基体に成膜された被膜が銅からなるものである場合は、前記被膜の平坦化を効率よく行えることからＡｒ又はＫｒが好ましく、Ａｒがより好ましい。
つぎに、本実施形態の被膜表面処理装置の一例を、図１に示すスパッタ装置１で説明する。
図１に示すスパッタ装置１では、直流電源９に接続されたターゲット５に印加する直流電力を前記工程Ａに比べて前記工程Ｂの方でより小さくなるように制御する手段αを有する。該手段αとして、例えば前記直流電源９を制御する外部装置を適宜設置することが挙げられる。
また、図１に示すスパッタ装置１では、前記プラズマを発生させる際の真空槽１０の圧力を前記工程Ａに比べて前記工程Ｂの方でより高くなるように制御する手段βを有する。該手段βとして、例えば真空排気口３に接続された真空ポンプを制御する外部装置を適宜設置することが挙げられる。
さらに、図１に示すスパッタ装置１では、基体電極６により前記基体７に印加する高周波電力を前記工程Ａに比べて前記工程Ｂの方でより大きくなるように制御する手段γを有する。該手段γとして、例えば前記基体電極６に接続された高周波電源１３を制御する外部装置を適宜設置することが挙げられる。
図１に示すスパッタ装置１では、直流電源９に接続されたターゲット５に印加する直流電力を前記工程Ａに比べて前記工程Ｂの方でより小さくなるように制御する手段αを有する。該手段αとして、例えば前記直流電源９を制御する外部装置を適宜設置することが挙げられる。
また、図１に示すスパッタ装置１では、前記プラズマを発生させる際の真空槽１０の圧力を前記工程Ａに比べて前記工程Ｂの方でより高くなるように制御する手段βを有する。該手段βとして、例えば真空排気口３に接続された真空ポンプを制御する外部装置を適宜設置することが挙げられる。
さらに、図１に示すスパッタ装置１では、基体電極６により前記基体７に印加する高周波電力を前記工程Ａに比べて前記工程Ｂの方でより大きくなるように制御する手段γを有する。該手段γとして、例えば前記基体電極６に接続された高周波電源１３を制御する外部装置を適宜設置することが挙げられる。
次に、実施例により本実施形態をさらに詳細に説明するが、本発明はこれらの例によって限定されるものではない。
実施例１〜３では、図１に示すスパッタ装置１を用いて工程Ａおよび工程Ｂを行った。なお、前記ターゲット５は、銅からなる銅ターゲットを用いた。
実施例１〜３では、図１に示すスパッタ装置１を用いて工程Ａおよび工程Ｂを行った。なお、前記ターゲット５は、銅からなる銅ターゲットを用いた。
被成膜面に、開口径が５０ｎｍでアスペクト比が３．７の微細溝（トレンチ）が複数形成されたシリコンウエハ２１に、図１に示すスパッタ装置１を用いて銅からなる被膜２２を成膜した（図２参照）。該微細溝の内壁面には厚さ約８ｎｍの被膜２３が成膜され、特にインナー側（シリコンウエハ２１の中心側）の内壁面の被膜２３に大きさが約６ｎｍの凹凸が複数生じた。
この工程Ａにおけるスパッタの条件である、ターゲット５に印加する直流電力（カソードパワー）、プラズマを発生させる際のガス圧（真空槽１０内の圧力）、シリコンウエハ２１に印加する高周波電力（ステージ高周波パワー）、及び処理時間を表１に示す。また、高周波電源１３の周波数は１．０ＭＨｚ以上１３．５６ＭＨｚ以下であり、不活性ガスとしてＡｒを用いた。この条件において発生させた第１のプラズマは、真空槽１０の前記点線Ｌで表される中間域から見て、銅ターゲット５側の前記第５領域に発生した。
［実施例１〜３］
つぎに、プラズマ発生条件を表２に示すように設定し、前記シリコンウエハ２１に成膜された銅からなる被膜２２の表面に対して、それぞれ異なるプラズマ処理を施して、微細溝の内壁面の被膜２３を平坦化した。その結果を表２に併記し、図３Ａ〜３Ｃに示す。
つぎに、プラズマ発生条件を表２に示すように設定し、前記シリコンウエハ２１に成膜された銅からなる被膜２２の表面に対して、それぞれ異なるプラズマ処理を施して、微細溝の内壁面の被膜２３を平坦化した。その結果を表２に併記し、図３Ａ〜３Ｃに示す。
この工程Ｂにおけるプラズマ発生条件である、銅ターゲット５に印加する直流電力（カソードパワー）、プラズマを発生させる際のガス圧（真空槽１０内の圧力）、シリコンウエハ２１に印加する高周波電力（ステージ高周波パワー）、及び処理時間を表２に示す。また、高周波電源１３の周波数は１．０ＭＨｚ以上１３．５６ＭＨｚ以下であり、不活性ガスとしてＡｒを用いた。この条件において発生させた第２のプラズマは、真空槽１０の前記点線Ｌで表される中間域から見て、シリコンウエハ２１側の前記第２領域に発生した。また、前記第１のプラズマに比べて前記第２のプラズマがより広域に分布した。
上記プラズマ処理によって、実施例１では、プラズマ処理前の前記被膜２３が当該プラズマ処理により滑らかに平坦化された被膜２４となった（図３Ａ参照）。実施例２では、プラズマ処理前の前記被膜２３が当該プラズマ処理により平坦化された被膜２５となり（図３Ｂ参照）、前記凹凸の大きさが半分以下になった。実施例３では、プラズマ処理前の前記被膜２３が当該プラズマ処理により少し平坦化されたが、その効果は限定的であり、プラズマ処理の前後で前記凹凸の大きさはほとんど変化しなかった（図３Ｃ参照）。
１…スパッタ装置、２…ガス導入口、３…真空排気口、４…カソード電極、５…ターゲット、６…基体電極、７…基体、８…磁気回路、９…直流電源、１０…真空槽、１１…ヒーター、１１ａ…絶縁部、１３…高周波電源、２１…基体（シリコンウエハ）、２２…銅からなる被膜、２３〜２６…微細溝の内壁面の被膜。
Claims (6)
- 被膜表面処理方法であって、
被成膜面に微細な孔又は溝が形成された基体を用い、該孔又は溝の内壁面及び内底面を含む前記基体の全面に被膜を形成することと、
前記被膜の表面に対してプラズマ処理を施すことにより、前記孔又は溝の前記内壁面に形成された前記被膜を平坦化することと、
を有することを特徴とする被膜表面処理方法。 - スパッタ法によって前記基体に前記被膜を形成することを特徴とする請求項１に記載の被膜表面処理方法。
- 前記スパッタ法において、前記基体に対向するようにターゲットが配置されている真空槽を用い、
前記基体に前記被膜を形成する際には、第１のプラズマを該ターゲットに近い位置に発生させ、
前記被膜を平坦化する際には、第２のプラズマを該基体に近い位置に発生させることを特徴とする請求項２に記載の被膜表面処理方法。 - 前記基体に成膜した前記被膜の全域に対して前記プラズマ処理を施すように、前記第２のプラズマを分布させることを特徴とする請求項３に記載の被膜表面処理方法。
- 前記基体に前記被膜を形成するときに、
前記ターゲットに印加する直流電力をＣｐ（Ａ）と表し、
前記被膜を平坦化するときに、
前記ターゲットに印加する直流電力をＣｐ（Ｂ）と表し、
前記基体に前記被膜を形成するときに、
前記プラズマを発生させる際のガス圧をＰ（Ａ）と表し、
前記被膜を平坦化するときに、
前記プラズマを発生させる際のガス圧をＰ（Ｂ）と表し、
前記基体に前記被膜を形成するときに、
前記基体に印加する高周波電力をＳｐ（Ａ）と表し、
前記被膜を平坦化するときに、
前記基体に印加する高周波電力をＳｐ（Ｂ）と表す場合、
以下の式（１）、式（２）、及び式（３）を満たすことを特徴とする請求項２乃至請求項４のいずれか一項に記載の被膜表面処理方法。
Ｃｐ（Ａ）＞Ｃｐ（Ｂ） ・・・（１）
Ｐ（Ａ）＜ Ｐ（Ｂ） ・・・（２）
Ｓｐ（Ａ）＜Ｓｐ（Ｂ） ・・・（３） - 被膜表面処理装置であって、請求項１乃至請求項５のいずれか一項に記載の被膜表面処理方法を用いることを特徴とする被膜表面処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011523668A JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009170576 | 2009-07-21 | ||
| JP2009170576 | 2009-07-21 | ||
| PCT/JP2010/062217 WO2011010653A1 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法、及び被膜表面処理装置 |
| JP2011523668A JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011010653A1 true JPWO2011010653A1 (ja) | 2013-01-07 |
| JP5335916B2 JP5335916B2 (ja) | 2013-11-06 |
Family
ID=43499125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011523668A Expired - Fee Related JP5335916B2 (ja) | 2009-07-21 | 2010-07-21 | 被膜表面処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20120121818A1 (ja) |
| JP (1) | JP5335916B2 (ja) |
| KR (1) | KR101318240B1 (ja) |
| CN (1) | CN102449741B (ja) |
| TW (1) | TWI435386B (ja) |
| WO (1) | WO2011010653A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7183624B2 (ja) * | 2018-08-13 | 2022-12-06 | 富士フイルムビジネスイノベーション株式会社 | 半導体素子の製造方法 |
| CN111235539B (zh) * | 2020-03-10 | 2021-04-20 | 摩科斯新材料科技(苏州)有限公司 | 一种小孔内壁薄膜沉积方法及装置 |
| US20210391176A1 (en) * | 2020-06-16 | 2021-12-16 | Applied Materials, Inc. | Overhang reduction using pulsed bias |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302543A (ja) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | 半導体装置の製造方法 |
| JP3289479B2 (ja) * | 1994-03-31 | 2002-06-04 | ソニー株式会社 | 高融点金属層のｃｖｄ方法および半導体装置の製造方法 |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| US5918150A (en) * | 1996-10-11 | 1999-06-29 | Sharp Microelectronics Technology, Inc. | Method for a chemical vapor deposition of copper on an ion prepared conductive surface |
| JPH1140668A (ja) * | 1997-07-18 | 1999-02-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6593241B1 (en) * | 1998-05-11 | 2003-07-15 | Applied Materials Inc. | Method of planarizing a semiconductor device using a high density plasma system |
| US6124203A (en) * | 1998-12-07 | 2000-09-26 | Advanced Micro Devices, Inc. | Method for forming conformal barrier layers |
| TW504756B (en) * | 2000-07-21 | 2002-10-01 | Motorola Inc | Post deposition sputtering |
| US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
| TW552624B (en) * | 2001-05-04 | 2003-09-11 | Tokyo Electron Ltd | Ionized PVD with sequential deposition and etching |
| JP4589591B2 (ja) * | 2002-02-05 | 2010-12-01 | キヤノンアネルバ株式会社 | 金属膜作製方法及び金属膜作製装置 |
| JP2004063556A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4729884B2 (ja) * | 2003-09-08 | 2011-07-20 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP2008041977A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体回路装置の製造方法 |
| JP2009176886A (ja) * | 2008-01-23 | 2009-08-06 | Nec Electronics Corp | 半導体装置の製造方法 |
-
2010
- 2010-07-20 TW TW099124052A patent/TWI435386B/zh not_active IP Right Cessation
- 2010-07-21 KR KR1020117030098A patent/KR101318240B1/ko active IP Right Grant
- 2010-07-21 WO PCT/JP2010/062217 patent/WO2011010653A1/ja active Application Filing
- 2010-07-21 CN CN201080022769.3A patent/CN102449741B/zh active Active
- 2010-07-21 US US13/386,264 patent/US20120121818A1/en not_active Abandoned
- 2010-07-21 JP JP2011523668A patent/JP5335916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20120121818A1 (en) | 2012-05-17 |
| TW201133617A (en) | 2011-10-01 |
| WO2011010653A1 (ja) | 2011-01-27 |
| KR101318240B1 (ko) | 2013-10-15 |
| JP5335916B2 (ja) | 2013-11-06 |
| CN102449741A (zh) | 2012-05-09 |
| KR20120027030A (ko) | 2012-03-20 |
| CN102449741B (zh) | 2014-07-23 |
| TWI435386B (zh) | 2014-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627050B2 (en) | Method and apparatus for depositing a tantalum-containing layer on a substrate | |
| JP5373905B2 (ja) | 成膜装置及び成膜方法 | |
| JP5249328B2 (ja) | 薄膜の成膜方法 | |
| TW201207996A (en) | Methods for depositing metal in high aspect ratio features | |
| KR20070101109A (ko) | 가공물을 통해 적용된 바이어스 파워 주파수 및 소스에의한 금속 플라즈마 기상 증착 및 재-스퍼터링 방법 | |
| JP2012197463A (ja) | 薄膜の成膜方法 | |
| TW201226600A (en) | Methods for depositing metal in high aspect ratio features | |
| US20200048760A1 (en) | High power impulse magnetron sputtering physical vapor deposition of tungsten films having improved bottom coverage | |
| TWI427737B (zh) | 形成積體電路結構的方法 | |
| JP5335916B2 (ja) | 被膜表面処理方法 | |
| JP4762187B2 (ja) | マグネトロンスパッタリング装置および半導体装置の製造方法 | |
| JP2010090424A (ja) | スパッタ成膜方法及びプラズマ処理装置 | |
| WO2007125748A1 (ja) | 成膜方法、成膜装置及び記憶媒体 | |
| US6607640B2 (en) | Temperature control of a substrate | |
| JP2007197840A (ja) | イオン化スパッタ装置 | |
| KR20070097298A (ko) | 타깃에 인가되는 ｒｆ 소스 파워에 의한 물리 기상 증착플라즈마 반응기 | |
| JP4526139B2 (ja) | 基板処理装置及びスパッタリング装置 | |
| JP5265309B2 (ja) | スパッタリング方法 | |
| EP4174208A1 (en) | Pvd method and apparatus | |
| JP2004200401A (ja) | 金属薄膜層の形成方法 | |
| WO2011034089A1 (ja) | 成膜方法 | |
| JPH10130832A (ja) | 低圧遠隔スパッタ装置 | |
| JPH11172429A (ja) | 超平滑膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130731 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5335916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |