JPH10116831A - 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース - Google Patents
銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェースInfo
- Publication number
- JPH10116831A JPH10116831A JP9260021A JP26002197A JPH10116831A JP H10116831 A JPH10116831 A JP H10116831A JP 9260021 A JP9260021 A JP 9260021A JP 26002197 A JP26002197 A JP 26002197A JP H10116831 A JPH10116831 A JP H10116831A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- connection
- diffusion barrier
- conductivity
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 IC表面に形成される銅のインターフェース導
電性を向上させる方法を提供する。 【解決手段】 本発明による銅のインターフェース導電
性を向上させる方法は、集積回路（IC）表面に設けられ
る銅（Cu）のインターフェース導電性を向上させる方法
であって、選択された銅を形成する表面42は主に、該IC
の選択された領域に設けられる導電性表面であり、該方
法は、ａ）該選択された銅を形成する表面42を、低エネ
ルギーのイオン源に曝す工程と、ｂ）該工程ａ）の該イ
オン曝露に応じて、該銅を形成する表面42から汚染物質
を取り除く工程と、ｃ）CVD Cuを、該工程ａ）で曝露
された該銅を形成する表面42に供給し、該工程ａ）の該
イオン曝露によって、該堆積されたCu層48と該銅を形成
する表面42との間の電気伝導性が向上する、工程と、を
包含する。
電性を向上させる方法を提供する。 【解決手段】 本発明による銅のインターフェース導電
性を向上させる方法は、集積回路（IC）表面に設けられ
る銅（Cu）のインターフェース導電性を向上させる方法
であって、選択された銅を形成する表面42は主に、該IC
の選択された領域に設けられる導電性表面であり、該方
法は、ａ）該選択された銅を形成する表面42を、低エネ
ルギーのイオン源に曝す工程と、ｂ）該工程ａ）の該イ
オン曝露に応じて、該銅を形成する表面42から汚染物質
を取り除く工程と、ｃ）CVD Cuを、該工程ａ）で曝露
された該銅を形成する表面42に供給し、該工程ａ）の該
イオン曝露によって、該堆積されたCu層48と該銅を形成
する表面42との間の電気伝導性が向上する、工程と、を
包含する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路の
プロセスおよび製造に関し、特に集積回路と、銅と導電
性表面との間の電気伝導性を向上するための方法とに関
する。
プロセスおよび製造に関し、特に集積回路と、銅と導電
性表面との間の電気伝導性を向上するための方法とに関
する。
【０００２】
【従来の技術】電子製品の小型化、低コスト化、および
高パワー化に対する要求が強まると、より小型の集積回
路（IC）および大きな基板に対するニーズがさらに高ま
る。このことから、IC基板上へのより密度の高い回路の
実装に対する要求も生じる。小型のIC回路が望まれる場
合は、構成部品と誘電層との間の接続部を、可能な限り
小さくすることが必要である。従って、ビア（via）接
続および接続線の幅を小さくする研究が続いている。接
続部の導電率は、接続の表面積が小さくなるに従って減
少し、その結果生じる接続の抵抗の増加が、IC設計の障
害となる。高抵抗率を有する導電体により、インピーダ
ンスが高く伝搬遅延が大きい導電経路が形成される。こ
れらの問題により、信号タイミングおよび電圧レベルの
信頼性が低下し、かつ、ICの構成部品間の信号遅延が大
きくなる。また、交差する導電性表面同士の接続が不十
分な場合、または大きく異なるインピーダンス特性を有
する導電体同士が接合される場合、伝搬が中断する。
高パワー化に対する要求が強まると、より小型の集積回
路（IC）および大きな基板に対するニーズがさらに高ま
る。このことから、IC基板上へのより密度の高い回路の
実装に対する要求も生じる。小型のIC回路が望まれる場
合は、構成部品と誘電層との間の接続部を、可能な限り
小さくすることが必要である。従って、ビア（via）接
続および接続線の幅を小さくする研究が続いている。接
続部の導電率は、接続の表面積が小さくなるに従って減
少し、その結果生じる接続の抵抗の増加が、IC設計の障
害となる。高抵抗率を有する導電体により、インピーダ
ンスが高く伝搬遅延が大きい導電経路が形成される。こ
れらの問題により、信号タイミングおよび電圧レベルの
信頼性が低下し、かつ、ICの構成部品間の信号遅延が大
きくなる。また、交差する導電性表面同士の接続が不十
分な場合、または大きく異なるインピーダンス特性を有
する導電体同士が接合される場合、伝搬が中断する。
【０００３】
【発明が解決しようとする課題】低い抵抗率および揮発
性のプロセス環境に耐える能力を共に有する接続および
ビアが必要とされる。集積回路の製造において、電気的
に活性な部分間に接続またはビアを作製するためには、
アルミニウムおよびタングステン金属が使用されること
が多い。これらの金属は、特別な取り扱いが必要とされ
る銅とは異なり、製造環境下での使用が容易であるとい
う理由から一般的に用いられる。
性のプロセス環境に耐える能力を共に有する接続および
ビアが必要とされる。集積回路の製造において、電気的
に活性な部分間に接続またはビアを作製するためには、
アルミニウムおよびタングステン金属が使用されること
が多い。これらの金属は、特別な取り扱いが必要とされ
る銅とは異なり、製造環境下での使用が容易であるとい
う理由から一般的に用いられる。
【０００４】電気回路において配線およびビアのサイズ
を縮小するためには、当然の選択として、アルミニウム
に替えて銅（Cu）が用いられる。銅の導電率は、アルミ
ニウムの約２倍であり、タングステンの３倍以上であ
る。その結果、アルミニウム線の約２分の１の幅を有す
る銅線を通して、同じ量の電流が流され得る。
を縮小するためには、当然の選択として、アルミニウム
に替えて銅（Cu）が用いられる。銅の導電率は、アルミ
ニウムの約２倍であり、タングステンの３倍以上であ
る。その結果、アルミニウム線の約２分の１の幅を有す
る銅線を通して、同じ量の電流が流され得る。
【０００５】銅のエレクトロマイグレーション特性は、
アルミニウムよりもはるかに優れている。アルミニウム
は、エレクトロマイグレーションによる劣化および破損
の影響を銅の約10倍受けやすい。このため、銅線は、ア
ルミニウム線よりもはるかに小さい断面積を有する場合
であっても、良好な電気的特性の維持能力が優れてい
る。
アルミニウムよりもはるかに優れている。アルミニウム
は、エレクトロマイグレーションによる劣化および破損
の影響を銅の約10倍受けやすい。このため、銅線は、ア
ルミニウム線よりもはるかに小さい断面積を有する場合
であっても、良好な電気的特性の維持能力が優れてい
る。
【０００６】しかし、ICのプロセスにおいて、銅の使用
に関連する問題がある。銅は、ICのプロセスにおいて使
用される材料の多くを汚染し、従って、銅のマイグレー
ションを防止するように気をつける必要がある。シリコ
ン半導体領域への銅のマイグレーションは、特に有害で
ある。半導体領域の導電特性は、トランジスタの設計に
おいて考慮すべき問題である。代表的には、設計通りに
半導体領域を製造するために、製造プロセスが注意深く
制御される。これらの半導体領域への銅元素のマイグレ
ーションにより、関連するトランジスタの導電性特性が
著しく変化し得る。
に関連する問題がある。銅は、ICのプロセスにおいて使
用される材料の多くを汚染し、従って、銅のマイグレー
ションを防止するように気をつける必要がある。シリコ
ン半導体領域への銅のマイグレーションは、特に有害で
ある。半導体領域の導電特性は、トランジスタの設計に
おいて考慮すべき問題である。代表的には、設計通りに
半導体領域を製造するために、製造プロセスが注意深く
制御される。これらの半導体領域への銅元素のマイグレ
ーションにより、関連するトランジスタの導電性特性が
著しく変化し得る。
【０００７】集積回路材料への銅の拡散の問題に対処す
るために様々な手段が示唆されている。いくつかの材
料、特に金属材料を、銅の拡散プロセスを防止するため
のバリアとして使用することが示唆されている。タング
ステン、モリブデン、および窒化チタン（TiN）もま
た、銅の拡散バリアとして使用されることが示唆されて
いる。しかし、銅をこれらの拡散バリア材料と接着させ
ることは、これまでのICプロセスにおける課題であり、
このような材料の電気的な伝導性は、IC接続を製造する
際に問題になる。
るために様々な手段が示唆されている。いくつかの材
料、特に金属材料を、銅の拡散プロセスを防止するため
のバリアとして使用することが示唆されている。タング
ステン、モリブデン、および窒化チタン（TiN）もま
た、銅の拡散バリアとして使用されることが示唆されて
いる。しかし、銅をこれらの拡散バリア材料と接着させ
ることは、これまでのICプロセスにおける課題であり、
このような材料の電気的な伝導性は、IC接続を製造する
際に問題になる。
【０００８】選択されたICの幾何的配列が細い場合、ス
パッタリング等の、従来の金属堆積プロセスを用いて、
基板上またはビア内に銅を堆積することができない。こ
のため、配線およびICの層間誘電体の接続にアルミニウ
ムの代わりに銅を用いるために、新しい堆積プロセスが
開発されている。ギャップを満たす能力が乏しいので、
直径の小さいビアを充填するために金属、すなわちアル
ミニウムまたは銅をスパッタリングすることは実際的で
はない。銅を堆積させるために、化学蒸着（CVD）技術
が、業界で開発された。
パッタリング等の、従来の金属堆積プロセスを用いて、
基板上またはビア内に銅を堆積することができない。こ
のため、配線およびICの層間誘電体の接続にアルミニウ
ムの代わりに銅を用いるために、新しい堆積プロセスが
開発されている。ギャップを満たす能力が乏しいので、
直径の小さいビアを充填するために金属、すなわちアル
ミニウムまたは銅をスパッタリングすることは実際的で
はない。銅を堆積させるために、化学蒸着（CVD）技術
が、業界で開発された。
【０００９】代表的なCVDプロセスにおいて、銅は、リ
ガンドまたは有機化合物と化合され、それによって、銅
が揮発性となる。すなわち、銅は、蒸発してガスとなる
化合物中の元素となる。集積回路の選択された表面、例
えば、拡散バリア材料が、高温環境下で銅ガスに曝され
る。銅ガス化合物が分解するときには、選択された表面
上に銅が残される。いくつかの銅ガス化合物が、CVDプ
ロセスにおいて利用可能である。銅ガス化合物の配置は
少なくとも部分的に、銅の残留物が選択された表面に接
着する能力に影響を与えることが一般的に認められてい
る。
ガンドまたは有機化合物と化合され、それによって、銅
が揮発性となる。すなわち、銅は、蒸発してガスとなる
化合物中の元素となる。集積回路の選択された表面、例
えば、拡散バリア材料が、高温環境下で銅ガスに曝され
る。銅ガス化合物が分解するときには、選択された表面
上に銅が残される。いくつかの銅ガス化合物が、CVDプ
ロセスにおいて利用可能である。銅ガス化合物の配置は
少なくとも部分的に、銅の残留物が選択された表面に接
着する能力に影響を与えることが一般的に認められてい
る。
【００１０】1996年9月20日に出願された米国出願（出
願番号：08/717,267、タイトル：「銅接着のための酸化
拡散バリア表面およびその方法」、発明者：Tue Nguye
n、Lawrence J. Charneski、およびLynn R. Allen、代
理人事件整理番号SMT123(97188)で、本特許と同じ譲渡
人に譲渡されている）は、拡散バリア表面を酸化するこ
とによって銅の拡散バリアに対する接着性を向上させる
方法を開示している。低速の電気回路においては、酸化
物の薄い部分によって提供される抵抗は、顕著なもので
はない。しかし、より高速の適用においては、小さな抵
抗でさえ酸化物層における電子の伝搬時間を遅らせ得
る。上記の特許出願の主な目的は、銅の、選択された表
面に堆積されている状態を維持する能力を向上させるこ
とであり、銅と他の表面との間の導電性を向上させるこ
とではない。
願番号：08/717,267、タイトル：「銅接着のための酸化
拡散バリア表面およびその方法」、発明者：Tue Nguye
n、Lawrence J. Charneski、およびLynn R. Allen、代
理人事件整理番号SMT123(97188)で、本特許と同じ譲渡
人に譲渡されている）は、拡散バリア表面を酸化するこ
とによって銅の拡散バリアに対する接着性を向上させる
方法を開示している。低速の電気回路においては、酸化
物の薄い部分によって提供される抵抗は、顕著なもので
はない。しかし、より高速の適用においては、小さな抵
抗でさえ酸化物層における電子の伝搬時間を遅らせ得
る。上記の特許出願の主な目的は、銅の、選択された表
面に堆積されている状態を維持する能力を向上させるこ
とであり、銅と他の表面との間の導電性を向上させるこ
とではない。
【００１１】1996年9月20日に出願された別の米国出願
（出願番号：08/717,315、タイトル：「拡散バリア表面
に接着する銅およびその方法」、発明者：Lawrence J.
CharneskiおよびTue Nguyen、代理人事件整理番号SMT24
3(97192)で、本特許と同じ譲渡人に譲渡されている）
は、様々な反応ガス種を使用することにより、拡散バリ
ア上に酸化物層を形成することなしに銅の接着性を向上
させる方法を開示する。しかし、この特許出願の焦点
は、銅の接着性を向上させることであり、表面に堆積さ
れる銅の導電性を向上させることではない。さらに、上
記特許出願の方法は、一般的に、拡散バリア材料にのみ
適用できる。
（出願番号：08/717,315、タイトル：「拡散バリア表面
に接着する銅およびその方法」、発明者：Lawrence J.
CharneskiおよびTue Nguyen、代理人事件整理番号SMT24
3(97192)で、本特許と同じ譲渡人に譲渡されている）
は、様々な反応ガス種を使用することにより、拡散バリ
ア上に酸化物層を形成することなしに銅の接着性を向上
させる方法を開示する。しかし、この特許出願の焦点
は、銅の接着性を向上させることであり、表面に堆積さ
れる銅の導電性を向上させることではない。さらに、上
記特許出願の方法は、一般的に、拡散バリア材料にのみ
適用できる。
【００１２】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、IC表面に設けられた銅
のインターフェース導電性を向上させる方法、およびIC
の層間誘電体におけるビアの導電性を向上させる方法、
並びにこれらの方法を用いて形成されたICに用いられる
銅導電体インターフェースを提供することである。
あり、その目的とするところは、IC表面に設けられた銅
のインターフェース導電性を向上させる方法、およびIC
の層間誘電体におけるビアの導電性を向上させる方法、
並びにこれらの方法を用いて形成されたICに用いられる
銅導電体インターフェースを提供することである。
【００１３】
【課題を解決するための手段】本発明による銅のインタ
ーフェース導電性を向上させる方法は、集積回路（IC）
表面に設けられる銅（Cu）のインターフェース導電性を
向上させる方法であって、選択された銅を形成する表面
は主に、該ICの選択された領域に設けられる導電性表面
であり、該方法は、ａ）該選択された銅を形成する表面
を、低エネルギーのイオン源に曝す工程と、ｂ）該工程
ａ）の該イオン曝露に応じて、該銅を形成する表面から
汚染物質を取り除く工程と、ｃ）CVD Cuを、該工程
ａ）で曝露された該銅を形成する表面に供給し、該工程
ａ）の該イオン曝露によって、該堆積されたCuと該銅を
形成する表面との間の電気伝導性が向上する、工程と、
を包含し、これにより、上記目的が達成される。
ーフェース導電性を向上させる方法は、集積回路（IC）
表面に設けられる銅（Cu）のインターフェース導電性を
向上させる方法であって、選択された銅を形成する表面
は主に、該ICの選択された領域に設けられる導電性表面
であり、該方法は、ａ）該選択された銅を形成する表面
を、低エネルギーのイオン源に曝す工程と、ｂ）該工程
ａ）の該イオン曝露に応じて、該銅を形成する表面から
汚染物質を取り除く工程と、ｃ）CVD Cuを、該工程
ａ）で曝露された該銅を形成する表面に供給し、該工程
ａ）の該イオン曝露によって、該堆積されたCuと該銅を
形成する表面との間の電気伝導性が向上する、工程と、
を包含し、これにより、上記目的が達成される。
【００１４】また、好ましい実施形態によると、前記工
程ａ）は、不活性ガスから前記ソースイオンを生成する
ことを含み、該イオンと該銅を形成する表面との間の化
学反応を最小限に抑える。
程ａ）は、不活性ガスから前記ソースイオンを生成する
ことを含み、該イオンと該銅を形成する表面との間の化
学反応を最小限に抑える。
【００１５】また、好ましい実施形態によると、前記不
活性ガスは、Ar、He、Ne、Kr、H2、N2、およびXeからな
る群から選択される。
活性ガスは、Ar、He、Ne、Kr、H2、N2、およびXeからな
る群から選択される。
【００１６】また、好ましい実施形態によると、前記工
程ａ）は約500eVより低いエネルギーレベルを有するソ
ースイオンを用いる工程を含み、該低エネルギーのイオ
ンにより、前記曝露される銅を形成する表面へのイオン
の侵入が最小限に抑えられる。
程ａ）は約500eVより低いエネルギーレベルを有するソ
ースイオンを用いる工程を含み、該低エネルギーのイオ
ンにより、前記曝露される銅を形成する表面へのイオン
の侵入が最小限に抑えられる。
【００１７】また、好ましい実施形態によると、前記工
程ａ）は約150eVより低いエネルギーレベルを有するソ
ースイオンを用いる工程を含み、該低エネルギーのイオ
ンにより、前記曝露された銅を形成する表面へのイオン
の侵入が最小限に抑えられる。
程ａ）は約150eVより低いエネルギーレベルを有するソ
ースイオンを用いる工程を含み、該低エネルギーのイオ
ンにより、前記曝露された銅を形成する表面へのイオン
の侵入が最小限に抑えられる。
【００１８】また、好ましい実施形態によると、前記工
程ａ）は約５mA/cm2を超えるイオン密度を有する高密度
プラズマ源から、前記ソースイオンを生成する工程を含
む。
程ａ）は約５mA/cm2を超えるイオン密度を有する高密度
プラズマ源から、前記ソースイオンを生成する工程を含
む。
【００１９】また、好ましい実施形態によると、前記高
密度プラズマ源は、ECR、誘導結合RF、TCP、およびヘリ
コンプラズマ源からなる群から選択される。
密度プラズマ源は、ECR、誘導結合RF、TCP、およびヘリ
コンプラズマ源からなる群から選択される。
【００２０】また、好ましい実施形態によると、前記工
程ａ）は、約５mA/cm2より低い密度を有するイオン源か
ら、前記ソースイオンを生成する工程を含む。
程ａ）は、約５mA/cm2より低い密度を有するイオン源か
ら、前記ソースイオンを生成する工程を含む。
【００２１】また、好ましい実施形態によると、前記低
い密度を有するイオン源は、イオンガン、RFスパッタ、
および容量的結合基板ホルダー源からなる群から選択さ
れる。
い密度を有するイオン源は、イオンガン、RFスパッタ、
および容量的結合基板ホルダー源からなる群から選択さ
れる。
【００２２】また、好ましい実施形態によると、前記銅
を形成する表面は、Cu、Ti、Ｗ、およびAlからなる群か
ら選択される材料から形成され、前記工程ｂ）における
該銅を形成する表面の浄化により、該銅を形成する表面
と前記堆積されたCuとの間の接着性および導電性が向上
する。
を形成する表面は、Cu、Ti、Ｗ、およびAlからなる群か
ら選択される材料から形成され、前記工程ｂ）における
該銅を形成する表面の浄化により、該銅を形成する表面
と前記堆積されたCuとの間の接着性および導電性が向上
する。
【００２３】また、好ましい実施形態によると、Cuの代
わりの金属が選択された表面に供給され、この場合、前
記工程ｃ）では、Al、Ｗ、およびTiからなる群から選択
されたCVD金属代替物が用いられる。
わりの金属が選択された表面に供給され、この場合、前
記工程ｃ）では、Al、Ｗ、およびTiからなる群から選択
されたCVD金属代替物が用いられる。
【００２４】また、好ましい実施形態によると、前記銅
を形成する表面は、TiN、TiON、TiSiN、TaSiN、TaN、Ti
W、TiWN、MoおよびWNからなる群から選択される材料に
よって形成され、Cuは、該銅を形成する表面に堆積さ
れ、該銅を形成する表面は、該堆積されたCuと該銅を形
成する表面の下の前記ICの領域との間の導電性拡散バリ
アとしての役目を果たす。
を形成する表面は、TiN、TiON、TiSiN、TaSiN、TaN、Ti
W、TiWN、MoおよびWNからなる群から選択される材料に
よって形成され、Cuは、該銅を形成する表面に堆積さ
れ、該銅を形成する表面は、該堆積されたCuと該銅を形
成する表面の下の前記ICの領域との間の導電性拡散バリ
アとしての役目を果たす。
【００２５】また、好ましい実施形態によると、前記工
程ａ）は、前記銅を形成する表面を不活性ガスおよび酸
素のソースイオンに曝す工程を含み、約30Åを超える酸
化物層が該工程ｂ）において形成されないように、該工
程ａ）の適切なタイミングで該銅を形成する表面の該曝
露を停止する、さらなる工程を含み、該不活性ガスのイ
オンは該銅を形成する表面の浄化に使用され、それによ
って電気伝導性が向上し、該酸素ガスのイオンは該銅を
形成する表面上に、Cuに対する該銅を形成する表面の接
着性を向上させる薄い酸化物層を形成するために使用さ
れる。
程ａ）は、前記銅を形成する表面を不活性ガスおよび酸
素のソースイオンに曝す工程を含み、約30Åを超える酸
化物層が該工程ｂ）において形成されないように、該工
程ａ）の適切なタイミングで該銅を形成する表面の該曝
露を停止する、さらなる工程を含み、該不活性ガスのイ
オンは該銅を形成する表面の浄化に使用され、それによ
って電気伝導性が向上し、該酸素ガスのイオンは該銅を
形成する表面上に、Cuに対する該銅を形成する表面の接
着性を向上させる薄い酸化物層を形成するために使用さ
れる。
【００２６】また、好ましい実施形態によると、前記工
程ａ）は、不活性ガスから前記ソースイオンを生成する
工程を含み、前記工程ｂ）に続いて、ｄ）前記銅を形成
する表面を、反応性酸素種に曝す工程と、ｅ）該工程
ｄ）の該酸素曝露に応じて、該銅を形成する表面の薄い
層を酸化する工程と、ｆ）該工程ｄ）の該銅を形成する
表面の該曝露を、該工程ｄ）で形成された該酸化物層が
約30Åを超える前に停止し、該銅を形成する表面は該工
程ｂ）において浄化され、それによって前記堆積された
Cuに対する電気伝導性が向上し、かつ、該銅を形成する
表面は該工程ｅ）において酸化され、それによって該堆
積されたCuに対する接着性が向上される、さらなる工程
とを含む。
程ａ）は、不活性ガスから前記ソースイオンを生成する
工程を含み、前記工程ｂ）に続いて、ｄ）前記銅を形成
する表面を、反応性酸素種に曝す工程と、ｅ）該工程
ｄ）の該酸素曝露に応じて、該銅を形成する表面の薄い
層を酸化する工程と、ｆ）該工程ｄ）の該銅を形成する
表面の該曝露を、該工程ｄ）で形成された該酸化物層が
約30Åを超える前に停止し、該銅を形成する表面は該工
程ｂ）において浄化され、それによって前記堆積された
Cuに対する電気伝導性が向上し、かつ、該銅を形成する
表面は該工程ｅ）において酸化され、それによって該堆
積されたCuに対する接着性が向上される、さらなる工程
とを含む。
【００２７】また、好ましい実施形態によると、前記工
程ａ）は、約10mTより低い減圧環境に前記銅を形成する
表面を曝す工程を包含しており、これによってイオンボ
ンバードは異方性を示す。
程ａ）は、約10mTより低い減圧環境に前記銅を形成する
表面を曝す工程を包含しており、これによってイオンボ
ンバードは異方性を示す。
【００２８】本発明によるICの層間誘電体におけるビア
の導電性を向上させる方法は、接続部表面を有する導電
性接続部を含む第１の表面と、該第１の表面の上の第２
の表面と、該第２の表面と該接続部表面との間の、垂直
の壁を有するビアと、を有する集積回路（IC）の層間誘
電体において、該導電性接続部表面へのCuの電気的な接
続のために、ビアの導電性を向上させる方法であって、
該方法は、ａ）該ビア内に拡散バリア材料を堆積し、そ
れによって、該ビアの該壁および該ビアによって露出さ
れる該接続部表面を覆う拡散バリア表面を形成する工程
と、ｂ）該ビアによって露出される該接続部の上の該拡
散バリア表面をエッチングする工程と、ｃ）該工程ｂ）
において露出した該接続部表面を不活性ガス由来の低エ
ネルギーのイオン源に曝し、それによって、該導電性接
続部表面から汚染物質を除去し、該導電性接続部の該イ
オン曝露により、後に堆積されるCuに対する該表面の電
気導電性が向上する、工程と、を包含し、これにより、
上記目的が達成される。
の導電性を向上させる方法は、接続部表面を有する導電
性接続部を含む第１の表面と、該第１の表面の上の第２
の表面と、該第２の表面と該接続部表面との間の、垂直
の壁を有するビアと、を有する集積回路（IC）の層間誘
電体において、該導電性接続部表面へのCuの電気的な接
続のために、ビアの導電性を向上させる方法であって、
該方法は、ａ）該ビア内に拡散バリア材料を堆積し、そ
れによって、該ビアの該壁および該ビアによって露出さ
れる該接続部表面を覆う拡散バリア表面を形成する工程
と、ｂ）該ビアによって露出される該接続部の上の該拡
散バリア表面をエッチングする工程と、ｃ）該工程ｂ）
において露出した該接続部表面を不活性ガス由来の低エ
ネルギーのイオン源に曝し、それによって、該導電性接
続部表面から汚染物質を除去し、該導電性接続部の該イ
オン曝露により、後に堆積されるCuに対する該表面の電
気導電性が向上する、工程と、を包含し、これにより、
上記目的が達成される。
【００２９】また、好ましい実施形態によると、前記工
程ｃ）に続いて、CVD Cuを前記ビアに供給し、それに
よって、前記接続部表面を前記第２の表面に電気的にイ
ンターフェースさせ、Cuは、該ビアに隣接するIC材料の
領域へのCuの拡散を防止する材料に接着する、工程ｄ）
をさらに含む。
程ｃ）に続いて、CVD Cuを前記ビアに供給し、それに
よって、前記接続部表面を前記第２の表面に電気的にイ
ンターフェースさせ、Cuは、該ビアに隣接するIC材料の
領域へのCuの拡散を防止する材料に接着する、工程ｄ）
をさらに含む。
【００３０】また、好ましい実施形態によると、前記工
程ａ）に続いて、前記ビアの前記壁を覆う前記拡散バリ
ア表面を反応性酸素種に曝すことによって、該拡散バリ
ア表面上に酸素含有のバリア材料の薄い層を形成し、そ
れにより、後に堆積されるCuスタッドが、該ビア壁によ
りよく接着する、工程ｅ）をさらに含む。
程ａ）に続いて、前記ビアの前記壁を覆う前記拡散バリ
ア表面を反応性酸素種に曝すことによって、該拡散バリ
ア表面上に酸素含有のバリア材料の薄い層を形成し、そ
れにより、後に堆積されるCuスタッドが、該ビア壁によ
りよく接着する、工程ｅ）をさらに含む。
【００３１】また、好ましい実施形態によると、前記工
程ｃ）は、約10mTより低い減圧環境下で行われ、前記イ
オンは、前記ビア壁から前記酸素含有のバリア材料の最
小量を取り除く一方で、前記接続部表面を異方性を持っ
て浄化する。
程ｃ）は、約10mTより低い減圧環境下で行われ、前記イ
オンは、前記ビア壁から前記酸素含有のバリア材料の最
小量を取り除く一方で、前記接続部表面を異方性を持っ
て浄化する。
【００３２】また、好ましい実施形態によると、前記工
程ｂ）は、前記接続部表面の上の前記ビアにおける前記
拡散バリア表面をエッチングするために酸素イオン源を
使用することを含み、該工程ｂ）および前記工程ｅ）が
実質的に組み合わせられる。
程ｂ）は、前記接続部表面の上の前記ビアにおける前記
拡散バリア表面をエッチングするために酸素イオン源を
使用することを含み、該工程ｂ）および前記工程ｅ）が
実質的に組み合わせられる。
【００３３】また、好ましい実施形態によると、前記工
程ｂ）は、前記接続部表面の上の前記ビアにおける前記
拡散バリア表面をエッチングするために不活性ガスイオ
ン源を使用することを含み、該工程ｂ）および前記工程
ｃ）が実質的に組み合わせられる。
程ｂ）は、前記接続部表面の上の前記ビアにおける前記
拡散バリア表面をエッチングするために不活性ガスイオ
ン源を使用することを含み、該工程ｂ）および前記工程
ｃ）が実質的に組み合わせられる。
【００３４】本発明によるICの層間誘電体におけるビア
の導電性を向上させる方法は、接続部表面を有する半導
体接続部を含む第１の表面と、該第１の表面の上の第２
の表面と、該第２の表面と該接続部表面との間の、垂直
の壁を有するビアと、を有する集積回路（IC）の層間誘
電体において、該接続部表面へのCuの電気的な接続のた
めに、ビアの導電性を向上させる方法であって、該方法
は、ａ）該ビア内に拡散バリア材料を堆積し、それによ
って、該ビアの該壁および該ビアによって露出される該
接続部表面を覆う拡散バリア表面が形成される工程と、
ｂ）該ビアの該拡散バリア表面を不活性ガス由来のイオ
ン源に曝し、それによって、該拡散バリア表面から汚染
物質を除去し、該拡散バリア表面と後に堆積されるCuス
タッドとの間の電気伝導性を向上する、工程と、を含
み、それによって、上記目的が達成される。
の導電性を向上させる方法は、接続部表面を有する半導
体接続部を含む第１の表面と、該第１の表面の上の第２
の表面と、該第２の表面と該接続部表面との間の、垂直
の壁を有するビアと、を有する集積回路（IC）の層間誘
電体において、該接続部表面へのCuの電気的な接続のた
めに、ビアの導電性を向上させる方法であって、該方法
は、ａ）該ビア内に拡散バリア材料を堆積し、それによ
って、該ビアの該壁および該ビアによって露出される該
接続部表面を覆う拡散バリア表面が形成される工程と、
ｂ）該ビアの該拡散バリア表面を不活性ガス由来のイオ
ン源に曝し、それによって、該拡散バリア表面から汚染
物質を除去し、該拡散バリア表面と後に堆積されるCuス
タッドとの間の電気伝導性を向上する、工程と、を含
み、それによって、上記目的が達成される。
【００３５】また、好ましい実施形態によると、前記工
程ｂ）に続いて、前記ビアにCVD Cuを供給し、それに
よって、前記接続部表面を前記第２の表面に電気的にイ
ンターフェースさせ、前記半導体接続部へのCuの拡散
が、前記拡散バリアによって防止される、さらなる工程
ｃ）を含む。
程ｂ）に続いて、前記ビアにCVD Cuを供給し、それに
よって、前記接続部表面を前記第２の表面に電気的にイ
ンターフェースさせ、前記半導体接続部へのCuの拡散
が、前記拡散バリアによって防止される、さらなる工程
ｃ）を含む。
【００３６】また、好ましい実施形態によると、前記工
程ｂ）に続いて、前記ビアによって露出した前記接続部
表面を反応性酸素種に曝し、それによって、酸素含有表
面の薄い層が形成され、該接続部表面と後に堆積される
Cuスタッドとの間の接着性が向上される、さらなる工程
ｄ）を含む。
程ｂ）に続いて、前記ビアによって露出した前記接続部
表面を反応性酸素種に曝し、それによって、酸素含有表
面の薄い層が形成され、該接続部表面と後に堆積される
Cuスタッドとの間の接着性が向上される、さらなる工程
ｄ）を含む。
【００３７】また、好ましい実施形態によると、前記拡
散バリア材料は、TiN、TiON、TiSiN、TaSiN、TaN、Ti
W、TiWN、MoおよびWNからなる群から選択される。
散バリア材料は、TiN、TiON、TiSiN、TaSiN、TaN、Ti
W、TiWN、MoおよびWNからなる群から選択される。
【００３８】また、好ましい実施形態によると、前記工
程ｂ）は約150eVより低い低エネルギーのイオン源を用
いることを含み、該低エネルギーイオンを用いた浄化に
より、滑らかな拡散バリア表面が得られ、かつ、該拡散
バリア表面の一部を不注意に取り除く可能性が最小限に
抑えられる。
程ｂ）は約150eVより低い低エネルギーのイオン源を用
いることを含み、該低エネルギーイオンを用いた浄化に
より、滑らかな拡散バリア表面が得られ、かつ、該拡散
バリア表面の一部を不注意に取り除く可能性が最小限に
抑えられる。
【００３９】本発明の集積回路（IC）上の接着性Cu導電
体インターフェースは、導電性接続部表面を有する導電
性接続部を含むIC材料の表面であって、不活性ガス由来
の低エネルギーのイオン源に曝されることによって、汚
染物質が除去された、表面と、該導電性部表面の上のCu
層であって、該導電性接続部表面の該イオン曝露によっ
て、該接続部表面と該Cu層との間に高導電性の電気伝導
が可能となる、Cu層と、を備え、それによって、上記目
的が達成される。
体インターフェースは、導電性接続部表面を有する導電
性接続部を含むIC材料の表面であって、不活性ガス由来
の低エネルギーのイオン源に曝されることによって、汚
染物質が除去された、表面と、該導電性部表面の上のCu
層であって、該導電性接続部表面の該イオン曝露によっ
て、該接続部表面と該Cu層との間に高導電性の電気伝導
が可能となる、Cu層と、を備え、それによって、上記目
的が達成される。
【００４０】また、好ましい実施形態によると、前記導
電性接続部は、Cu、Al、Ｗ、およびTiからなる群から選
択される材料から形成されている。
電性接続部は、Cu、Al、Ｗ、およびTiからなる群から選
択される材料から形成されている。
【００４１】本発明の集積回路の層間誘電体における接
着性Cu導電体インターフェースは、接続部表面を有する
半導体接続部を含むIC材料の第１の表面と、該第１の表
面の上のIC材料の第２の表面と、該第２の表面と該接続
部表面との間の、垂直の壁を有するビアと、表面を有
し、該ビア壁および該接続部表面を覆う拡散バリアであ
って、不活性ガス由来の低エネルギーのイオン源に曝さ
れることによって、該拡散バリアの該表面から汚染物質
が除去された、拡散バリアと、該接続部を該第２の表面
に電気的にインターフェースさせるために、該拡散バリ
ア表面に接着されたCuスタッドであって、該拡散バリア
表面の該イオン曝露によって、該接続部と該第２の表面
との間の電気伝導性が向上されている、Cuスタッドと、
を備え、これにより、上記目的が達成される。
着性Cu導電体インターフェースは、接続部表面を有する
半導体接続部を含むIC材料の第１の表面と、該第１の表
面の上のIC材料の第２の表面と、該第２の表面と該接続
部表面との間の、垂直の壁を有するビアと、表面を有
し、該ビア壁および該接続部表面を覆う拡散バリアであ
って、不活性ガス由来の低エネルギーのイオン源に曝さ
れることによって、該拡散バリアの該表面から汚染物質
が除去された、拡散バリアと、該接続部を該第２の表面
に電気的にインターフェースさせるために、該拡散バリ
ア表面に接着されたCuスタッドであって、該拡散バリア
表面の該イオン曝露によって、該接続部と該第２の表面
との間の電気伝導性が向上されている、Cuスタッドと、
を備え、これにより、上記目的が達成される。
【００４２】また、好ましい実施形態によると、前記拡
散バリア層は、TiN、TiON、TiSiN、TaN、TiW、TiWN、M
o、およびWNからなる群から選択される材料から形成さ
れており、Cuは、前記堆積されたCuと前記接続部との間
の導電性拡散バリアとしての役目を果たす材料に接着さ
れる。
散バリア層は、TiN、TiON、TiSiN、TaN、TiW、TiWN、M
o、およびWNからなる群から選択される材料から形成さ
れており、Cuは、前記堆積されたCuと前記接続部との間
の導電性拡散バリアとしての役目を果たす材料に接着さ
れる。
【００４３】本発明の集積回路の層間誘電体における接
着性Cu導電体インターフェースは、接続部表面を有する
金属接続部を含むIC材料の第１の表面と、該第１の表面
の上のIC材料の第２の表面と、該第２の表面と該接続部
表面の選択された領域との間の、垂直の壁を有するビア
と、表面を有し、該ビア壁を覆う拡散バリアであって、
該拡散バリア表面および該接続部表面の選択された領域
は、不活性ガス由来の低エネルギーのイオン源に曝さ
れ、それによって、該拡散バリア表面および該接続部表
面の選択された領域から汚染物質が除去された、拡散バ
リアと、該接続部を該第２の表面に電気的にインターフ
ェースさせるために、該拡散バリア層に接着されたCuス
タッドであって、該拡散バリア表面および該接続部の該
イオン曝露によって、Cuとの電気導電性が向上する、Cu
スタッドと、を備え、それにより、上記目的が達成され
る。
着性Cu導電体インターフェースは、接続部表面を有する
金属接続部を含むIC材料の第１の表面と、該第１の表面
の上のIC材料の第２の表面と、該第２の表面と該接続部
表面の選択された領域との間の、垂直の壁を有するビア
と、表面を有し、該ビア壁を覆う拡散バリアであって、
該拡散バリア表面および該接続部表面の選択された領域
は、不活性ガス由来の低エネルギーのイオン源に曝さ
れ、それによって、該拡散バリア表面および該接続部表
面の選択された領域から汚染物質が除去された、拡散バ
リアと、該接続部を該第２の表面に電気的にインターフ
ェースさせるために、該拡散バリア層に接着されたCuス
タッドであって、該拡散バリア表面および該接続部の該
イオン曝露によって、Cuとの電気導電性が向上する、Cu
スタッドと、を備え、それにより、上記目的が達成され
る。
【００４４】また、好ましい実施形態によると、前記金
属接続部は、Cu、Al、ＷおよびTiからなる群から選択さ
れる材料によって形成されている。
属接続部は、Cu、Al、ＷおよびTiからなる群から選択さ
れる材料によって形成されている。
【００４５】
【発明の実施の形態】図１は、選択されたIC表面上に形
成される銅のインターフェース導電率を向上させる方法
における工程を示すフローチャートである。工程10によ
り、選択された銅を形成する表面が設けられる。顕著に
導電性を示すこれらの表面は、ICの選択された領域に設
けられる。工程12により、選択された銅を形成する表面
は、低エネルギーのイオン源に曝される。工程14によ
り、工程12のイオン曝露に応じて、銅を形成する表面か
ら汚染物質が取り除かれる。工程16により、工程12で曝
露された銅を形成する表面にCVD銅が供給される。工程1
8により、製品、すなわち、工程12のイオン曝露によっ
て、堆積された銅と銅を形成する表面との間の電気伝導
率が向上したICが得られる。いくつかのプロセスにおい
ては、工程12および工程14が組み合わせられて、同一の
工程となる。
成される銅のインターフェース導電率を向上させる方法
における工程を示すフローチャートである。工程10によ
り、選択された銅を形成する表面が設けられる。顕著に
導電性を示すこれらの表面は、ICの選択された領域に設
けられる。工程12により、選択された銅を形成する表面
は、低エネルギーのイオン源に曝される。工程14によ
り、工程12のイオン曝露に応じて、銅を形成する表面か
ら汚染物質が取り除かれる。工程16により、工程12で曝
露された銅を形成する表面にCVD銅が供給される。工程1
8により、製品、すなわち、工程12のイオン曝露によっ
て、堆積された銅と銅を形成する表面との間の電気伝導
率が向上したICが得られる。いくつかのプロセスにおい
ては、工程12および工程14が組み合わせられて、同一の
工程となる。
【００４６】ICプロセスのいくつかの工程の後、銅を形
成する表面は、おそらく多くの汚染要因源に曝されてい
る。無調整の大気に単に曝されることにより、大気中の
元素と導電性表面との間に化学化合物が形成され得る。
導電性表面はまた様々なエッチングおよびCMPプロセス
におそらく曝され、それによって潜在的な汚染物質が生
まれ、または拡散する。さらに、この導電性表面は、代
表的には、水分粒子、金属、および水酸基に曝される。
導電性表面は、潜在的に、不活性および化学反応性のガ
ス種の両方を吸収している。おそらく、最も有害なこと
は、導電性表面が通常ポリマー層を有し、それによっ
て、導電性表面と後に堆積されるCVD銅との間の電気伝
導を妨げることである。
成する表面は、おそらく多くの汚染要因源に曝されてい
る。無調整の大気に単に曝されることにより、大気中の
元素と導電性表面との間に化学化合物が形成され得る。
導電性表面はまた様々なエッチングおよびCMPプロセス
におそらく曝され、それによって潜在的な汚染物質が生
まれ、または拡散する。さらに、この導電性表面は、代
表的には、水分粒子、金属、および水酸基に曝される。
導電性表面は、潜在的に、不活性および化学反応性のガ
ス種の両方を吸収している。おそらく、最も有害なこと
は、導電性表面が通常ポリマー層を有し、それによっ
て、導電性表面と後に堆積されるCVD銅との間の電気伝
導を妨げることである。
【００４７】工程12が、不活性ガスからソースイオンを
生成することを含み、イオンと銅を形成する表面との間
の化学反応が最小限となることが好ましい。イオンが不
活性であるので、これらのイオンが導電性表面の材料の
分子と結合し、それによって、表面上に電気伝導を妨げ
る化合物が形成される可能性が低くなる。イオンとの化
学反応によって表面の汚染物質を取り除こうとするので
はなく、本発明では、不活性ガスイオンの運動エネルギ
ーによって汚染物質を取り除く。不活性ガスが、Ar、H
e、Ne、Kr、H2、N2、およびXeからなる群から選択され
ることが本発明の１つの特徴である。
生成することを含み、イオンと銅を形成する表面との間
の化学反応が最小限となることが好ましい。イオンが不
活性であるので、これらのイオンが導電性表面の材料の
分子と結合し、それによって、表面上に電気伝導を妨げ
る化合物が形成される可能性が低くなる。イオンとの化
学反応によって表面の汚染物質を取り除こうとするので
はなく、本発明では、不活性ガスイオンの運動エネルギ
ーによって汚染物質を取り除く。不活性ガスが、Ar、H
e、Ne、Kr、H2、N2、およびXeからなる群から選択され
ることが本発明の１つの特徴である。
【００４８】本発明のある実施形態においては、工程12
が、約500eVより低いエネルギーレベルを有するソース
イオンを用いる。低エネルギーのイオンにより、曝露さ
れた銅を形成する表面へのイオンの侵入が最小限に抑え
られる。本発明の他の実施形態においては、工程12が、
約150eVより低いエネルギーレベルを有するソースイオ
ンを用いる。150eVほどの低いイオンのエネルギーレベ
ルは、ICのプロセスにおいてはめずらしい。このように
低いエネルギーレベルを利用し、それによって、後に堆
積される金属に対する処理表面の導電性を向上できるこ
とが本発明の１つの新規性である。理論に縛られるつも
りはないが、導電性表面へのイオンの浸透を最小限に抑
えることにより、後に堆積される銅層の導電性に対して
イオンが有し得る有害な影響が減少する。さらに、低エ
ネルギーイオンボンバードメントにより、半導体シリコ
ンにおける結晶結合等の、隣接のIC構造に対する潜在的
な損傷が最小限に抑えられる。150eVまたはそれ以下の
エネルギーレベルでは、イオンは、代表的には、導電性
表面から10オングストロームのレベルまで内部へ浸透す
る。
が、約500eVより低いエネルギーレベルを有するソース
イオンを用いる。低エネルギーのイオンにより、曝露さ
れた銅を形成する表面へのイオンの侵入が最小限に抑え
られる。本発明の他の実施形態においては、工程12が、
約150eVより低いエネルギーレベルを有するソースイオ
ンを用いる。150eVほどの低いイオンのエネルギーレベ
ルは、ICのプロセスにおいてはめずらしい。このように
低いエネルギーレベルを利用し、それによって、後に堆
積される金属に対する処理表面の導電性を向上できるこ
とが本発明の１つの新規性である。理論に縛られるつも
りはないが、導電性表面へのイオンの浸透を最小限に抑
えることにより、後に堆積される銅層の導電性に対して
イオンが有し得る有害な影響が減少する。さらに、低エ
ネルギーイオンボンバードメントにより、半導体シリコ
ンにおける結晶結合等の、隣接のIC構造に対する潜在的
な損傷が最小限に抑えられる。150eVまたはそれ以下の
エネルギーレベルでは、イオンは、代表的には、導電性
表面から10オングストロームのレベルまで内部へ浸透す
る。
【００４９】ICの製造プロセスにおいて、工程14を素早
く完了することと、導電性表面にイオンを注入すること
との間で、トレードオフがなされなければならない。50
0eVまでの高エネルギーのイオンは導電性表面をより素
早くエッチングするが、表面内へとイオンがより深く注
入される結果ともなり、そのことにより、導電性表面の
導電性が低下する。この工程を効果的に完了するために
許容可能な最も高いエネルギーレベルは、表面材料およ
び必要とされる導電性に応じて、経験的に決定される。
500eVより高いエネルギーレベルも、潜在的に実用的で
ある。
く完了することと、導電性表面にイオンを注入すること
との間で、トレードオフがなされなければならない。50
0eVまでの高エネルギーのイオンは導電性表面をより素
早くエッチングするが、表面内へとイオンがより深く注
入される結果ともなり、そのことにより、導電性表面の
導電性が低下する。この工程を効果的に完了するために
許容可能な最も高いエネルギーレベルは、表面材料およ
び必要とされる導電性に応じて、経験的に決定される。
500eVより高いエネルギーレベルも、潜在的に実用的で
ある。
【００５０】工程12で導電性表面に曝すためのイオンを
生成するために、様々なソースが使用され得る。工程12
が、約５mA/cm2を超えるイオン密度を有する、高密度プ
ラズマ源からソースイオンを生成することを含むことが
本発明の１つの特徴である。高密度プラズマ源は、電子
サイクロトロン共鳴（ECR）、誘導結合高周波（RF）、
変成器結合プラズマ（TCP）、およびヘリコンプラズマ
源からなる群から選択される。本発明のある実施形態に
おいては、工程12が、約５mA/cm2より低い密度を有する
イオン源からソースイオンを生成することを含む。低密
度のソースは、イオンガン、RFスパッタ、および容量的
結合された基板ホルダー源からなる群から選択される。
生成するために、様々なソースが使用され得る。工程12
が、約５mA/cm2を超えるイオン密度を有する、高密度プ
ラズマ源からソースイオンを生成することを含むことが
本発明の１つの特徴である。高密度プラズマ源は、電子
サイクロトロン共鳴（ECR）、誘導結合高周波（RF）、
変成器結合プラズマ（TCP）、およびヘリコンプラズマ
源からなる群から選択される。本発明のある実施形態に
おいては、工程12が、約５mA/cm2より低い密度を有する
イオン源からソースイオンを生成することを含む。低密
度のソースは、イオンガン、RFスパッタ、および容量的
結合された基板ホルダー源からなる群から選択される。
【００５１】本発明のある実施形態においては、銅を形
成する表面または導電性表面が、Cu、Ti、Ｗ、およびAl
からなる群から選択される材料から形成される。工程14
における銅を形成する表面の浄化により、銅を形成する
表面と堆積される銅との間の接着性および導電性が向上
する。銅が上記銅を形成する表面材料に堆積される場
合、電気伝導性は、工程12のイオン曝露によって常に向
上する。さらに、後に堆積される層として銅層を用いる
ことは、イオン曝露により、銅層に対する導電性表面の
接着性もまた向上する。
成する表面または導電性表面が、Cu、Ti、Ｗ、およびAl
からなる群から選択される材料から形成される。工程14
における銅を形成する表面の浄化により、銅を形成する
表面と堆積される銅との間の接着性および導電性が向上
する。銅が上記銅を形成する表面材料に堆積される場
合、電気伝導性は、工程12のイオン曝露によって常に向
上する。さらに、後に堆積される層として銅層を用いる
ことは、イオン曝露により、銅層に対する導電性表面の
接着性もまた向上する。
【００５２】本発明の他の実施形態によれば、銅を形成
する表面は、TiN、TiON、TiSiN、TaSiN、TaN、TiW、TiW
N、No、およびWNからなる群から選択され、銅は、堆積
される銅と銅を形成する表面の下のICの領域との間の導
電性拡散バリアの役目を果たす銅を形成する表面に接着
する。当該分野においてよく知られているように、隣接
の半導体領域への銅の拡散を防止するために、銅は、通
常拡散バリア材料に包むようにしなければならない。た
いていの場合、拡散バリアは、半導体部分と堆積された
銅との間の電気的性質を示すインターフェースを実現す
るために導電性でなければならない。これらの状況下で
は、拡散バリア材料の表面と堆積された銅との間の抵抗
を最小にすることがしばしば重要である。このことは、
インターフェースにおける伝搬速度が回路の設計上重要
である場合に特にあてはまる。導電性拡散バリアの電気
伝導性は、工程12のように、表面を低エネルギーのイオ
ン源を用いて前処理することにより向上できる。
する表面は、TiN、TiON、TiSiN、TaSiN、TaN、TiW、TiW
N、No、およびWNからなる群から選択され、銅は、堆積
される銅と銅を形成する表面の下のICの領域との間の導
電性拡散バリアの役目を果たす銅を形成する表面に接着
する。当該分野においてよく知られているように、隣接
の半導体領域への銅の拡散を防止するために、銅は、通
常拡散バリア材料に包むようにしなければならない。た
いていの場合、拡散バリアは、半導体部分と堆積された
銅との間の電気的性質を示すインターフェースを実現す
るために導電性でなければならない。これらの状況下で
は、拡散バリア材料の表面と堆積された銅との間の抵抗
を最小にすることがしばしば重要である。このことは、
インターフェースにおける伝搬速度が回路の設計上重要
である場合に特にあてはまる。導電性拡散バリアの電気
伝導性は、工程12のように、表面を低エネルギーのイオ
ン源を用いて前処理することにより向上できる。
【００５３】ある実施形態においては、工程12が、銅を
形成する表面を不活性ガスおよび酸素のソースイオンに
曝すことを含む。この方法はまた、約30オングストロー
ムを超える酸化物が工程14で形成されないように、工程
12における銅を形成する表面の曝露を適切なタイミング
で停止する工程をさらに含む。つまり、不活性ガスのイ
オンが銅を形成する表面の浄化に使用され、それによっ
て、電気伝導性が向上し、そして、酸素ガスイオンは、
銅を形成する表面の銅に対する接着性を向上させるため
に、銅を形成する表面上に、薄い酸化物層を形成するの
に使用される。約30Åまたはそれ以下の酸化物層は、銅
を形成する表面と銅との間の接着性を向上する一方で、
表面同士の間の導電性に最小限の影響を与えることが測
定されている。
形成する表面を不活性ガスおよび酸素のソースイオンに
曝すことを含む。この方法はまた、約30オングストロー
ムを超える酸化物が工程14で形成されないように、工程
12における銅を形成する表面の曝露を適切なタイミング
で停止する工程をさらに含む。つまり、不活性ガスのイ
オンが銅を形成する表面の浄化に使用され、それによっ
て、電気伝導性が向上し、そして、酸素ガスイオンは、
銅を形成する表面の銅に対する接着性を向上させるため
に、銅を形成する表面上に、薄い酸化物層を形成するの
に使用される。約30Åまたはそれ以下の酸化物層は、銅
を形成する表面と銅との間の接着性を向上する一方で、
表面同士の間の導電性に最小限の影響を与えることが測
定されている。
【００５４】本願明細書中で用いられるように、「酸化
物」および「酸素含有の」という用語は、酸素を含有す
る化合物を少なくとも含む導電性表面の層を意味する。
例えば、TiNは、酸素と結合してTiOXNYを形成する。十
分な酸素が存在する場合、ＸおよびＹが１である、完全
な酸化物が形成される。より少ない酸素が利用可能な場
合、TiNは、酸素と結合して、Ｘの値がＹの値より低
い、安定度のより低い化合物となる。
物」および「酸素含有の」という用語は、酸素を含有す
る化合物を少なくとも含む導電性表面の層を意味する。
例えば、TiNは、酸素と結合してTiOXNYを形成する。十
分な酸素が存在する場合、ＸおよびＹが１である、完全
な酸化物が形成される。より少ない酸素が利用可能な場
合、TiNは、酸素と結合して、Ｘの値がＹの値より低
い、安定度のより低い化合物となる。
【００５５】上記のように、出願番号08/717,267（代理
人事件整理番号SMT123）である米国特許出願の主題は、
導電性表面上に形成される薄い酸化物層により、酸化さ
れた表面に対する、後に堆積される銅の接着性が向上さ
れることである。多くの適用においては、導電性表面と
銅との間の酸化物層によって導入される抵抗は無視でき
るほどごくわずかであるので、インターフェースにおけ
る電子の伝搬速度は要因とはならない。あるいは、ある
状況下では、表面どうしの接着性が高まることにより、
電気伝導性が向上する結果となる。ガス混合物および曝
露時間を変化させることにより、導電性および接着性の
特性が強調される。
人事件整理番号SMT123）である米国特許出願の主題は、
導電性表面上に形成される薄い酸化物層により、酸化さ
れた表面に対する、後に堆積される銅の接着性が向上さ
れることである。多くの適用においては、導電性表面と
銅との間の酸化物層によって導入される抵抗は無視でき
るほどごくわずかであるので、インターフェースにおけ
る電子の伝搬速度は要因とはならない。あるいは、ある
状況下では、表面どうしの接着性が高まることにより、
電気伝導性が向上する結果となる。ガス混合物および曝
露時間を変化させることにより、導電性および接着性の
特性が強調される。
【００５６】類似の実施形態においては、工程12が、不
活性ガスからソースイオンを生成することを含み、か
つ、工程14に続いて、銅を形成する表面を反応性酸素種
に曝露させる工程と、酸素曝露に応じて、銅を形成する
表面の薄い層を酸化させる工程とをさらに含む。この方
法は、形成される酸化層が約30オングストロームを超え
る前に、銅を形成する表面の曝露を停止させるさらなる
工程を含む。これにより、銅を形成する表面は工程14に
おいて浄化されているので、堆積された銅の電気伝導性
が向上し、そして、銅を形成する表面が酸化されている
ので、堆積された銅に対する接着性が向上する。つま
り、銅を形成する表面は、工程14において浄化作用を行
うために、まず工程12において不活性ガスに曝される。
このプロセスの後続の工程において、銅を形成する表面
は、酸素反応性種に曝され、それによって、銅を形成す
る表面の薄い層を酸化する。
活性ガスからソースイオンを生成することを含み、か
つ、工程14に続いて、銅を形成する表面を反応性酸素種
に曝露させる工程と、酸素曝露に応じて、銅を形成する
表面の薄い層を酸化させる工程とをさらに含む。この方
法は、形成される酸化層が約30オングストロームを超え
る前に、銅を形成する表面の曝露を停止させるさらなる
工程を含む。これにより、銅を形成する表面は工程14に
おいて浄化されているので、堆積された銅の電気伝導性
が向上し、そして、銅を形成する表面が酸化されている
ので、堆積された銅に対する接着性が向上する。つま
り、銅を形成する表面は、工程14において浄化作用を行
うために、まず工程12において不活性ガスに曝される。
このプロセスの後続の工程において、銅を形成する表面
は、酸素反応性種に曝され、それによって、銅を形成す
る表面の薄い層を酸化する。
【００５７】あるプロセスにおいては、工程12におい
て、方向性の高いイオンビームを用いることが望まし
い。イオンビームの方向性が重要である場合、工程12で
は、約10mTより低い減圧環境に銅を形成する表面を曝
し、これによって、イオンボンバードメントは異方性に
なる。当該分野でよく知られているように、減圧環境を
用いることにより、不規則なイオン衝突の数が最小限と
なり、その結果、イオンビームが高度な方向性を維持す
る。方向性の高いイオンビームは、例えば、イオンの流
れと平行なビアの垂直な壁に対するエッチングの影響を
最小限に抑える一方で、ビアの底部の通常のエッチング
面表面をエッチングするために使用され得る。
て、方向性の高いイオンビームを用いることが望まし
い。イオンビームの方向性が重要である場合、工程12で
は、約10mTより低い減圧環境に銅を形成する表面を曝
し、これによって、イオンボンバードメントは異方性に
なる。当該分野でよく知られているように、減圧環境を
用いることにより、不規則なイオン衝突の数が最小限と
なり、その結果、イオンビームが高度な方向性を維持す
る。方向性の高いイオンビームは、例えば、イオンの流
れと平行なビアの垂直な壁に対するエッチングの影響を
最小限に抑える一方で、ビアの底部の通常のエッチング
面表面をエッチングするために使用され得る。
【００５８】図２は、導電性接続部表面への電気的接続
のためのビアにおける導電性を向上させる方法の工程を
示すフローチャートである。工程20により、接続部表面
を有する導電性接続部を含む第１の表面と、第１の表面
の上の第２の表面と、第２の表面と接続部表面との間に
位置する、垂直の壁を有するビアとを有する、集積回路
層間誘電体が設けられる。工程22により、ビアに拡散バ
リア材料が堆積され、それによってビア壁の表面および
ビアによって露出される接続部表面を覆う拡散バリア層
が形成される。工程24により、ビアによって露出される
接続部表面の上の拡散バリア層の表面がエッチングさ
れ、それによって、接続部表面が露出する。工程26によ
り、工程24で露出された接続部表面が、不活性ガスから
なる低エネルギーのイオン源に曝され、それによって、
導電性接続部表面から汚染物質を除去する。工程28によ
り、製品、すなわち、接続部をイオンに曝すことによ
り、後に堆積される銅に対する表面の電気伝導性が向上
されたICが得られる。
のためのビアにおける導電性を向上させる方法の工程を
示すフローチャートである。工程20により、接続部表面
を有する導電性接続部を含む第１の表面と、第１の表面
の上の第２の表面と、第２の表面と接続部表面との間に
位置する、垂直の壁を有するビアとを有する、集積回路
層間誘電体が設けられる。工程22により、ビアに拡散バ
リア材料が堆積され、それによってビア壁の表面および
ビアによって露出される接続部表面を覆う拡散バリア層
が形成される。工程24により、ビアによって露出される
接続部表面の上の拡散バリア層の表面がエッチングさ
れ、それによって、接続部表面が露出する。工程26によ
り、工程24で露出された接続部表面が、不活性ガスから
なる低エネルギーのイオン源に曝され、それによって、
導電性接続部表面から汚染物質を除去する。工程28によ
り、製品、すなわち、接続部をイオンに曝すことによ
り、後に堆積される銅に対する表面の電気伝導性が向上
されたICが得られる。
【００５９】本発明の好適な実施形態は、工程26に続い
て、CVD銅をビアに供給し、それによって、接続部表面
を第２の表面に電気的にインターフェースさせる、さら
なる工程を含む。これにより、銅は、ビアに隣接するIC
材料の領域への銅の拡散を防止する材料に接着される。
て、CVD銅をビアに供給し、それによって、接続部表面
を第２の表面に電気的にインターフェースさせる、さら
なる工程を含む。これにより、銅は、ビアに隣接するIC
材料の領域への銅の拡散を防止する材料に接着される。
【００６０】本発明のある実施形態においては、工程22
に続いて、ビア壁の表面を覆う拡散バリア表面を反応性
酸素種に曝し、それによって、拡散バリア表面上に酸素
含有のバリア材料の薄い層を形成するさらなる工程を含
む。この工程によって、後に堆積される銅スタッドが、
ビア壁によりよく接着する。つまり、ある工程におい
て、ビア壁上の拡散バリア材料は、銅スタッドに接着す
るように、酸素種への曝露によって前処理される。他の
工程においては、ビアの底部の接続表面が、不活性ガス
のイオンで前処理され、それによって、銅スタッドに対
する電気伝導性が促進される。この様に、接着性および
導電性の特性がともに向上する。
に続いて、ビア壁の表面を覆う拡散バリア表面を反応性
酸素種に曝し、それによって、拡散バリア表面上に酸素
含有のバリア材料の薄い層を形成するさらなる工程を含
む。この工程によって、後に堆積される銅スタッドが、
ビア壁によりよく接着する。つまり、ある工程におい
て、ビア壁上の拡散バリア材料は、銅スタッドに接着す
るように、酸素種への曝露によって前処理される。他の
工程においては、ビアの底部の接続表面が、不活性ガス
のイオンで前処理され、それによって、銅スタッドに対
する電気伝導性が促進される。この様に、接着性および
導電性の特性がともに向上する。
【００６１】酸素含有のバリア材料を取り除かないよう
にするためには、ビア壁が、後続の工程において、不活
性ガスイオンでエッチングされないことが望ましい。こ
の目標は、異方性イオン源の使用によって達成される。
方向性の高い不活性イオンビームが望ましい場合には、
工程26が、約10mTより低い減圧環境下で行われ、最小量
の酸素含有バリア材料をビア壁から取り除く一方で、イ
オンは、接続部表面を異方性を持って浄化する。工程26
において、接続部を異方的に浄化するためにイオンを使
用することに伴う問題は、酸素種を用いて先に前処理さ
れた、ビア壁上の酸素含有バリア材料もまた、剥がれる
可能性があるということである。不活性ガスイオンビー
ムにとって常態である減圧環境は、接続部表面が工程26
において浄化される主な表面であることを保証する一助
となる。
にするためには、ビア壁が、後続の工程において、不活
性ガスイオンでエッチングされないことが望ましい。こ
の目標は、異方性イオン源の使用によって達成される。
方向性の高い不活性イオンビームが望ましい場合には、
工程26が、約10mTより低い減圧環境下で行われ、最小量
の酸素含有バリア材料をビア壁から取り除く一方で、イ
オンは、接続部表面を異方性を持って浄化する。工程26
において、接続部を異方的に浄化するためにイオンを使
用することに伴う問題は、酸素種を用いて先に前処理さ
れた、ビア壁上の酸素含有バリア材料もまた、剥がれる
可能性があるということである。不活性ガスイオンビー
ムにとって常態である減圧環境は、接続部表面が工程26
において浄化される主な表面であることを保証する一助
となる。
【００６２】拡散バリア材料を取り除く方法は、酸素イ
オン源を用いる手段を含む。工程24で接続部表面を覆う
ビア内の拡散バリア表面が酸素イオン源によってエッチ
ングされるので、工程24は、ビア壁に隣接する拡散バリ
ア表面を反応性酸素種に曝す工程と組み合わせられる。
または、工程24は、不活性ガスイオン源を用いて、接続
部表面を覆うビア内の拡散バリア表面をエッチングする
ことを含む。この様に、工程24と工程26とは、実質的に
組み合わせられる。第１に、接続部の上の拡散バリア材
料を、イオン源を用いてエッチングで除去する。第２
に、接続表面部を、イオン源を用いて浄化する。エッチ
ングの工程24および浄化の工程26は、同じエネルギーレ
ベルで行われる。あるいは、これらの工程は、異なるエ
ネルギーレベルで行われる。
オン源を用いる手段を含む。工程24で接続部表面を覆う
ビア内の拡散バリア表面が酸素イオン源によってエッチ
ングされるので、工程24は、ビア壁に隣接する拡散バリ
ア表面を反応性酸素種に曝す工程と組み合わせられる。
または、工程24は、不活性ガスイオン源を用いて、接続
部表面を覆うビア内の拡散バリア表面をエッチングする
ことを含む。この様に、工程24と工程26とは、実質的に
組み合わせられる。第１に、接続部の上の拡散バリア材
料を、イオン源を用いてエッチングで除去する。第２
に、接続表面部を、イオン源を用いて浄化する。エッチ
ングの工程24および浄化の工程26は、同じエネルギーレ
ベルで行われる。あるいは、これらの工程は、異なるエ
ネルギーレベルで行われる。
【００６３】図３は、導電性接続部表面への銅の電気的
接続のために、ビアにおける導電性を向上させる他の方
法による工程を示すフローチャートである。工程30によ
り、接続部表面を有する半導体接続部を含む第１の表面
と、第１の表面の上の第２の表面と、第２の表面と接続
部表面との間の垂直な壁を有するビアと、を有する集積
回路層間誘電体が設けられる。工程32により、拡散バリ
ア材料がビア内に堆積され、それによって、ビア壁の表
面およびビアによって露出される接続部表面を覆う拡散
バリア層が形成される。工程34により、ビアにおける拡
散バリア層の表面が不活性ガス由来のイオン源に曝さ
れ、それによって、拡散バリア表面から汚染物質を除去
する。工程36により、製品、すなわち、拡散バリア表面
と後に堆積される銅スタッドとの間の電気伝導性が向上
されたICが得られる。
接続のために、ビアにおける導電性を向上させる他の方
法による工程を示すフローチャートである。工程30によ
り、接続部表面を有する半導体接続部を含む第１の表面
と、第１の表面の上の第２の表面と、第２の表面と接続
部表面との間の垂直な壁を有するビアと、を有する集積
回路層間誘電体が設けられる。工程32により、拡散バリ
ア材料がビア内に堆積され、それによって、ビア壁の表
面およびビアによって露出される接続部表面を覆う拡散
バリア層が形成される。工程34により、ビアにおける拡
散バリア層の表面が不活性ガス由来のイオン源に曝さ
れ、それによって、拡散バリア表面から汚染物質を除去
する。工程36により、製品、すなわち、拡散バリア表面
と後に堆積される銅スタッドとの間の電気伝導性が向上
されたICが得られる。
【００６４】好適な実施形態は、工程34に続いて、CVD
銅をビアに供給し、それによって、接続部表面を第２の
表面に電気的にインターフェースさせるさらなる工程を
含む。この場合、半導体接続部への銅の拡散は、拡散バ
リアによって防止される。
銅をビアに供給し、それによって、接続部表面を第２の
表面に電気的にインターフェースさせるさらなる工程を
含む。この場合、半導体接続部への銅の拡散は、拡散バ
リアによって防止される。
【００６５】本発明のある実施形態は、工程34に続い
て、ビアによって露出される接続部表面を反応性酸素種
に曝し、それによって、酸素含有表面の薄い層を形成す
るさらなる工程を含み、接続部表面と後に堆積される銅
スタッドとの間の接着性が向上する。上述したように、
接続部表面上に酸素含有層を形成することにより、設計
者が、銅の接着性と銅スタッドに対する導電性との考慮
の釣り合いをとることが可能となる。
て、ビアによって露出される接続部表面を反応性酸素種
に曝し、それによって、酸素含有表面の薄い層を形成す
るさらなる工程を含み、接続部表面と後に堆積される銅
スタッドとの間の接着性が向上する。上述したように、
接続部表面上に酸素含有層を形成することにより、設計
者が、銅の接着性と銅スタッドに対する導電性との考慮
の釣り合いをとることが可能となる。
【００６６】イオン注入を最小限に抑える場合には、工
程34は、約150eVより低い低エネルギーのイオン源を用
いることを含む。低エネルギーのイオンを用いて浄化す
ることにより、滑らかな拡散バリア表面の形成が促進さ
れ、かつ、拡散バリアの部分を不注意によって取り除く
可能性が最小限となる。高エネルギーのイオン源を用い
ることで、表面はより速く浄化され得るが、このような
ソースを用いることにより、粗い表面が作られる。つま
り、表面が不均一に取り除かれる。導電性表面同士の抵
抗を最小限に抑えるときに、拡散バリアを用いることは
最も効果的である。拡散バリア材料の抵抗率が典型的に
はインターフェースする金属接続よりも大きいので、接
続における拡散バリア材料の量を最小限に抑えることに
より、電気伝導性を向上できる。従って、拡散バリアを
薄く作ることが望ましい。低エネルギーレベルにより、
銅のマイグレーションを可能とする穴をバリア中に作る
ことなしに、拡散バリアを薄くすることが可能となる。
低エネルギーのイオン源を用いることにより、薄くて、
低抵抗の拡散バリアを可能とする滑らかな表面の形成が
促進される。
程34は、約150eVより低い低エネルギーのイオン源を用
いることを含む。低エネルギーのイオンを用いて浄化す
ることにより、滑らかな拡散バリア表面の形成が促進さ
れ、かつ、拡散バリアの部分を不注意によって取り除く
可能性が最小限となる。高エネルギーのイオン源を用い
ることで、表面はより速く浄化され得るが、このような
ソースを用いることにより、粗い表面が作られる。つま
り、表面が不均一に取り除かれる。導電性表面同士の抵
抗を最小限に抑えるときに、拡散バリアを用いることは
最も効果的である。拡散バリア材料の抵抗率が典型的に
はインターフェースする金属接続よりも大きいので、接
続における拡散バリア材料の量を最小限に抑えることに
より、電気伝導性を向上できる。従って、拡散バリアを
薄く作ることが望ましい。低エネルギーレベルにより、
銅のマイグレーションを可能とする穴をバリア中に作る
ことなしに、拡散バリアを薄くすることが可能となる。
低エネルギーのイオン源を用いることにより、薄くて、
低抵抗の拡散バリアを可能とする滑らかな表面の形成が
促進される。
【００６７】図４および図５は、集積されたIC上に、接
着性銅導電体インターフェースを形成する方法による工
程を示す。図４は、接続部表面（銅を形成する表面）42
を有する、導電性接続部40を含むIC材料を示す。接続部
表面42は、線44によって示される、不活性ガス由来の低
エネルギーのイオン源に曝され、それによって、汚染物
質が除去される。イオンによって取り除かれる汚染物質
層は、接続部表面42の上の層46によって示される。
着性銅導電体インターフェースを形成する方法による工
程を示す。図４は、接続部表面（銅を形成する表面）42
を有する、導電性接続部40を含むIC材料を示す。接続部
表面42は、線44によって示される、不活性ガス由来の低
エネルギーのイオン源に曝され、それによって、汚染物
質が除去される。イオンによって取り除かれる汚染物質
層は、接続部表面42の上の層46によって示される。
【００６８】図５は、導電性表面42を覆う銅層48を有す
る、図４のICを示す。導電性接続部表面42のイオン曝露
により、接続部表面42と銅層48との間の、導電性の高い
電気通信が可能となる。
る、図４のICを示す。導電性接続部表面42のイオン曝露
により、接続部表面42と銅層48との間の、導電性の高い
電気通信が可能となる。
【００６９】図６および図７は、集積回路の層間誘電体
に、接着性銅導電体インターフェースを形成する方法に
よる工程を示す。図６は、接続部表面54を有する半導体
接続部52を含むICを示す。このICは、IC材料の第１の表
面50と、第１の表面50の上部に位置するIC材料の第２の
表面56とを有する。垂直の壁58を有するビアは、第２の
表面56と接続部表面54との間に位置する。ハッチング線
部分によって示される拡散バリア60は、ビア壁58および
接続部表面54の上に重なり、クロスハッチング線部分に
よって示される拡散バリア表面62を有する。拡散バリア
表面62は、不活性ガス由来の低エネルギーのイオン源に
曝され、それによって、拡散バリア表面62から汚染物質
を除去する。不活性ガスイオンは、線64によって示され
る。
に、接着性銅導電体インターフェースを形成する方法に
よる工程を示す。図６は、接続部表面54を有する半導体
接続部52を含むICを示す。このICは、IC材料の第１の表
面50と、第１の表面50の上部に位置するIC材料の第２の
表面56とを有する。垂直の壁58を有するビアは、第２の
表面56と接続部表面54との間に位置する。ハッチング線
部分によって示される拡散バリア60は、ビア壁58および
接続部表面54の上に重なり、クロスハッチング線部分に
よって示される拡散バリア表面62を有する。拡散バリア
表面62は、不活性ガス由来の低エネルギーのイオン源に
曝され、それによって、拡散バリア表面62から汚染物質
を除去する。不活性ガスイオンは、線64によって示され
る。
【００７０】図７は、接続部52を第２の表面56に電気的
にインターフェースするために、拡散バリア表面62に接
着された銅スタッド66を有する、図６のICを示す。拡散
バリア表面62のイオン曝露により、接続部52と第２の表
面56との間の電気伝導が促進される。
にインターフェースするために、拡散バリア表面62に接
着された銅スタッド66を有する、図６のICを示す。拡散
バリア表面62のイオン曝露により、接続部52と第２の表
面56との間の電気伝導が促進される。
【００７１】図８および図９は、集積回路の層間誘電体
に、銅導電体インターフェースを形成する他の方法によ
る工程を示す。図８は、接続部表面74を有する金属の接
続部72を含むICを示す。このICは、IC材料の第１の表面
70と、第１の表面の上部に位置するIC材料の第２の表面
76とを有する。集積回路は、第２の表面76と接続部72の
選択された領域80との間に、垂直の壁78を有するビアを
含む。ICはさらに、ビア壁78の上に重なる、表面84を有
する拡散バリア82を含む。拡散バリア82は、図中で、ハ
ッチング線の部分として示され、拡散バリア表面84は、
クロスハッチング線部分によって示される。拡散バリア
表面84および接続表面選択領域80は、不活性ガス由来の
低エネルギーのイオン源に曝され、それによって、拡散
バリア層表面84および接続表面選択領域80から汚染物質
を除去する。不活性ガスイオンは、線86によって示され
る。
に、銅導電体インターフェースを形成する他の方法によ
る工程を示す。図８は、接続部表面74を有する金属の接
続部72を含むICを示す。このICは、IC材料の第１の表面
70と、第１の表面の上部に位置するIC材料の第２の表面
76とを有する。集積回路は、第２の表面76と接続部72の
選択された領域80との間に、垂直の壁78を有するビアを
含む。ICはさらに、ビア壁78の上に重なる、表面84を有
する拡散バリア82を含む。拡散バリア82は、図中で、ハ
ッチング線の部分として示され、拡散バリア表面84は、
クロスハッチング線部分によって示される。拡散バリア
表面84および接続表面選択領域80は、不活性ガス由来の
低エネルギーのイオン源に曝され、それによって、拡散
バリア層表面84および接続表面選択領域80から汚染物質
を除去する。不活性ガスイオンは、線86によって示され
る。
【００７２】図９は、接続部72を第２の表面76に電気的
にインターフェースさせるために、拡散バリア表面84に
接着した銅スタッド88を有する、図８のICを示す。拡散
バリア表面84および接続部72のイオン曝露により、銅と
の電気伝導が促進される。
にインターフェースさせるために、拡散バリア表面84に
接着した銅スタッド88を有する、図８のICを示す。拡散
バリア表面84および接続部72のイオン曝露により、銅と
の電気伝導が促進される。
【００７３】本発明の他の実施形態によれば、銅に代わ
る金属が、選択されたIC表面に供給され、工程16（図１
参照）は、Al、Ｗ、およびTiからなる群から選択された
CVD金属を用いることを含む。より具体的には、Al、
Ｗ、またはTiがIC表面上にスパッタリングされ、非導電
性表面上に形成される部分はエッチングによって取り除
かれる。非導電性表面から堆積された金属を除去したあ
とに、表面はSiO2などの絶縁体で覆われる。これらの金
属は、一般的に、CVDによって供給されないので、本発
明の方法は、しばしば不必要である。しかし、本発明の
方法は、CVD Al、Ｗ、およびTiにより形成される高導
電性インターフェースを潜在的に必要とするICプロセス
に適用できる。
る金属が、選択されたIC表面に供給され、工程16（図１
参照）は、Al、Ｗ、およびTiからなる群から選択された
CVD金属を用いることを含む。より具体的には、Al、
Ｗ、またはTiがIC表面上にスパッタリングされ、非導電
性表面上に形成される部分はエッチングによって取り除
かれる。非導電性表面から堆積された金属を除去したあ
とに、表面はSiO2などの絶縁体で覆われる。これらの金
属は、一般的に、CVDによって供給されないので、本発
明の方法は、しばしば不必要である。しかし、本発明の
方法は、CVD Al、Ｗ、およびTiにより形成される高導
電性インターフェースを潜在的に必要とするICプロセス
に適用できる。
【００７４】CVD銅の形成のためにIC導電性表面を処理
する間に、導電性表面は、通常エッチング、化学的機械
的研磨（CMP）などのいくつかのICプロセス、および、
空気または他の無調整の雰囲気に曝される。導電性表面
のこの曝露により、水分粒子、吸収ガス、金属、水酸
基、および表面上に形成されるポリマーまたは表面と結
合するポリマーなどの汚染物質が生じる。低エネルギー
のイオンビームを導電性表面に与えることにより、イオ
ンが表面内に深く侵入することなく、表面をエッチング
し汚染物質を除去できる。不活性ガスを用いた低エネル
ギーイオンの浄化により、イオンと、導電性表面と、導
電性表面上の汚染物質との間の化学反応を最小限に抑え
てエッチングを行うことが可能となる。低エネルギーを
用いることが、ICのシリコンの隣接部分の結晶構造に損
傷を与えないことを保証する一助となる。さらに、イオ
ン源は業界において一般的であるので、プロセスの遅延
を最小限に抑えるためには、浄化プロセスをその場で行
えばよい。浄化の後の導電性表面は、汚染物質を有さ
ず、浄化に使用された不活性ガスイオンも実質上有さな
い。このような表面上に銅が堆積される場合、銅と導電
性表面との間の導電性が最大限となる。この様に、高速
の電気インターフェースが作られ得る。
する間に、導電性表面は、通常エッチング、化学的機械
的研磨（CMP）などのいくつかのICプロセス、および、
空気または他の無調整の雰囲気に曝される。導電性表面
のこの曝露により、水分粒子、吸収ガス、金属、水酸
基、および表面上に形成されるポリマーまたは表面と結
合するポリマーなどの汚染物質が生じる。低エネルギー
のイオンビームを導電性表面に与えることにより、イオ
ンが表面内に深く侵入することなく、表面をエッチング
し汚染物質を除去できる。不活性ガスを用いた低エネル
ギーイオンの浄化により、イオンと、導電性表面と、導
電性表面上の汚染物質との間の化学反応を最小限に抑え
てエッチングを行うことが可能となる。低エネルギーを
用いることが、ICのシリコンの隣接部分の結晶構造に損
傷を与えないことを保証する一助となる。さらに、イオ
ン源は業界において一般的であるので、プロセスの遅延
を最小限に抑えるためには、浄化プロセスをその場で行
えばよい。浄化の後の導電性表面は、汚染物質を有さ
ず、浄化に使用された不活性ガスイオンも実質上有さな
い。このような表面上に銅が堆積される場合、銅と導電
性表面との間の導電性が最大限となる。この様に、高速
の電気インターフェースが作られ得る。
【００７５】本発明による方法は、ビアスタッドの他
に、配線または銅が充填されたトレンチなどの他のIC接
続構造にも適用できる。本発明は、出願番号08/665、014
の米国出願（出願日：1996年9月20日、タイトル：「多
重フォトレジストパターンを転写する方法」、発明者：
Tue Nguyen、Sheng Teng Hsu、Jer-Shen Maa、Bruce Da
le Ulrich、およびChien-Hsiung Peng、代理人事件整理
番号SMT162で、本発明と同じ譲渡人に譲渡されている）
に記載されるような、１つの銅堆積工程において、銅接
続が層間誘電体に複数のレベルに形成されている、より
複雑なデュアルダマシン（damascene）銅接続構造にも
適用できる。
に、配線または銅が充填されたトレンチなどの他のIC接
続構造にも適用できる。本発明は、出願番号08/665、014
の米国出願（出願日：1996年9月20日、タイトル：「多
重フォトレジストパターンを転写する方法」、発明者：
Tue Nguyen、Sheng Teng Hsu、Jer-Shen Maa、Bruce Da
le Ulrich、およびChien-Hsiung Peng、代理人事件整理
番号SMT162で、本発明と同じ譲渡人に譲渡されている）
に記載されるような、１つの銅堆積工程において、銅接
続が層間誘電体に複数のレベルに形成されている、より
複雑なデュアルダマシン（damascene）銅接続構造にも
適用できる。
【００７６】低エネルギーの不活性ガスイオン源を用い
て、金属および導電性拡散バリアの表面から汚染物質を
除去することにより、これらの処理された導電性表面と
後に堆積されるCVD銅層との間の電気伝導性が大いに向
上することが発見された。高速回路中に電気的インター
フェースを形成するところに本発明の価値がある。本発
明の新規的で実用的なアプローチによって、誘電体層間
の銅スタッドの形成において、導電性と接着性とが共に
向上する。本発明は、様々なイオン源を用いて実施され
得、それによって、様々な一般的なICプロセス装置を用
いて、その場でプロセスが行われ得る。本発明により、
最小限の数の製造工程および遅延時間を有するCVD銅の
堆積改良が可能となる。本発明は、接続配線およびデュ
アルダマシン構造などの銅インターフェース構造にも適
用できる。本発明の範囲内での他の改変を、当業者は行
うことができるであろう。
て、金属および導電性拡散バリアの表面から汚染物質を
除去することにより、これらの処理された導電性表面と
後に堆積されるCVD銅層との間の電気伝導性が大いに向
上することが発見された。高速回路中に電気的インター
フェースを形成するところに本発明の価値がある。本発
明の新規的で実用的なアプローチによって、誘電体層間
の銅スタッドの形成において、導電性と接着性とが共に
向上する。本発明は、様々なイオン源を用いて実施され
得、それによって、様々な一般的なICプロセス装置を用
いて、その場でプロセスが行われ得る。本発明により、
最小限の数の製造工程および遅延時間を有するCVD銅の
堆積改良が可能となる。本発明は、接続配線およびデュ
アルダマシン構造などの銅インターフェース構造にも適
用できる。本発明の範囲内での他の改変を、当業者は行
うことができるであろう。
【００７７】
【発明の効果】CVD銅の堆積の前に、低エネルギー不活
性ガスイオン源を用いて導電性表面を前処理することに
よって、銅と導電性表面との間の導電性を向上できる。
また、本発明による導電性を向上させるプロセスは、堆
積された銅と導電性表面との間の良好な接着性を保証す
る。さらに、本発明のプロセスによって、隣接のIC基板
において、シリコンの結合および構造が崩壊されない。
性ガスイオン源を用いて導電性表面を前処理することに
よって、銅と導電性表面との間の導電性を向上できる。
また、本発明による導電性を向上させるプロセスは、堆
積された銅と導電性表面との間の良好な接着性を保証す
る。さらに、本発明のプロセスによって、隣接のIC基板
において、シリコンの結合および構造が崩壊されない。
【図１】選択されたIC表面に形成される銅のインターフ
ェース導電性を向上させる方法の工程を示すフローチャ
ートである。
ェース導電性を向上させる方法の工程を示すフローチャ
ートである。
【図２】導電性接続部表面への銅の電気的接続のため
に、ビアにおける導電性を向上させる方法の工程を示す
フローチャートである。
に、ビアにおける導電性を向上させる方法の工程を示す
フローチャートである。
【図３】導電性接続部表面への銅の電気的接続のため
に、ビアにおける導電性を向上させる他の方法の工程を
示すフローチャートである。
に、ビアにおける導電性を向上させる他の方法の工程を
示すフローチャートである。
【図４】集積回路上に接着性銅導電体インターフェース
を形成する方法の工程を示す。
を形成する方法の工程を示す。
【図５】集積回路上に接着性銅導電体インターフェース
を形成する方法の工程を示す。
を形成する方法の工程を示す。
【図６】集積回路の層間誘電体に、銅導電体インターフ
ェースを形成する方法の工程を示す。
ェースを形成する方法の工程を示す。
【図７】集積回路の層間誘電体に、銅導電体インターフ
ェースを形成する方法の工程を示す。
ェースを形成する方法の工程を示す。
【図８】集積回路の層間誘電体に、銅導電体インターフ
ェースを形成する他の方法の工程を示す。
ェースを形成する他の方法の工程を示す。
【図９】集積回路の層間誘電体に、銅導電体インターフ
ェースを形成する他の方法の工程を示す。
ェースを形成する他の方法の工程を示す。
40、52、72 導電性接続部 42、54、74 接続部表面 48、Cu層 50、70 第１の表面 56、76 第２の表面 58、78 ビア壁 60、82 拡散バリア 62、84 拡散バリア表面 64、86 不活性ガスイオン 66、銅スタッド
フロントページの続き (72)発明者 トゥエ ヌウェン アメリカ合衆国 ワシントン 98607， カマス， エスイー 171エスティー プ レイス 1603 (72)発明者 ジェー−シン マー アメリカ合衆国 ワシントン 98684， バンクーバー， エスイー ソロモン ル ープ 1511
Claims (32)
- 【請求項１】 集積回路（IC）表面に設けられる銅（C
u）のインターフェース導電性を向上させる方法であっ
て、選択された銅を形成する表面は主に、該ICの選択さ
れた領域に設けられる導電性表面であり、該方法は、 ａ）該選択された銅を形成する表面を、低エネルギーの
イオン源に曝す工程と、 ｂ）該工程ａ）の該イオン曝露に応じて、該銅を形成す
る表面から汚染物質を取り除く工程と、 ｃ）CVD Cuを、該工程ａ）で曝露された該銅を形成す
る表面に供給し、該工程ａ）の該イオン曝露によって、
該堆積されたCuと該銅を形成する表面との間の電気伝導
性が向上する、工程と、 を包含する銅のインターフェース導電性を向上させる方
法。 - 【請求項２】 前記工程ａ）は、不活性ガスから前記ソ
ースイオンを生成することを含み、該イオンと該銅を形
成する表面との間の化学反応を最小限に抑える、請求項
１に記載の銅のインターフェース導電性を向上させる方
法。 - 【請求項３】 前記不活性ガスは、Ar、He、Ne、Kr、
H2、N2、およびXeからなる群から選択される、請求項２
に記載の銅のインターフェース導電性を向上させる方
法。 - 【請求項４】 前記工程ａ）は約500eVより低いエネル
ギーレベルを有するソースイオンを用いる工程を含み、
該低エネルギーのイオンにより、前記曝露される銅を形
成する表面へのイオンの侵入が最小限に抑えられる、請
求項１に記載の銅のインターフェース導電性を向上させ
る方法。 - 【請求項５】 前記工程ａ）は約150eVより低いエネル
ギーレベルを有するソースイオンを用いる工程を含み、
該低エネルギーのイオンにより、前記曝露された銅を形
成する表面へのイオンの侵入が最小限に抑えられる、請
求項１に記載の銅のインターフェース導電性を向上させ
る方法。 - 【請求項６】 前記工程ａ）は約５mA/cm2を超えるイオ
ン密度を有する高密度プラズマ源から、前記ソースイオ
ンを生成する工程を含む、請求項１に記載の銅のインタ
ーフェース導電性を向上させる方法。 - 【請求項７】 前記高密度プラズマ源は、ECR、誘導結
合RF、TCP、およびヘリコンプラズマ源からなる群から
選択される、請求項６に記載の銅のインターフェース導
電性を向上させる方法。 - 【請求項８】 前記工程ａ）は、約５mA/cm2より低い密
度を有するイオン源から、前記ソースイオンを生成する
工程を含む、請求項１に記載の銅のインターフェース導
電性を向上させる方法。 - 【請求項９】 前記低い密度を有するイオン源は、イオ
ンガン、RFスパッタ、および容量的結合基板ホルダー源
からなる群から選択される、請求項８に記載の銅のイン
ターフェース導電性を向上させる方法。 - 【請求項１０】 前記銅を形成する表面は、Cu、Ti、
Ｗ、およびAlからなる群から選択される材料から形成さ
れ、前記工程ｂ）における該銅を形成する表面の浄化に
より、該銅を形成する表面と前記堆積されたCuとの間の
接着性および導電性が向上する、請求項１に記載の銅の
インターフェース導電性を向上させる方法。 - 【請求項１１】 Cuの代わりの金属が選択された表面に
供給され、この場合、前記工程ｃ）では、Al、Ｗ、およ
びTiからなる群から選択されたCVD金属代替物が用いら
れる、請求項１に記載の銅のインターフェース導電性を
向上させる方法。 - 【請求項１２】 前記銅を形成する表面は、TiN、TiO
N、TiSiN、TaSiN、TaN、TiW、TiWN、MoおよびWNからな
る群から選択される材料によって形成され、Cuは、該銅
を形成する表面に堆積され、該銅を形成する表面は、該
堆積されたCuと該銅を形成する表面の下の前記ICの領域
との間の導電性拡散バリアとしての役目を果たす、請求
項１に記載の銅のインターフェース導電性を向上させる
方法。 - 【請求項１３】 前記工程ａ）は、前記銅を形成する表
面を不活性ガスおよび酸素のソースイオンに曝す工程を
含み、約30Åを超える酸化物層が該工程ｂ）において形
成されないように、該工程ａ）の適切なタイミングで該
銅を形成する表面の該曝露を停止する、さらなる工程を
含み、該不活性ガスのイオンは該銅を形成する表面の浄
化に使用され、それによって電気伝導性が向上し、該酸
素ガスのイオンは該銅を形成する表面上に、Cuに対する
該銅を形成する表面の接着性を向上させる薄い酸化物層
を形成するために使用される、請求項１に記載の銅のイ
ンターフェース導電性を向上させる方法。 - 【請求項１４】 前記工程ａ）は、不活性ガスから前記
ソースイオンを生成する工程を含み、前記工程ｂ）に続
いて、 ｄ）前記銅を形成する表面を、反応性酸素種に曝す工程
と、 ｅ）該工程ｄ）の該酸素曝露に応じて、該銅を形成する
表面の薄い層を酸化する工程と、 ｆ）該工程ｄ）の該銅を形成する表面の該曝露を、該工
程ｄ）で形成された該酸化物層が約30Åを超える前に停
止し、該銅を形成する表面は該工程ｂ）において浄化さ
れ、それによって前記堆積されたCuに対する電気伝導性
が向上し、かつ、該銅を形成する表面は該工程ｅ）にお
いて酸化され、それによって該堆積されたCuに対する接
着性が向上される、さらなる工程とを含む、請求項１に
記載の銅のインターフェース導電性を向上させる方法。 - 【請求項１５】 前記工程ａ）は、約10mTより低い減圧
環境に前記銅を形成する表面を曝す工程を包含してお
り、これによってイオンボンバードは異方性を示す、請
求項１に記載の銅のインターフェース導電性を向上させ
る方法。 - 【請求項１６】 接続部表面を有する導電性接続部を含
む第１の表面と、該第１の表面の上の第２の表面と、該
第２の表面と該接続部表面との間の、垂直の壁を有する
ビアと、を有する集積回路（IC）の層間誘電体におい
て、該導電性接続部表面へのCuの電気的な接続のため
に、ビアの導電性を向上させる方法であって、該方法
は、 ａ）該ビア内に拡散バリア材料を堆積し、それによっ
て、該ビアの該壁および該ビアによって露出される該接
続部表面を覆う拡散バリア表面を形成する工程と、 ｂ）該ビアによって露出される該接続部の上の該拡散バ
リア表面をエッチングする工程と、 ｃ）該工程ｂ）において露出した該接続部表面を不活性
ガス由来の低エネルギーのイオン源に曝し、それによっ
て、該導電性接続部表面から汚染物質を除去し、該導電
性接続部の該イオン曝露により、後に堆積されるCuに対
する該表面の電気導電性が向上する、工程と、 を包含するICの層間誘電体におけるビアの導電性を向上
させる方法。 - 【請求項１７】 前記工程ｃ）に続いて、CVD Cuを前
記ビアに供給し、それによって、前記接続部表面を前記
第２の表面に電気的にインターフェースさせ、Cuは、該
ビアに隣接するIC材料の領域へのCuの拡散を防止する材
料に接着する、工程ｄ）をさらに含む、請求項１６に記
載のICの層間誘電体におけるビアの導電性を向上させる
方法。 - 【請求項１８】 前記工程ａ）に続いて、前記ビアの前
記壁を覆う前記拡散バリア表面を反応性酸素種に曝すこ
とによって、該拡散バリア表面上に酸素含有のバリア材
料の薄い層を形成し、それにより、後に堆積されるCuス
タッドが、該ビア壁によりよく接着する、工程ｅ）をさ
らに含む、請求項１６に記載のICの層間誘電体における
ビアの導電性を向上させる方法。 - 【請求項１９】 前記工程ｃ）は、約10mTより低い減圧
環境下で行われ、前記イオンは、前記ビア壁から前記酸
素含有のバリア材料の最小量を取り除く一方で、前記接
続部表面を異方性を持って浄化する、請求項１８に記載
のICの層間誘電体におけるビアの導電性を向上させる方
法。 - 【請求項２０】 前記工程ｂ）は、前記接続部表面の上
の前記ビアにおける前記拡散バリア表面をエッチングす
るために酸素イオン源を使用することを含み、該工程
ｂ）および前記工程ｅ）が実質的に組み合わせられる、
請求項１８に記載のICの層間誘電体におけるビアの導電
性を向上させる方法。 - 【請求項２１】 前記工程ｂ）は、前記接続部表面の上
の前記ビアにおける前記拡散バリア表面をエッチングす
るために不活性ガスイオン源を使用することを含み、該
工程ｂ）および前記工程ｃ）が実質的に組み合わせられ
る、請求項１６に記載のICの層間誘電体におけるビアの
導電性を向上させる方法。 - 【請求項２２】 接続部表面を有する半導体接続部を含
む第１の表面と、該第１の表面の上の第２の表面と、該
第２の表面と該接続部表面との間の、垂直の壁を有する
ビアと、を有する集積回路（IC）の層間誘電体におい
て、該接続部表面へのCuの電気的な接続のために、ビア
の導電性を向上させる方法であって、該方法は、 ａ）該ビア内に拡散バリア材料を堆積し、それによっ
て、該ビアの該壁および該ビアによって露出される該接
続部表面を覆う拡散バリア表面が形成される工程と、 ｂ）該ビアの該拡散バリア表面を不活性ガス由来のイオ
ン源に曝し、それによって、該拡散バリア表面から汚染
物質を除去し、該拡散バリア表面と後に堆積されるCuス
タッドとの間の電気伝導性を向上する、工程と、 を包含するICの層間誘電体におけるビアの導電性を向上
させる方法。 - 【請求項２３】 前記工程ｂ）に続いて、前記ビアにCV
D Cuを供給し、それによって、前記接続部表面を前記
第２の表面に電気的にインターフェースさせ、前記半導
体接続部へのCuの拡散が、前記拡散バリアによって防止
される、さらなる工程ｃ）を含む、請求項２２に記載の
ICの層間誘電体におけるビアの導電性を向上させる方
法。 - 【請求項２４】 前記工程ｂ）に続いて、前記ビアによ
って露出した前記接続部表面を反応性酸素種に曝し、そ
れによって、酸素含有表面の薄い層が形成され、該接続
部表面と後に堆積されるCuスタッドとの間の接着性が向
上される、さらなる工程ｄ）を含む、請求項２２に記載
のICの層間誘電体におけるビアの導電性を向上させる方
法。 - 【請求項２５】 前記拡散バリア材料は、TiN、TiON、T
iSiN、TaSiN、TaN、TiW、TiWN、MoおよびWNからなる群
から選択される、請求項２２に記載のICの層間誘電体に
おけるビアの導電性を向上させる方法。 - 【請求項２６】 前記工程ｂ）は約150eVより低い低エ
ネルギーのイオン源を用いることを含み、該低エネルギ
ーイオンを用いた浄化により、滑らかな拡散バリア表面
が得られ、かつ、該拡散バリア表面の一部を不注意に取
り除く可能性が最小限に抑えられる、請求項２２に記載
のICの層間誘電体におけるビアの導電性を向上させる方
法。 - 【請求項２７】 集積回路（IC）上の接着性Cu導電体イ
ンターフェースであって、 導電性接続部表面を有する導電性接続部を含むIC材料の
表面であって、不活性ガス由来の低エネルギーのイオン
源に曝されることによって、汚染物質が除去された、表
面と、 該導電性部表面の上のCu層であって、該導電性接続部表
面の該イオン曝露によって、該接続部表面と該Cu層との
間に高導電性の電気伝導が可能となる、Cu層と、 を備えた接着性Cu導電体インターフェース。 - 【請求項２８】 前記導電性接続部は、Cu、Al、Ｗ、お
よびTiからなる群から選択される材料から形成されてい
る、請求項27に記載の接着性Cu導電体インターフェー
ス。 - 【請求項２９】 集積回路の層間誘電体における接着性
Cu導電体インターフェースであって、 接続部表面を有する半導体接続部を含むIC材料の第１の
表面と、 該第１の表面の上のIC材料の第２の表面と、 該第２の表面と該接続部表面との間の、垂直の壁を有す
るビアと、 表面を有し、該ビア壁および該接続部表面を覆う拡散バ
リアであって、不活性ガス由来の低エネルギーのイオン
源に曝されることによって、該拡散バリアの該表面から
汚染物質が除去された、拡散バリアと、 該接続部を該第２の表面に電気的にインターフェースさ
せるために、該拡散バリア表面に接着されたCuスタッド
であって、該拡散バリア表面の該イオン曝露によって、
該接続部と該第２の表面との間の電気伝導性が向上され
ている、Cuスタッドと、 を備えた接着性Cu導電体インターフェース。 - 【請求項３０】 前記拡散バリア層は、TiN、TiON、TiS
iN、TaN、TiW、TiWN、Mo、およびWNからなる群から選択
される材料から形成されており、Cuは、前記堆積された
Cuと前記接続部との間の導電性拡散バリアとしての役目
を果たす材料に接着される、請求項２９に記載の接着性
Cu導電体インターフェース。 - 【請求項３１】 集積回路の層間誘電体における接着性
Cu導電体インターフェースであって、 接続部表面を有する金属接続部を含むIC材料の第１の表
面と、 該第１の表面の上のIC材料の第２の表面と、 該第２の表面と該接続部表面の選択された領域との間
の、垂直の壁を有するビアと、 表面を有し、該ビア壁を覆う拡散バリアであって、該拡
散バリア表面および該接続部表面の選択された領域は、
不活性ガス由来の低エネルギーのイオン源に曝され、そ
れによって、該拡散バリア表面および該接続部表面の選
択された領域から汚染物質が除去された、拡散バリア
と、 該接続部を該第２の表面に電気的にインターフェースさ
せるために、該拡散バリア層に接着されたCuスタッドで
あって、該拡散バリア表面および該接続部の該イオン曝
露によって、Cuとの電気導電性が向上する、Cuスタッド
と、 を備えた接着性Cu導電体インターフェース。 - 【請求項３２】 前記金属接続部は、Cu、Al、Ｗおよび
Tiからなる群から選択される材料によって形成されてい
る、請求項３１に記載の接着性Cu導電体インターフェー
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/729,567 US5918150A (en) | 1996-10-11 | 1996-10-11 | Method for a chemical vapor deposition of copper on an ion prepared conductive surface |
| US08/729,567 | 1996-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116831A true JPH10116831A (ja) | 1998-05-06 |
Family
ID=24931628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9260021A Pending JPH10116831A (ja) | 1996-10-11 | 1997-09-25 | 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5918150A (ja) |
| JP (1) | JPH10116831A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999063590A1 (en) * | 1998-06-05 | 1999-12-09 | Applied Materials, Inc. | A method for treating a deposited film for resistivity reduction |
| JP2002016137A (ja) * | 2000-06-15 | 2002-01-18 | Hynix Semiconductor Inc | 半導体素子の銅金属配線形成方法 |
| US6348402B1 (en) | 1999-03-18 | 2002-02-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a copper interconnect |
| JP2005512312A (ja) * | 2001-10-11 | 2005-04-28 | エピオン コーポレイション | 相互接続バイアを改善するためのｇｃｉｂ処理および改善された相互接続バイア |
| WO2011010653A1 (ja) * | 2009-07-21 | 2011-01-27 | 株式会社アルバック | 被膜表面処理方法、及び被膜表面処理装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635875B2 (ja) * | 1997-06-25 | 2005-04-06 | 東京エレクトロン株式会社 | 成膜方法及び膜積層構造 |
| US6214731B1 (en) | 1998-03-25 | 2001-04-10 | Advanced Micro Devices, Inc. | Copper metalization with improved electromigration resistance |
| US6077771A (en) * | 1998-04-20 | 2000-06-20 | United Silicon Incorporated | Method for forming a barrier layer |
| TW408443B (en) * | 1998-06-08 | 2000-10-11 | United Microelectronics Corp | The manufacture method of dual damascene |
| US6355562B1 (en) | 1998-07-01 | 2002-03-12 | Advanced Technology Materials, Inc. | Adhesion promotion method for CVD copper metallization in IC applications |
| EP1096674B1 (en) * | 1999-10-29 | 2013-03-27 | Kyocera Corporation | Circuit substrate |
| US6261954B1 (en) * | 2000-02-10 | 2001-07-17 | Chartered Semiconductor Manufacturing, Ltd. | Method to deposit a copper layer |
| US6271136B1 (en) * | 2000-04-04 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Multi-step plasma process for forming TiSiN barrier |
| KR100386034B1 (ko) * | 2000-12-06 | 2003-06-02 | 에이에스엠 마이크로케미스트리 리미티드 | 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법 |
| US6509266B1 (en) | 2001-04-02 | 2003-01-21 | Air Products And Chemicals, Inc. | Halogen addition for improved adhesion of CVD copper to barrier |
| US20020177303A1 (en) * | 2001-05-23 | 2002-11-28 | Qing-Tang Jiang | Method for sealing via sidewalls in porous low-k dielectric layers |
| US7070687B2 (en) * | 2001-08-14 | 2006-07-04 | Intel Corporation | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing |
| US6509268B1 (en) * | 2001-08-27 | 2003-01-21 | Sharp Laboratories Of America, Inc. | Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics |
| JP2006505127A (ja) * | 2002-10-29 | 2006-02-09 | エーエスエム インターナショナル エヌ．ヴェー． | 酸素架橋構造及び方法 |
| WO2007064012A1 (ja) * | 2005-12-02 | 2007-06-07 | Ulvac, Inc. | Ｃｕ膜の形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293740A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2947818B2 (ja) * | 1988-07-27 | 1999-09-13 | 株式会社日立製作所 | 微細孔への金属穴埋め方法 |
| JPH04259242A (ja) * | 1991-02-14 | 1992-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5130274A (en) * | 1991-04-05 | 1992-07-14 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
| US5618619A (en) * | 1994-03-03 | 1997-04-08 | Monsanto Company | Highly abrasion-resistant, flexible coatings for soft substrates |
| US5554254A (en) * | 1995-03-16 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | Post contact layer etch back process which prevents precipitate formation |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
-
1996
- 1996-10-11 US US08/729,567 patent/US5918150A/en not_active Expired - Lifetime
-
1997
- 1997-09-25 JP JP9260021A patent/JPH10116831A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999063590A1 (en) * | 1998-06-05 | 1999-12-09 | Applied Materials, Inc. | A method for treating a deposited film for resistivity reduction |
| US6319728B1 (en) | 1998-06-05 | 2001-11-20 | Applied Materials, Inc. | Method for treating a deposited film for resistivity reduction |
| US6348402B1 (en) | 1999-03-18 | 2002-02-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a copper interconnect |
| JP2002016137A (ja) * | 2000-06-15 | 2002-01-18 | Hynix Semiconductor Inc | 半導体素子の銅金属配線形成方法 |
| JP2005512312A (ja) * | 2001-10-11 | 2005-04-28 | エピオン コーポレイション | 相互接続バイアを改善するためのｇｃｉｂ処理および改善された相互接続バイア |
| WO2011010653A1 (ja) * | 2009-07-21 | 2011-01-27 | 株式会社アルバック | 被膜表面処理方法、及び被膜表面処理装置 |
| JP5335916B2 (ja) * | 2009-07-21 | 2013-11-06 | 株式会社アルバック | 被膜表面処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5918150A (en) | 1999-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10116831A (ja) | 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JP3644571B2 (ja) | 銅の堆積方法および集積回路 | |
| EP0892428B1 (en) | Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby. | |
| KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
| JP3382031B2 (ja) | 半導体装置の製造方法 | |
| KR20010040149A (ko) | 알루미늄 평탄화를 위한 배리어 증착 | |
| JPH10172973A (ja) | 銅の堆積方法および接着性導電体界面 | |
| US8039390B2 (en) | Method of manufacturing semiconductor device | |
| US20090108452A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH10116799A (ja) | 銅の選択堆積方法および接着性導電体界面 | |
| KR100359590B1 (ko) | 반도체장치및그제조방법 | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JP2000021884A (ja) | 半導体素子における配線形成方法 | |
| US6169036B1 (en) | Method for cleaning via openings in integrated circuit manufacturing | |
| US6693040B2 (en) | Method for cleaning the contact area of a metal line | |
| US20030073301A1 (en) | Multilayered diffusion barrier structure for improving adhesion property | |
| JPH11260913A (ja) | 半導体装置の製造方法 | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| KR100439475B1 (ko) | 금속층 적층방법 및 장치 | |
| US6503824B1 (en) | Forming conductive layers on insulators by physical vapor deposition | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JP7343407B2 (ja) | 金属配線の形成方法及び金属配線構造体 | |
| JP3607515B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000164712A (ja) | 電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050323 |