JP2000021884A - 半導体素子における配線形成方法 - Google Patents
半導体素子における配線形成方法Info
- Publication number
- JP2000021884A JP2000021884A JP10191465A JP19146598A JP2000021884A JP 2000021884 A JP2000021884 A JP 2000021884A JP 10191465 A JP10191465 A JP 10191465A JP 19146598 A JP19146598 A JP 19146598A JP 2000021884 A JP2000021884 A JP 2000021884A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- groove
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
結晶的な影響を抑制することにより、EM耐性に優れた
半導体素子における配線形成方法を提供する。 【解決手段】 下地基板に形成したいパターンに応じた
溝117を形成する工程と、前記溝を形成した下地基板
に後に形成される配線の結晶性を向上させるための下地
層を形成する工程と、配線材料の薄膜を形成する工程
と、配線材料の薄膜を形成した下地基板に対してその薄
膜を前記溝内に埋め込むための熱処理をする工程と、前
記熱処理した薄膜の形成面側を、所定量研磨し、配線を
形成する工程を施す。
Description
る配線形成方法に関するものである。
Cuが注目されている。1.69μΩcmの低い抵抗を
有することもさることながら、優れたエレクトロマイグ
レーション(EM)耐性が得られるためである。しかし
ながら、配線の微細化による電流密度の増加に対して、
高い信頼性を確保するためには、Cu自身の強化が必要
になる。Cu膜のEM耐性向上のためには、Cu膜の結
晶性を改良する方法が、一つには考えられる。そのた
め、〈111〉に高配向したTiN膜の下地の使用が有
効である。〈111〉に高配向したTiN膜上では、C
u膜も〈111〉に強く配向するためである(参考文
献:Extend Abstracts ofthe
1997 International Confer
ence on Solid Stare Devic
es and Materials,1997.pp.
298−299)。
ている化学的機械的研磨(CMP:Chemical
Mechanical Polishing)技術が、
ダマシンCu配線の形成にも使われ始めている背景があ
る。ダマシン配線の適用は、反応性イオンエッチング
(RIE)による微細な配線形成がCuでは困難である
という問題を解消し、層間膜の優れた段差被覆性を不要
にする利点がある。
ン法により加工した配線は従来のRIE加工の配線とは
異なり、Cu配線の下部だけではなく、側壁部において
も下地膜からの結晶的な影響を受けると考えられる。そ
のため、側壁に接するCuグレインをエッジ領域(Ed
ge region)、それ以外のCuグレインを中央
領域(Center region)と分類分けを行
い、それぞれのグレインの配向性を解析した。その解析
を行った配線の幅は5μmであり、Cuの平均グレイン
サイズは0.9μmである。
〈111〉配向したCuグレインが減少することがわか
った。このことは、上記の考え方を支持する。また、配
線幅が狭くなるにつれ、前記の下地膜の利用によるCu
膜の結晶性改善効果が小さくなることもわかっている。
本発明は、上記問題点を除去し、微細ダマシンCu配線
に対する下地膜からの結晶的な影響を抑制することによ
り、EM耐性に優れた半導体素子における配線形成方法
を提供することを目的としている。
成するために、 〔1〕半導体素子における配線形成方法において、下地
基板に形成したいパターンに応じた溝を形成する工程
と、前記溝を形成した下地基板に後に形成される配線の
結晶性を向上させるための下地層を形成する工程と、配
線材料の薄膜を形成する工程と、前記配線材料の薄膜を
形成した下地基板に対してこの薄膜を前記溝内に埋め込
むための熱処理をする工程と、前記熱処理した薄膜の形
成面側を、所定量研磨し、配線を形成する工程を施すよ
うにしたものである。
おいて、下地基板に形成したいパターンに応じた溝を形
成する工程と、前記溝を形成した下地基板に後に形成さ
れる配線の結晶性を向上させるための下地層を形成する
工程と、絶縁膜もしくは後の配線の結晶性を改善しない
下地層を形成する工程と、エッチバックにより前記溝の
側壁部に絶縁膜もしくは後に形成される配線の結晶性を
改善しない下地層を形成する工程と、配線材料の薄膜を
形成する工程と、前記配線材料の薄膜を形成した下地基
板に対してこの薄膜を前記溝内に埋め込むための熱処理
をする工程と、前記熱処理した薄膜の形成面側を、所定
量研磨し、配線を形成する工程を施すようにしたもので
ある。
おいて、下地基板に形成したいパターンに応じた溝を形
成する工程と、前記溝を形成した下地基板に後に形成さ
れる配線の結晶性を向上させるための下地層を形成する
工程と、前記下地層を非晶質化する工程と、前記溝の側
壁以外の非晶質化した下地層を除去する工程と、配線材
料の薄膜を形成する工程と、前記配線材料の薄膜を形成
した下地基板に対してこの薄膜を前記溝内に埋め込むた
めの熱処理をする工程と、前記熱処理した薄膜の形成面
側を、所定量研磨し、配線を形成する工程を施すように
したものである。
おいて、下地基板に形成したいパターンに応じた溝を形
成する工程と、前記溝を形成した下地基板に後に形成さ
れる配線の結晶性を向上させるための下地層を形成する
工程と、レジストあるいは絶縁膜を形成する工程と、前
記レジストあるいは絶縁膜をエッチバックにより溝の中
にこのレジストあるいは絶縁膜を残す工程と、前記下地
層を溝の底部のみに残す工程と前記溝の中のレジストあ
るいは絶縁膜を除去する工程と、配線材料の薄膜を形成
する工程と、前記配線材料の薄膜を形成した下地基板に
対してこの薄膜を前記構内に埋め込むための熱処理をす
る工程と、前記熱処理した薄膜の形成面側を、所定量研
磨し、配線を形成する工程を施すようにしたものであ
る。
おいて、下地基板に後に形成される配線の結晶性を向上
させるための下地層をパターニングする工程と、前記下
地層に対応するとともに、下地基板に形成したいパター
ンに応じた溝を形成する工程と、配線材料の薄膜を形成
する工程と、前記配線材料の薄膜を形成した下地基板に
対してこの薄膜を前記溝内に埋め込むための熱処理をす
る工程と、前記熱処理した薄膜の形成面を、所定量研磨
し、配線を形成する工程を施すようにしたものである。
〔4〕又は〔5〕記載の半導体素子における配線形成方
法において、前記配線の結晶性を向上させるための下地
層として、TiNとTiの積層膜、TiN膜から選ばれ
る少なくとも1種類を用いるようにしたものである。 〔7〕上記〔2〕記載の半導体素子における配線形成方
法において、前記配線の結晶性を改善しない下地層とし
て、W、Mo及びTaから選ばれる少なくとも1種の材
料を用いるようにしたものである。
〔4〕又は〔5〕記載の半導体素子における配線形成方
法において、前記配線形成材料を、銅もしくは銅合金、
あるいはアルミニウムもしくはアルミニウム合金とする
ようにしたものである。
て、詳細に説明する。図1は本発明の第1実施例を示す
半導体素子における配線形成工程断面図である。 (1)まず、図1(A)に示すように、配線を形成した
い下地基板111として半導体基板113上に中間絶縁
膜115を備えたものを用いる。
ル部と周辺部のグローバルな平坦化のためにCMPによ
り所定量中間絶縁膜115の研磨を行う。その後、形成
したいパターンに応じた配置で溝117を、公知のリソ
グラフィー技術及びエッチング技術により形成する。 (3)次に、図1(C)に示すように、Cuの結晶性を
向上させる役割を担う下地として、ここでは、IMP
(Ion Metal Plasuma)スパッタ、コ
リメートスパッタ、ロングスロースパッタ等の指向性を
高めた成膜法により、100Åの膜厚を有するTi膜1
19及び400Åの膜厚を有するTiN膜121を、真
空中で連続して成膜する。
がら、DCパワー3〜5kW、RFパワー2〜4kW、
成膜圧力10〜50mTorrの条件で、TiN膜12
1はN2 ガスを流しながら、DCパワー4〜8kW、R
Fパワー1.5〜4kW、成膜圧力25〜40mTor
rの条件でIMPスパッタにより形成する。この時、T
i膜119及びTiN膜121を指向性を高めたスパッ
タ方法で堆積することにより溝の側壁への堆積を抑制す
る。
膜としてCu膜123を7000Åの膜厚で、スパッタ
法により堆積する。スパッタ時のパワーは8kW、Ar
圧力は0.8mTorrとしている。Cu膜123の形
成が済んだ下地に対して、スパッタ装置の成膜室から出
すことなく、超高真空中(ここでは10-10 Torr程
度の真空)で熱処理を行う。この熱処理によりCuがリ
フローし、溝117をCuで埋め込むことができる。
溝部以外の不要なCu膜、TiN膜を化学的機械研磨法
(CMP)により除去する。使用するスラリーはAl2
O3ベースのものであり、スラリーとH2 O2 を3:1
の割合で混合する。キャリアのダウンフォースは3ps
i(ポンド・スケア・インチ)、キャリア及びテーブル
スピードはそれぞれ30rpmとする。不要なCu膜、
TiN膜の除去が済むと、所望のCu配線125が得ら
れる。
る下地として、TiN/Ti積層膜を用いたが、Tiの
直接窒化膜(例えば、Ti膜を760℃、30secで
N2雰囲気で熱処理をして形成)を用いても良い。ま
た、ここでは、配線材料にCuを用いているが、アルミ
ニウムあるいはアルミニウム合金を用いても良い。本発
明によれば、指向性を高めた下地膜の成膜により、溝側
壁部におけるCu下地膜の堆積膜厚は極薄膜になる。そ
のため、溝側壁に接するCuグレインの側壁下地層から
の結晶的な影響を抑制でき、主に溝底部の下地膜により
Cuの結晶性が改善されるため、ダマシンCu配線にお
いて優れたEM耐性を実現できる。本発明は、工程数は
以下に述べる実施例に比べて最も少ない。
る。図2は本発明の第2実施例を示す半導体素子におけ
る配線形成工程断面図である。 (1)まず、図2(A)に示すように、配線を形成した
い下地基板211として、この実施例では半導体基板2
13上に中間絶縁膜215を備えたものを用いる。
ル部と周辺部のグローバルな平坦化のためにCMPによ
り所定量中間絶縁膜215の研磨を行う。その後、形成
したいパターンに応じた配置で溝217を、公知のリソ
グラフィー技術及びエッチング技術により形成する。 (3)次に、図2(C)に示すように、Cuの結晶性を
向上させる役割を担う下地として、ここでは、スパッタ
法を用いて100Åの膜厚を有するTi膜219及び4
00Åの膜厚を有するTiN膜221を、真空中で連続
して成膜する。例えば、Ti膜219はArガスを流し
ながら、パワー1kW、成膜圧力2mTorrの条件
で、TiN膜221はN2 ガスを流しながら、パワー5
kW、成膜圧力9mTorrの条件で形成する。次に、
SiN膜223を化学的気相成長法(Chemical
Vapor Deposition:CVD)により
形成する。
ンバー圧力4Torr、RFパワー500Wの成膜条件
にてSiH4 、NH3 、N2 ガスを用いて、SiN膜2
23を500Å堆積する。 (4)次に、図2(D)に示すように、SiN膜223
の形成が済んだ下地基板に対して、溝側壁部以外のSi
N膜223を異方性エッチングにより除去する。ここで
は、RFパワー1300W、チャンバー圧力40mTo
rrの条件にて、CHF3 、COガスを用いてエッチン
グを行う。
薄膜としてCu膜227を7000Å、スパッタ法によ
り堆積する。ここで、スパッタ時のパワーは8kW、A
r圧力は0.8mTorrとしている。次いで、Cu膜
227の形成が済んだ下地基板に対して、スパッタ装置
の成膜室から出すことなく、超高真空中(ここでは10
-10 Torr程度の真空)で熱処理を行う。この熱処理
により、Cuがリフローし、溝217をCuで埋め込む
ことができる。
部以外の不要なCu膜227、SiN膜223、TiN
膜221、Ti膜219を化学的機械研磨法(CMP)
により除去する。使用するスラリーはAl2 O3 ベース
のものであり、スラリーとH 2 O2 を3:1の割合で混
合する。キャリアのダウンフォースは3psi、キャリ
ア及びテーブルスピードはそれぞれ30rpmとする。
不要なCu膜227、SiN膜223、TiN膜22
1、Ti膜219の除去が済むと、所望のCu配線22
9が得られる。
底部の下地膜のみに接触するため、溝底部からの結晶情
報を引き継ぐことができる。したがって、溝側壁に接す
るCuグレインの側壁下地層からの結晶的な影響を制御
でき、ダマシンCu配線において優れたEM耐性を実現
できる。次に、本発明の第3実施例について説明する。
子における配線形成工程断面図である。 (1)上記第2実施例で示した図2(A)〜図2(B)
までと同じ工程(説明は省略する)を経た後に、図3
(A)に示すように、Cuの結晶性を向上させる役割を
担う下地として、スパッタ法を用いて100Åの膜厚を
有するTi膜319及び400Åの膜厚を有するTiN
膜321を、真空中で連続して成膜する。なお、ここで
は、配線を形成したい下地基板311として半導体基板
313上に中間絶縁膜315を備えたものを用いる。
えば加速電圧10keV、ドーズ量1×1015cm-2の
条件にてBイオン注入することによって、TiN/Ti
積層膜の最表面層のみ非晶質化し、非晶質層323を形
成する。この時、ArスパッタによるTiN/Ti積層
膜表面層の非晶質化を行っても構わない。
u下地層の非晶質化が済んだ下地に対して、溝側壁部以
外の非晶質層を異方性エッチングにより除去する。例え
ば、RFパワー70W、マイクロ波400mA、チャン
バー圧力5mTorrでBCl3 及びCl2 ガスを導入
した条件でエッチングを行う。 (4)次いで、図3(D)に示すように、図2(E)以
降に示した工程を同様に施すことにより、所望のCu配
線327が得られる。
ArによるスパッタによりCuの下地層の結晶性を変質
させることにより、溝側壁に接するCuグレインの側壁
下地層からの結晶的な影響を抑制できるため、第2実施
例に比べて工程数を減らすことができる。ダマシンCu
配線のEM耐性の向上もさることながら、第2実施例に
比べ低抵抗なCuの断面積をより大きくすることがで
き、配線抵抗も下げられる。つまり、TiN膜の表面が
非晶質化されるので、下地層の厚みは、実質的には、T
iN/Ti積層膜の厚みにすぎない。
る。図4は本発明の第4実施例を示す半導体素子におけ
る配線形成工程断面図である。 (1)第2実施例で示した図2(B)までと同じ工程
(説明は省略する)を経た後に、図4(A)に示すよう
に、Cuの結晶性を向上させる役割を担う下地として、
スパッタ法を用いて100Åの膜厚を有するTi膜41
9及び400Åの膜厚を有するTiN膜421を、真空
中で連続して成膜する。なお、ここでは、配線を形成し
たい下地基板411として半導体基板413上に中間絶
縁膜415を備えたものを用いる。
ジスト423を塗布する。 (3)次に、図4(C)に示すように、レジスト423
のエッチバックを行う。このエッチバックにより、溝の
中にレジスト423を残す。 (4)続いて、図4(D)に示すように、溝の外及び側
壁部のTiN/Ti積層膜を異方性エッチングにより除
去する。例えば、RFパワー80W、マイクロ波300
mA、チャンバー圧力10mTorrで100%C12
ガスを導入した条件でエッチングを行う。このとき、レ
ジスト:TiNのエッチレートは1:2程度が得られ
る。溝の中のレジストをアッシング除去した後に、図2
(E)以降に示した工程を同様に施すことにより、所望
のCu配線431が得られる。なお、Cu配線427の
底部には、Ti膜427とTiN膜429が残される。
するダマシンCu配線を実現しつつ、溝側壁部における
Cuの下地膜を除去することにより、Cuの断面積をよ
り大きくすることが可能であり、第1乃至第3実施例よ
りも配線抵抗を下げることができる。次に、本発明の第
5実施例について説明する。
子における配線形成工程断面図である。 (1)図2(A)と同じ工程(説明は省略する)を経た
後に、CMPにより中間絶縁膜を研磨する。次に、図5
(A)に示すように、Cuの結晶性を向上させる役割を
担う下地として、スパッタ法を用いてTi膜517及び
TiN膜519を、真空中で連続して成膜する。Ti膜
517及びTiN膜519の堆積膜厚は、それぞれ10
0Å及び400Åとする。このTi膜517及びTiN
膜519を公知のリソグラフィー技術及びエッチング技
術によりパターニングする。なお、ここでは、配線を形
成したい下地基板511として半導体基板513上に中
間絶縁膜515を備えたものを用いる。
間絶縁膜521を成膜し、形成したいパターンに応じた
配置で溝523を形成する。この時、溝底部にはパター
ニングされたTiN膜519が露出している。 (3)続いて、図5(C)に示すように、第2実施例で
示した図2(E)以降に示した工程を同様に施すことに
より、所望のCu配線525が得られる。
パターニングしておくことにより、溝の中をCuのみで
埋めることを可能にする。そのため、第1乃至第4実施
例に比べ、Cu配線の断面積は最も大きくなるため、こ
の実施例によれば、さらに配線抵抗を低減することがで
きる。また、Cuの結晶性は溝底部の下地膜の部分の影
響だけを受けるために、優れたEM耐性を有するダマシ
ンCu配線も実現できる。第1、第2実施例のように溝
の中にCuの下地層が形成されていないため、下地層の
厚さをさらに厚くすることにより、ダマシンCu配線の
結晶性の一層の向上も可能にする。
ものではなく、本発明の趣旨に基づき種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。
よれば、次のような効果を奏することができる。 (A)請求項1、6又は8記載の発明によれば、指向性
を高めた下地膜の成膜により、溝側壁部における配線下
地膜の堆積膜厚は極薄膜になる。そのため、溝側壁に接
する配線グレインの側壁下地層からの結晶的な影響を抑
制でき、主に溝底部の下地膜により配線の結晶性が改善
されるため、ダマシン配線において優れたEM耐性を実
現できる。
によれば、配線は溝底部の下地膜のみに接触するため、
溝底部からの結晶情報を引き継ぐ。したがって、溝側壁
に接する配線グレインの側壁下地層からの結晶的な影響
を制御でき、ダマシン配線において優れたEM耐性を実
現できる。 (C)請求項3、6又は8記載の発明によれば、イオン
注入あるいはArによるスパッタにより配線の下地層の
結晶性を変質させることにより、溝側壁に接する配線グ
レインの側壁下地層からの結晶的な影響を抑制できるた
め、上記(B)に比べて工程数が減らせる。ダマシン配
線のEM耐性の向上もさることながら、上記(B)に比
べ低抵抗な配線の断面積をより大きくすることができ、
配線抵抗も下げられる。
れば、優れたEM耐性を有するダマシン配線を実現しつ
つ、溝側壁部における配線の下地膜を除去することによ
り、配線の断面積をより大きくすることが可能であり、
上記(A)乃至(C)よりも配線抵抗を下げることがで
きる。 (E)請求項5、6又は8記載の発明によれば、配線の
下地膜を予めパターニングしておくことにより、溝の中
を配線のみで埋めることを可能にする。そのため、上記
(A)乃至(D)に比べ、配線の断面積は最も大きくな
るため、さらに配線抵抗を低減することができる。
配線形成工程断面図である。
配線形成工程断面図である。
配線形成工程断面図である。
配線形成工程断面図である。
配線形成工程断面図である。
板 115,215,315,415,515 中間絶縁
膜 117,217,523 溝 119,219,319,419,427,517
Ti膜 121,221,321,421,429,519
TiN膜 123,227 Cu膜 125,229,327,431,525 Cu配線 223 SiN膜 323 非晶質層 423,425 レジスト 521 層間絶縁膜
Claims (8)
- 【請求項1】(a)下地基板に形成したいパターンに応
じた溝を形成する工程と、(b)前記溝を形成した下地
基板に後に形成される配線の結晶性を向上させるための
下地層を形成する工程と、(c)配線材料の薄膜を形成
する工程と、(d)前記配線材料の薄膜を形成した下地
基板に対して該薄膜を前記溝内に埋め込むための熱処理
をする工程と、(e)前記熱処理した薄膜の形成面側
を、所定量研磨し、配線を形成する工程を施すことを特
徴とする半導体素子における配線形成方法。 - 【請求項2】(a)下地基板に形成したいパターンに応
じた溝を形成する工程と、(b)前記溝を形成した下地
基板に後に形成される配線の結晶性を向上させるための
下地層を形成する工程と、(c)絶縁膜もしくは後の配
線の結晶性を改善しない下地層を形成する工程と、
(d)エッチバックにより前記溝の側壁部に絶縁膜もし
くは後に形成される配線の結晶性を改善しない下地層を
形成する工程と、(e)配線材料の薄膜を形成する工程
と、(f)前記配線材料の薄膜を形成した下地基板に対
して該薄膜を前記溝内に埋め込むための熱処理をする工
程と、(g)前記熱処理した薄膜の形成面側を、所定量
研磨し、配線を形成する工程を施すことを特徴とする半
導体素子における配線形成方法。 - 【請求項3】(a)下地基板に形成したいパターンに応
じた溝を形成する工程と、(b)前記溝を形成した下地
基板に後に形成される配線の結晶性を向上させるための
下地層を形成する工程と、(c)前記下地層を非晶質化
する工程と、(d)前記溝の側壁以外の非晶質化した下
地層を除去する工程と、(e)配線材料の薄膜を形成す
る工程と、(f)前記配線材料の薄膜を形成した下地基
板に対して該薄膜を前記溝内に埋め込むための熱処理を
する工程と、(g)前記熱処理した薄膜の形成面側を、
所定量研磨し、配線を形成する工程を施すことを特徴と
する半導体素子における配線形成方法。 - 【請求項4】(a)下地基板に形成したいパターンに応
じた溝を形成する工程と、(b)前記溝を形成した下地
基板に後に形成される配線の結晶性を向上させるための
下地層を形成する工程と、(c)レジストあるいは絶縁
膜を形成する工程と、(d)前記レジストあるいは絶縁
膜のエッチバックにより溝の中に該レジストあるいは絶
縁膜を残す工程と、(e)前記下地層を溝の底部のみに
残す工程と前記溝の中のレジストあるいは絶縁膜を除去
する工程と、(f)配線材料の薄膜を形成する工程と、
(g)前記配線材料の薄膜を形成した下地基板に対して
該薄膜を前記構内に埋め込むための熱処理をする工程
と、(h)前記熱処理した薄膜の形成面側を、所定量研
磨し、配線を形成する工程を施すことを特徴とする半導
体素子における配線形成方法。 - 【請求項5】(a)下地基板に後に形成される配線の結
晶性を向上させるための下地層をパターニングする工程
と、(b)前記下地層に対応するとともに、下地基板に
形成したいパターンに応じた溝を形成する工程と、
(c)配線材料の薄膜を形成する工程と、(d)前記配
線材料の薄膜を形成した下地基板に対して該薄膜を前記
溝内に埋め込むための熱処理をする工程と、(e)前記
熱処理した薄膜の形成面を、所定量研磨し、配線を形成
する工程を施すことを特徴とする半導体素子における配
線形成方法。 - 【請求項6】 請求項1、2、3、4又は5記載の半導
体素子における配線形成方法において、前記配線の結晶
性を向上させるための下地層として、TiNとTiの積
層膜、TiN膜から選ばれる少なくとも1種類を用いる
ことを特徴とする半導体素子における配線形成方法。 - 【請求項7】 請求項2記載の半導体素子における配線
形成方法において、前記配線の結晶性を改善しない下地
層として、W、Mo及びTaから選ばれる少なくとも1
種の材料を用いることを特徴とする半導体素子における
配線形成方法。 - 【請求項8】 請求項1、2、3、4又は5記載の半導
体素子における配線形成方法において、前記配線形成材
料を、銅もしくは銅合金、あるいはアルミニウムもしく
はアルミニウム合金とすることを特徴とする半導体素子
における配線形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19146598A JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
US09/346,943 US6103618A (en) | 1998-07-07 | 1999-07-02 | Method for forming an interconnection in a semiconductor element |
US09/609,930 US6514848B1 (en) | 1998-07-07 | 2000-07-05 | Method for forming an interconnection in a semiconductor element |
US10/320,582 US6903008B2 (en) | 1998-07-07 | 2002-12-17 | Method for forming an interconnection in a semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19146598A JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000021884A true JP2000021884A (ja) | 2000-01-21 |
JP4307592B2 JP4307592B2 (ja) | 2009-08-05 |
Family
ID=16275113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19146598A Expired - Fee Related JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6103618A (ja) |
JP (1) | JP4307592B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228876A (ja) * | 2005-02-16 | 2006-08-31 | Sharp Corp | 太陽電池およびその製造方法 |
JP2009298042A (ja) * | 2008-06-13 | 2009-12-24 | Sharp Corp | インクジェットヘッドおよびその製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
JP3358587B2 (ja) * | 1999-05-26 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
US7540935B2 (en) * | 2003-03-14 | 2009-06-02 | Lam Research Corporation | Plasma oxidation and removal of oxidized material |
KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
JP2005244178A (ja) * | 2004-01-26 | 2005-09-08 | Toshiba Corp | 半導体装置の製造方法 |
US7378744B2 (en) * | 2004-05-10 | 2008-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance |
US7067409B2 (en) * | 2004-05-10 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance |
US7449409B2 (en) * | 2005-03-14 | 2008-11-11 | Infineon Technologies Ag | Barrier layer for conductive features |
US7713866B2 (en) * | 2006-11-21 | 2010-05-11 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US9184134B2 (en) * | 2014-01-23 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device structure |
CN113316840A (zh) * | 2019-03-28 | 2021-08-27 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
CN113871344A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JP3346794B2 (ja) * | 1991-07-24 | 2002-11-18 | 株式会社東芝 | 半導体装置及びその形成方法 |
US5723382A (en) * | 1992-06-12 | 1998-03-03 | Sandhu; Gurtej S. | Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug |
JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
KR960011865B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체 장치의 금속층 형성방법 |
US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
JPH09116015A (ja) * | 1995-09-15 | 1997-05-02 | Korea Electron Telecommun | 接触ホール埋立方法 |
TW310461B (ja) * | 1995-11-10 | 1997-07-11 | Matsushita Electric Ind Co Ltd | |
EP0841690B1 (en) * | 1996-11-12 | 2006-03-01 | Samsung Electronics Co., Ltd. | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method |
JP3147072B2 (ja) * | 1998-02-26 | 2001-03-19 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
-
1998
- 1998-07-07 JP JP19146598A patent/JP4307592B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-02 US US09/346,943 patent/US6103618A/en not_active Expired - Fee Related
-
2000
- 2000-07-05 US US09/609,930 patent/US6514848B1/en not_active Expired - Lifetime
-
2002
- 2002-12-17 US US10/320,582 patent/US6903008B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228876A (ja) * | 2005-02-16 | 2006-08-31 | Sharp Corp | 太陽電池およびその製造方法 |
JP4518973B2 (ja) * | 2005-02-16 | 2010-08-04 | シャープ株式会社 | 太陽電池およびその製造方法 |
JP2009298042A (ja) * | 2008-06-13 | 2009-12-24 | Sharp Corp | インクジェットヘッドおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4307592B2 (ja) | 2009-08-05 |
US6103618A (en) | 2000-08-15 |
US20030087490A1 (en) | 2003-05-08 |
US6514848B1 (en) | 2003-02-04 |
US6903008B2 (en) | 2005-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642146B1 (en) | Method of depositing copper seed on semiconductor substrates | |
KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
US7645696B1 (en) | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer | |
US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
US6500762B2 (en) | Method of depositing a copper seed layer which promotes improved feature surface coverage | |
US7186648B1 (en) | Barrier first method for single damascene trench applications | |
US6953742B2 (en) | Tantalum barrier layer for copper metallization | |
US6538324B1 (en) | Multi-layered wiring layer and method of fabricating the same | |
US6764940B1 (en) | Method for depositing a diffusion barrier for copper interconnect applications | |
JP4307592B2 (ja) | 半導体素子における配線形成方法 | |
US20070059925A1 (en) | Method of forming metal wiring layer of semiconductor device | |
EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
JP2002517903A (ja) | 他の場所でコンタクトを充填するためのプラズマ処理 | |
US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
US6548415B2 (en) | Method for the etchback of a conductive material | |
JP3048567B1 (ja) | 半導体装置の製造方法 | |
JP4790163B2 (ja) | 半導体素子の金属配線形成方法 | |
JPH09120991A (ja) | 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成 | |
US5985758A (en) | Method for forming metal lines of semiconductor devices | |
KR100439475B1 (ko) | 금속층 적층방법 및 장치 | |
KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
JPH1167766A (ja) | 半導体装置の製造方法 | |
US6835646B2 (en) | Forming conductive layers on insulators by physical vapor deposition | |
JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |