JP4790163B2 - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法 Download PDF

Info

Publication number
JP4790163B2
JP4790163B2 JP2001186251A JP2001186251A JP4790163B2 JP 4790163 B2 JP4790163 B2 JP 4790163B2 JP 2001186251 A JP2001186251 A JP 2001186251A JP 2001186251 A JP2001186251 A JP 2001186251A JP 4790163 B2 JP4790163 B2 JP 4790163B2
Authority
JP
Japan
Prior art keywords
forming
copper
metal wiring
cvd
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001186251A
Other languages
English (en)
Other versions
JP2002100630A (ja
Inventor
成 奎 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002100630A publication Critical patent/JP2002100630A/ja
Application granted granted Critical
Publication of JP4790163B2 publication Critical patent/JP4790163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の金属配線形成方法に係り、特に化学的強化剤層を形成し、銅前駆体を用いた選択的蒸着法でダマシンパターンに銅を埋め込んで銅配線を形成する半導体素子の金属配線形成方法に関する。
【0002】
【従来の技術】
次世代半導体素子の急激な高性能化趨勢によってコンタクトサイズが減少し且つアスペクト比が増加するにつれて、現在適用されているアルミニウムを用いた金属配線は高い電流密度によって寿命が短くなるEM特性に問題が発生する。これを克服するために、更に低い抵抗を有する配線材料に対して研究が行われている。最近は銅を配線材料とする研究が多く行われており、コスト及び蒸着速度を考慮した電気メッキ法が商用化のために研究されている。しかし、電気メッキ法も、超微細構造においては埋込みに限界が発生するため、CVD法を用いた銅配線埋込みに対する関心が高まっている。CVD法は電気メッキ法による配線埋込みと比較するとき、低い蒸着速度及びコストによって効率は低いが、新しい工程方法を導入してこれを克服しようとする努力が行われている。その一環がCECVD法を用いた銅配線埋込みである。前記CECVD法はCVD銅の問題点である遅い蒸着速度や、銅が蒸着されにくく銅結晶が円滑に形成されない、完璧ではない(111)構造(Texture)の問題を越える新しい工程方法である。ところが、このようなCECVD法も化学的強化剤を均一に噴射することや、化学的強化剤を特定の所望するところに分布して選択的(Selective)銅埋込み工程を行うようにする方法などが課題とされている。
【0003】
【発明が解決しようとする課題】
従って、本発明の目的は、銅蒸着を加速化させる化学的強化剤層を形成した後、プラズマ処理またはラジカル(Radical)プラズマ処理を行ってダマシンパターンの底面のみに化学的強化剤層を残留させることにより、銅前駆体を用いた銅の選択的蒸着工程を行なうことが出来るから、微細な構造における銅配線を容易に形成することが出来る半導体素子の金属配線形成方法を提供することにある。
【0004】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体素子の金属配線形成方法は、トレンチ及びビアからなるダマシンパターンを有する絶縁膜が形成された半導体基板を提供する段階と、前記絶縁膜上に拡散防止膜を形成する段階と、銅の蒸着速度を加速化するためにCH I、C I、CD I、CH の何れか1つのヨード含有液体化合物、純粋I 、ヨード(I)含有ガス、液状のF、Cl、Br、I、At、ガス状態のF、Cl、Br、I、Atのうちの何れか1つを触媒として、前記拡散防止膜上に化学的強化剤層を形成する段階と、前記化学的強化剤層が前記ダマシンパターンの前記ビアの側面及び底面にのみ残るようにプラズマ処理する段階と、MOCVD法により銅層を形成する段階と、水素還元熱処理及び化学的機械的研磨(CMP)工程を行って銅金属配線を形成する段階とを含んでなることを特徴とする。
【0005】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【0006】
図1乃至図1は本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【0007】
図1を参照すると、半導体素子を形成するための各種要素が形成された半導体基板10上に第1絶縁膜11、下部金属層12及び第2絶縁膜13を順次形成した後、第2絶縁膜13にトレンチ及びアからなるダマシンパターンを形成し、洗浄工程を行ってダマシンパターンによって露出した下部金属層12の表面に残留する酸化物層を除去する。その後、ダマシンパターンを含む第2絶縁膜13上に拡散防止膜14を形成する。拡散防止膜14の表面には後続の化学的強化剤層の形成を容易にするためプラズマ処理を行うか、銅を用いて50〜500Åの厚さにシード層を蒸着する。
【0008】
前述において、第2絶縁膜13は低誘電定数値を有する絶縁物質を用いて形成し、第2絶縁膜13に形成されたトレンチ及びアは二重ダマシン方式で形成される。洗浄工程は、下部金属層12がW及びAlなどの金属の場合にはRFプラズマを利用し、第1金属層12がCuの場合にはリアクティブ・クリーニング(reactive cleaning)法を適用して行う。拡散防止膜14はイオン化されたPVD TiN、CVD TiN、MOCVD TiN、イオン化されたPVD Ta、イオン化されたPVD TaN、 CVD Ta、CVD TaN、CVD WN、CVD TiAlN、CVD TiSiN、CVD TaSiNの少なくともれかつで形成する。
【0009】
図1を参照すると、拡散防止膜14上に化学的強化剤層15aを形成する。前記化学的強化剤層15aはCHI、CI、CDI、CHなどのヨード含有液体化合物、純粋I、ヨード(I)含有ガスのうちいずれかを触媒として、−20〜300℃の温度範囲で1〜600秒間処理して形成する。また、周期律表上の7族元素である液状のF、Cl、Br、I、At、ガス状態のF、Cl、Br、I、Atも触媒として用いることが出来る。
【0010】
図1を参照すると、プラズマ処理またはラジカルプラズマ処理により化学的強化剤層15aの一部を除去して、ア領域の拡散防止膜14の側壁及び底面にのみ選択的分布を有する化学的強化剤層15を残留させる。ラジカルプラズマ処理は、リモートプラズマ(Remote Plasma)法を使用する。プラズマ処理は半導体基板を10〜350℃の温度範囲として0.3〜10Torrのチャンバ圧力範囲で行うが、水素、アルゴン、酸素、オゾン、NH、窒素、水素+アルゴン、水素+NHれか種のガス雰囲気で、ガスの流量を50〜500sccmの範囲とし、50〜7000Wのプラズマ生成電力にて10〜600秒間実施する。
【0011】
化学的強化剤層の除去方法は前記プラズマ処理及びパージ(purge)段階を少なくとも1回以上繰り返し行う多段階による除去も可能である。
【0012】
図1を参照すると、ダマシンパターンを含む第2絶縁膜13上に(hfac)CuVTMOS系列、(hfac)CuDMB系列及び(hfac)CuTMVS系列などのhfacを用いた全ての前駆体のうちれかつを用いたMOCVD法により銅層16aを蒸着してダマシンパターンを銅で埋め込む。ダマシンパターンの底面にのみ化学的強化剤層15が形成されているから、他の部分よりこの部分における銅の蒸着速度が一層加速化され、ダマシンパターン内部への選択的銅蒸着が可能である。選択的蒸着工程はダイレクト・リキッド・インジェクション(DLI)、コントロール・エバポレイション・ミキサ(CEM)、オリフィス方式又はスプレー方式のベイパライザを有する銅蒸着装備で実施する。
【0013】
前述において、銅層16aは選択的工程をダマシンパターンが十分埋め込まれるまで行なうか、ダマシンパターンのア領域にのみ十分埋め込まれるように選択的蒸着工程を行った後、電気メッキ法でダマシンパターンを完全に埋め込ませて形成することが出来る。
【0014】
図1を参照すると、水素還元熱処理工程を行い、化学的機械的研磨(CMP)工程でダマシンパターンの内部を除いた第2絶縁膜13上に蒸着された銅層16a及び拡散防止膜14を除去して銅配線16を形成する。第2絶縁膜13上に銅層が形成されるが、化学的強化剤層15によって加速され、蒸着された銅層の厚さに比べれば極めて薄い厚さであるから、化学的機械的研磨工程により容易に除去することが出来る。
【0015】
前記本発明の実施例において適用した銅の代わりにアルミニウムやタングステンなどのような金属を用いて配線を形成することも出来る。
【0016】
【発明の効果】
上述したように、本発明は化学的強化剤層をア領域の拡散防止膜の側壁及び底面にのみ残留させ、銅の選択的蒸着を可能にすることにより、後続の化学的機械的研磨工程及び超微細構造における銅配線形成のための銅埋込みを容易に行うことが出来るという効果がある。
【図面の簡単な説明】
【図1】 図1乃至図1は、本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【符号の説明】
10 半導体基板
11 第1絶縁膜
12 下部金属層
13 第2絶縁膜
14 拡散防止膜
15 化学的強化剤層
16a 銅層
16 銅配線

Claims (13)

  1. トレンチ及びビアからなるダマシンパターンを有する絶縁膜が形成された半導体基板を提供する段階と、
    前記絶縁膜上に拡散防止膜を形成する段階と、
    銅の蒸着速度を加速化するためにCH I、C I、CD I、CH の何れか1つのヨード含有液体化合物、純粋I 、ヨード(I)含有ガス、液状のF、Cl、Br、I、At、ガス状態のF、Cl、Br、I、Atのうちの何れか1つを触媒として、前記拡散防止膜上に化学的強化剤層を形成する段階と、
    前記化学的強化剤層が前記ダマシンパターンの前記ビアの側面及び底面にのみ残るようにプラズマ処理する段階と、
    MOCVD法により銅層を形成する段階と、
    水素還元熱処理及び化学的機械的研磨工程を行って銅金属配線を形成する段階と
    を含んでなることを特徴とする半導体素子の金属配線形成方法。
  2. 前記ダマシンパターン形成後の洗浄は、前記下部金属層がW及びAlのれかの場合にはRFプラズマを用いて行い、前記下部金属層が銅の場合にはリアクティブ・クリーニング工程を用いて行うことを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  3. 前記拡散防止膜はイオン化されたPVD TiN、CVD TiN 、MOCVD TiN、イオン化されたPVD Ta、イオン化された PVD TaN、CVD Ta、CVD TaN、CVD WN、CVD TiAlN、CVD TiSiN、CVD TaSiNの少なくともれかつで形成することを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  4. 前記拡散防止膜の形成後、表面をプラズマ処理することを含んでなることを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  5. 前記拡散防止膜の形成後、50〜500Åの厚さにシード層を形成することを含んでなることを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  6. 前記化学的強化剤層は、−20〜300℃の温度範囲で1〜600秒間処理して50〜500Åの厚さに形成することを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  7. 前記プラズマ処理はリモートプラズマ法を用いたラジカルプラズマ処理で行い、単一周波数エッチング及びデュアル周波数エッチングのれかつを用いて行うことを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  8. 前記ラジカルプラズマ処理は化学的強化剤層の除去段階及びパージ段階を少なくとも1回以上繰り返して行うことを特徴とする請求項7記載の半導体素子の金属配線形成方法。
  9. 前記プラズマ処理は水素、アルゴン、酸素、オゾン、NH、窒素、水素+アルゴン、水素+NHの少なくともれか種を50〜500sccmの範囲で混合したガス雰囲気下に行うことを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  10. 前記プラズマ処理は50〜7000Wのプラズマ生成電力で10〜600秒間実施することを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  11. 前記プラズマ処理は0.3〜10Torrのチャンバ圧力範囲で前記半導体基板を10〜350℃の温度範囲として行うことを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  12. 前記銅層は(hfac)CuVTMOS系列、(hfac)CuDMB系列及び(Hfac)CuTMVS系列などのhfacを用いた全ての前駆体のうちれかつを用いて銅蒸着装備で前記MOCVD法によって形成することを特徴とする請求項1記載の半導体素子の金属配線形成方法。
  13. 前記銅層は前記MOCVD法により銅を一定の厚さに蒸着した後、電気メッキ法で前記ダマシンパターンを埋め込ませて形成することを特徴とする請求項1記載の半導体素子の金属配線形成方法。
JP2001186251A 2000-06-20 2001-06-20 半導体素子の金属配線形成方法 Expired - Fee Related JP4790163B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0033981A KR100404941B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성방법
KR2000-33981 2000-06-20

Publications (2)

Publication Number Publication Date
JP2002100630A JP2002100630A (ja) 2002-04-05
JP4790163B2 true JP4790163B2 (ja) 2011-10-12

Family

ID=19672825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186251A Expired - Fee Related JP4790163B2 (ja) 2000-06-20 2001-06-20 半導体素子の金属配線形成方法

Country Status (4)

Country Link
US (1) US6436826B1 (ja)
JP (1) JP4790163B2 (ja)
KR (1) KR100404941B1 (ja)
TW (1) TW492173B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383759B1 (ko) * 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100407679B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성방법
KR100671610B1 (ko) * 2000-10-26 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7004817B2 (en) * 2002-08-23 2006-02-28 Micron Technology, Inc. Carrier assemblies, planarizing apparatuses including carrier assemblies, and methods for planarizing micro-device workpieces
KR100589285B1 (ko) 2004-08-19 2006-06-14 주식회사 아이피에스 다중 적층막 구조의 금속 질화 막 증착 방법
KR100591179B1 (ko) * 2004-11-01 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100685902B1 (ko) * 2005-08-29 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 제조 방법
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US7387962B2 (en) 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
CA2856196C (en) 2011-12-06 2020-09-01 Masco Corporation Of Indiana Ozone distribution in a faucet
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
WO2017112795A1 (en) 2015-12-21 2017-06-29 Delta Faucet Company Fluid delivery system including a disinfectant device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332668B2 (ja) * 1994-07-14 2002-10-07 松下電器産業株式会社 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
KR100265615B1 (ko) * 1998-06-29 2000-10-02 김영환 반도체 소자의 금속배선 제조방법
KR100566905B1 (ko) * 1998-09-11 2006-07-03 에이에스엠지니텍코리아 주식회사 표면 촉매를 이용한 화학 증착방법_
US6010962A (en) * 1999-02-12 2000-01-04 Taiwan Semiconductor Manufacturing Company Copper chemical-mechanical-polishing (CMP) dishing
JP3358587B2 (ja) * 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
KR20010066720A (ko) * 1999-12-15 2001-07-11 이경수 구리배선 형성방법
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR20010096408A (ko) * 2000-04-11 2001-11-07 이경수 금속 배선 형성방법

Also Published As

Publication number Publication date
TW492173B (en) 2002-06-21
KR20010114052A (ko) 2001-12-29
US6436826B1 (en) 2002-08-20
US20020048949A1 (en) 2002-04-25
JP2002100630A (ja) 2002-04-05
KR100404941B1 (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
KR100407678B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
US6297147B1 (en) Plasma treatment for ex-situ contact fill
US20020068458A1 (en) Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber
JP4790162B2 (ja) 半導体素子の金属配線形成方法
JP4790163B2 (ja) 半導体素子の金属配線形成方法
JP4936602B2 (ja) 半導体素子の銅金属配線形成方法
JP4790156B2 (ja) 半導体素子の銅金属配線形成方法
KR100341849B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4217012B2 (ja) 半導体素子の金属配線形成方法
JP2002057125A (ja) 金属配線形成方法
KR100398038B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
KR100743770B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100612548B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW518715B (en) Method of forming metal wiring in a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees