JP4790162B2 - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法 Download PDFInfo
- Publication number
- JP4790162B2 JP4790162B2 JP2001184675A JP2001184675A JP4790162B2 JP 4790162 B2 JP4790162 B2 JP 4790162B2 JP 2001184675 A JP2001184675 A JP 2001184675A JP 2001184675 A JP2001184675 A JP 2001184675A JP 4790162 B2 JP4790162 B2 JP 4790162B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- forming
- layer
- metal wiring
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 229910052751 metal Inorganic materials 0.000 title claims description 27
- 239000002184 metal Substances 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000010949 copper Substances 0.000 claims description 67
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 65
- 229910052802 copper Inorganic materials 0.000 claims description 65
- 239000000126 substance Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- 238000003426 chemical strengthening reaction Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052740 iodine Inorganic materials 0.000 claims description 11
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- 239000012745 toughening agent Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052789 astatine Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052794 bromium Inorganic materials 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910021474 group 7 element Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000002243 precursor Substances 0.000 claims description 2
- 238000010926 purge Methods 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 239000006200 vaporizer Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003623 enhancer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 239000012691 Cu precursor Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 125000002346 iodo group Chemical group I* 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の金属配線形成方法に係り、特に銅前駆体を用いて超微細構造のダマシンパターンを銅で埋め込む工程技術において、化学的強化剤層を用いて銅の蒸着を加速化させ、銅蒸着後、化学的強化剤層を除去して銅配線の電気的特性を極大化することが出来る半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】
近年、半導体素子における金属配線材料としてアルミニウムを採用する場合、チタン（Ｔｉ）薄膜を蒸着した後、アルミニウム（Ａｌ）をＰＶＤ(Physical Vapor Deposition)法及びＣＶＤ(Chemical Vapor Deposition)法を用いて蒸着する二段階工程が研究されている。一方、銅を金属配線材料として採用する場合には、銅の拡散防止膜としてＰＶＤ法で蒸着されたＴａ、ＴａＮを用いて電気メッキ法により銅を蒸着する方法が主に用いられている。しかし、前記両者の場合には急激なアスペクト比の増加によって優れたステップカバレージ及びコンタクト埋込みを要求する次世代超微細配線構造において限界に達する。このような限界の解決方案として、銅蒸着を加速化出来る各種の化学的強化剤を用いるＣＥＣＶＤ法でダマシンパターンを埋め込むことが出来るが、銅の蒸着を加速化させる各種化学的強化剤の高い電気的比抵抗特性によって、電気的特性に優れているという長所のある銅配線を用いる目的に逆行してしまうという問題が生じる。
【０００３】
【発明が解決しようとする課題】
従って、本発明の目的は、化学的強化剤層を用いて銅の蒸着速度を増加させるが、銅蒸着後、銅の表面に浮び上がった化学的強化剤層をプラズマ処理で除去することにより、化学的強化剤の高い比抵抗による銅配線の電気的特性低下を防止することが出来る半導体素子の金属配線形成方法を提供することにある。
【０００４】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体素子の金属配線形成方法は、ダマシンパターンを有する絶縁膜が形成された半導体基板を提供する段階と、前記絶縁膜上に拡散防止膜を形成する段階と、前記拡散防止膜上に銅シード層を形成する段階と、銅の蒸着速度を加速化するためにＣＨ ３ Ｉ、Ｃ ２ Ｈ ５ Ｉ、ＣＤ ３ Ｉ，ＣＨ ２ Ｉ ２ のいずれか一つのヨード（Ｉ）含有液体化合物、純粋Ｉ ２ 、ヨード（Ｉ）含有ガス、周期律表上の７族元素である液状のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ、ガス状態のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔのうちいずれか一つを触媒として利用し、前記銅シード層上に化学的強化剤層を形成する段階と、ＭＯＣＶＤ法により銅層を形成する段階と、前記銅層の表面に浮び上がった前記化学的強化剤層をプラズマ処理で除去する段階と、前記ダマシンパターンを銅電気めっき法で完全に埋め込み、水素還元熱処理及び化学的機械的研磨（ＣＭＰ）工程を行って銅金属配線を形成する段階とを含んでなることを特徴とする。
【０００５】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【０００６】
図１ａ〜図１ｅは本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【０００７】
図１ａを参照すると、半導体素子を形成するための各種要素が形成された半導体基板１０上に第１絶縁膜１１、下部金属層１２及び第２絶縁膜１３を順次形成した後、第２絶縁膜１３にトレンチ及びバイアからなるダマシンパターンを形成し、洗浄工程を行ってダマシンパターンによって露出した下部金属層１２の表面に残留する酸化物層を除去する。その後、ダマシンパターンを含む第２絶縁膜１３上に拡散防止膜１４を形成する。拡散防止膜１４上に５０〜５００Åの厚さに銅シード(seed)層１５を形成する。銅シード層１５は拡散防止膜１４をプラズマ処理した後形成することが出来る。
【０００８】
前述において、第２絶縁膜１３は低誘電定数値を有する絶縁物質を用いて形成し、第２絶縁膜１３に形成されたトレンチ及びバイアは二重ダマシン方式で形成される。ダマシンパターン形成後の洗浄工程は、下部金属層１２がＷ及びＡｌなどの金属の場合にはＲＦプラズマを利用し、下部金属層１２がＣｕの場合にはリアクティブ・クリーニング(reactive cleaning)法を適用して実施する。拡散防止膜 はイオン化されたPVD TiN、CVD TiN、MOCVD TiN、イオン化されたPVD Ta、イオン化された PVD TaN、CVD Ta、CVD TaN、CVD WN、CVD TiAlN、CVD TiSiN、CVD TaSiNの少なくともいずれか一つで形成する。
【０００９】
図１ｂを参照すると、銅シード層１５上に化学的強化剤層１６を形成する。銅シード層１５は５０〜５００Åの厚さ範囲で拡散防止膜１４上に形成され、化学的強化剤層１６と共に銅の蒸着をさらに加速化させる役割を果たす。化学的強化剤層１６は、−２０〜３００℃の温度範囲で１〜６００秒間処理して形成する。また、周期律表上の７族元素である液状のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ、ガス状態のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔも触媒として用いることが出来る。
【００１０】
図１ｃを参照すると、（ｈｆａｃ）ＣｕＶＴＭＯＳ系列、（ｈｆａｃ）ＣｕＤＭＢ系列及び（ｈｆａｃ）ＣｕＴＭＶＳ系列などのｈｆａｃを用いた全ての前駆体のうちいずれか一つを用いたＭＯＣＶＤ法によりＣＥＣＶＤ銅層１７ａを蒸着してダマシンパターンを銅で埋め込む。ＣＥＣＶＤ銅層１７ａが蒸着される間、化学的強化剤層１６は蒸着されるＣＥＣＶＤ銅層１７ａの表面に浮び上がる。ＣＥＣＶＤ銅層１７ａはダマシンパターンの内部を容易に埋め込ませるために選択的部分埋込み(Selective Partial Fill)法で形成することが出来る。前記銅蒸着工程は ダイレクト・リキッド・インジェクション（ＤＬＩ）、コントロール・エバポレイション・ミキサ（ＣＥＭ）、オリフィス方式又はスプレイ方式のベイパライザを有する全ての銅蒸着装備で実施する。
【００１１】
図１ｄを参照すると、ＣＥＣＶＤ銅層１７ａを蒸着しながらＣＥＣＶＤ銅層１７ａの表面に浮び上がった化学的強化剤層１６をプラズマ処理で除去する。露出したＣＥＣＶＤ銅層１７ａはダマシンパターンの段差によって屈曲が形成されるが、銅電気メッキ法(electroplating Cu)で銅メッキ層１７ｂを形成して屈曲部位を完全に埋め込む。
【００１２】
前述において、化学的強化剤層1６を除去するためのプラズマ処理は、半導体基板１０を１０〜３５０℃の温度範囲として０.３〜１０Ｔｏｒｒのチャンバ圧力範囲で実施するが、Ｈ2、Ａｒ、Ｏ2、Ｏ3、ＮＨ3、Ｎ2、Ｈ2＋Ａｒ、Ｈ2＋ＮＨ3の少なくともいずれか一つの単一ガスまたは混合雰囲気でガスの流量を５０〜５００ｓｃｃｍの範囲とし、５０〜７０００Ｗのプラズマ生成電力で１０〜６００秒間実施する。また、化学的強化剤層１６の除去方法は前記プラズマ処理段階及びＨ2などのガスを用いたパージ(purge)段階を少なくとも１回以上繰り返し行う多段階による除去も可能である。プラズマ処理の際、半導体基板とシャワーヘッドとの間隔を５〜５０ｍｍとする。
【００１３】
一方、化学的強化剤層１６は図１ｂの説明で言及したように、触媒物質を使用するが、かかる物質は非常に高い比抵抗特性をもっている。例えば、触媒物質として広く用いられるヨードの比抵抗は５.８５ＸＥ６microOhmcmである。従って、このような比抵抗特性を有する化学的強化剤層１６を除去せず、そのまま電気メッキ法によって銅メッキ層１７ｂを形成すると、銅を利用する目的である低い比抵抗特性効果が得られなくなる。
【００１４】
図１ｅを参照すると、水素還元熱処理を実施して蒸着された銅層１７ａ及び１７ｂの膜質を改善させ、ダマシンパターンの内部を除いた第２絶縁膜１３上の銅層（１７ａ及び１７ｂ）及び拡散防止膜１４を化学的機械的研磨（ＣＭＰ）工程で除去して銅配線１７を形成する。
【００１５】
前記本発明の実施例では化学的強化剤層１６を銅シード層１５上に形成したが、拡散防止膜１４を形成した後直ちに形成することが出来、拡散防止膜１４をプラズマ処理した後形成することも出来る。その後、銅シード層１５を形成すると、化学的強化剤層１６は銅シード層１５の表面に浮び上がって図１ｂに示すようになる。
【００１６】
【発明の効果】
上述したように、本発明は化学的強化剤層を用いて銅埋込みを容易にし、後続のプラズマ処理で比抵抗の高い化学的強化剤層を除去した後、銅配線を形成することにより、銅配線の電気的特性を極大化し且つ素子の信頼性を向上させる効果がある。
【図面の簡単な説明】
【図１】 図１ａ乃至図１ｅは、本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【符号の説明】
１０ 半導体基板
１１ 第１絶縁膜
１２ 下部金属層
１３ 第２絶縁膜
１４ 拡散防止膜
１５ 銅シード層
１６ 化学的強化剤層
１７ａ ＣＥＣＶＤ銅層
１７ｂ 銅メッキ層
１７ 銅配線
【発明の属する技術分野】
本発明は半導体素子の金属配線形成方法に係り、特に銅前駆体を用いて超微細構造のダマシンパターンを銅で埋め込む工程技術において、化学的強化剤層を用いて銅の蒸着を加速化させ、銅蒸着後、化学的強化剤層を除去して銅配線の電気的特性を極大化することが出来る半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】
近年、半導体素子における金属配線材料としてアルミニウムを採用する場合、チタン（Ｔｉ）薄膜を蒸着した後、アルミニウム（Ａｌ）をＰＶＤ(Physical Vapor Deposition)法及びＣＶＤ(Chemical Vapor Deposition)法を用いて蒸着する二段階工程が研究されている。一方、銅を金属配線材料として採用する場合には、銅の拡散防止膜としてＰＶＤ法で蒸着されたＴａ、ＴａＮを用いて電気メッキ法により銅を蒸着する方法が主に用いられている。しかし、前記両者の場合には急激なアスペクト比の増加によって優れたステップカバレージ及びコンタクト埋込みを要求する次世代超微細配線構造において限界に達する。このような限界の解決方案として、銅蒸着を加速化出来る各種の化学的強化剤を用いるＣＥＣＶＤ法でダマシンパターンを埋め込むことが出来るが、銅の蒸着を加速化させる各種化学的強化剤の高い電気的比抵抗特性によって、電気的特性に優れているという長所のある銅配線を用いる目的に逆行してしまうという問題が生じる。
【０００３】
【発明が解決しようとする課題】
従って、本発明の目的は、化学的強化剤層を用いて銅の蒸着速度を増加させるが、銅蒸着後、銅の表面に浮び上がった化学的強化剤層をプラズマ処理で除去することにより、化学的強化剤の高い比抵抗による銅配線の電気的特性低下を防止することが出来る半導体素子の金属配線形成方法を提供することにある。
【０００４】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体素子の金属配線形成方法は、ダマシンパターンを有する絶縁膜が形成された半導体基板を提供する段階と、前記絶縁膜上に拡散防止膜を形成する段階と、前記拡散防止膜上に銅シード層を形成する段階と、銅の蒸着速度を加速化するためにＣＨ ３ Ｉ、Ｃ ２ Ｈ ５ Ｉ、ＣＤ ３ Ｉ，ＣＨ ２ Ｉ ２ のいずれか一つのヨード（Ｉ）含有液体化合物、純粋Ｉ ２ 、ヨード（Ｉ）含有ガス、周期律表上の７族元素である液状のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ、ガス状態のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔのうちいずれか一つを触媒として利用し、前記銅シード層上に化学的強化剤層を形成する段階と、ＭＯＣＶＤ法により銅層を形成する段階と、前記銅層の表面に浮び上がった前記化学的強化剤層をプラズマ処理で除去する段階と、前記ダマシンパターンを銅電気めっき法で完全に埋め込み、水素還元熱処理及び化学的機械的研磨（ＣＭＰ）工程を行って銅金属配線を形成する段階とを含んでなることを特徴とする。
【０００５】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【０００６】
図１ａ〜図１ｅは本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【０００７】
図１ａを参照すると、半導体素子を形成するための各種要素が形成された半導体基板１０上に第１絶縁膜１１、下部金属層１２及び第２絶縁膜１３を順次形成した後、第２絶縁膜１３にトレンチ及びバイアからなるダマシンパターンを形成し、洗浄工程を行ってダマシンパターンによって露出した下部金属層１２の表面に残留する酸化物層を除去する。その後、ダマシンパターンを含む第２絶縁膜１３上に拡散防止膜１４を形成する。拡散防止膜１４上に５０〜５００Åの厚さに銅シード(seed)層１５を形成する。銅シード層１５は拡散防止膜１４をプラズマ処理した後形成することが出来る。
【０００８】
前述において、第２絶縁膜１３は低誘電定数値を有する絶縁物質を用いて形成し、第２絶縁膜１３に形成されたトレンチ及びバイアは二重ダマシン方式で形成される。ダマシンパターン形成後の洗浄工程は、下部金属層１２がＷ及びＡｌなどの金属の場合にはＲＦプラズマを利用し、下部金属層１２がＣｕの場合にはリアクティブ・クリーニング(reactive cleaning)法を適用して実施する。拡散防止膜 はイオン化されたPVD TiN、CVD TiN、MOCVD TiN、イオン化されたPVD Ta、イオン化された PVD TaN、CVD Ta、CVD TaN、CVD WN、CVD TiAlN、CVD TiSiN、CVD TaSiNの少なくともいずれか一つで形成する。
【０００９】
図１ｂを参照すると、銅シード層１５上に化学的強化剤層１６を形成する。銅シード層１５は５０〜５００Åの厚さ範囲で拡散防止膜１４上に形成され、化学的強化剤層１６と共に銅の蒸着をさらに加速化させる役割を果たす。化学的強化剤層１６は、−２０〜３００℃の温度範囲で１〜６００秒間処理して形成する。また、周期律表上の７族元素である液状のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ、ガス状態のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔも触媒として用いることが出来る。
【００１０】
図１ｃを参照すると、（ｈｆａｃ）ＣｕＶＴＭＯＳ系列、（ｈｆａｃ）ＣｕＤＭＢ系列及び（ｈｆａｃ）ＣｕＴＭＶＳ系列などのｈｆａｃを用いた全ての前駆体のうちいずれか一つを用いたＭＯＣＶＤ法によりＣＥＣＶＤ銅層１７ａを蒸着してダマシンパターンを銅で埋め込む。ＣＥＣＶＤ銅層１７ａが蒸着される間、化学的強化剤層１６は蒸着されるＣＥＣＶＤ銅層１７ａの表面に浮び上がる。ＣＥＣＶＤ銅層１７ａはダマシンパターンの内部を容易に埋め込ませるために選択的部分埋込み(Selective Partial Fill)法で形成することが出来る。前記銅蒸着工程は ダイレクト・リキッド・インジェクション（ＤＬＩ）、コントロール・エバポレイション・ミキサ（ＣＥＭ）、オリフィス方式又はスプレイ方式のベイパライザを有する全ての銅蒸着装備で実施する。
【００１１】
図１ｄを参照すると、ＣＥＣＶＤ銅層１７ａを蒸着しながらＣＥＣＶＤ銅層１７ａの表面に浮び上がった化学的強化剤層１６をプラズマ処理で除去する。露出したＣＥＣＶＤ銅層１７ａはダマシンパターンの段差によって屈曲が形成されるが、銅電気メッキ法(electroplating Cu)で銅メッキ層１７ｂを形成して屈曲部位を完全に埋め込む。
【００１２】
前述において、化学的強化剤層1６を除去するためのプラズマ処理は、半導体基板１０を１０〜３５０℃の温度範囲として０.３〜１０Ｔｏｒｒのチャンバ圧力範囲で実施するが、Ｈ2、Ａｒ、Ｏ2、Ｏ3、ＮＨ3、Ｎ2、Ｈ2＋Ａｒ、Ｈ2＋ＮＨ3の少なくともいずれか一つの単一ガスまたは混合雰囲気でガスの流量を５０〜５００ｓｃｃｍの範囲とし、５０〜７０００Ｗのプラズマ生成電力で１０〜６００秒間実施する。また、化学的強化剤層１６の除去方法は前記プラズマ処理段階及びＨ2などのガスを用いたパージ(purge)段階を少なくとも１回以上繰り返し行う多段階による除去も可能である。プラズマ処理の際、半導体基板とシャワーヘッドとの間隔を５〜５０ｍｍとする。
【００１３】
一方、化学的強化剤層１６は図１ｂの説明で言及したように、触媒物質を使用するが、かかる物質は非常に高い比抵抗特性をもっている。例えば、触媒物質として広く用いられるヨードの比抵抗は５.８５ＸＥ６microOhmcmである。従って、このような比抵抗特性を有する化学的強化剤層１６を除去せず、そのまま電気メッキ法によって銅メッキ層１７ｂを形成すると、銅を利用する目的である低い比抵抗特性効果が得られなくなる。
【００１４】
図１ｅを参照すると、水素還元熱処理を実施して蒸着された銅層１７ａ及び１７ｂの膜質を改善させ、ダマシンパターンの内部を除いた第２絶縁膜１３上の銅層（１７ａ及び１７ｂ）及び拡散防止膜１４を化学的機械的研磨（ＣＭＰ）工程で除去して銅配線１７を形成する。
【００１５】
前記本発明の実施例では化学的強化剤層１６を銅シード層１５上に形成したが、拡散防止膜１４を形成した後直ちに形成することが出来、拡散防止膜１４をプラズマ処理した後形成することも出来る。その後、銅シード層１５を形成すると、化学的強化剤層１６は銅シード層１５の表面に浮び上がって図１ｂに示すようになる。
【００１６】
【発明の効果】
上述したように、本発明は化学的強化剤層を用いて銅埋込みを容易にし、後続のプラズマ処理で比抵抗の高い化学的強化剤層を除去した後、銅配線を形成することにより、銅配線の電気的特性を極大化し且つ素子の信頼性を向上させる効果がある。
【図面の簡単な説明】
【図１】 図１ａ乃至図１ｅは、本発明に係る半導体素子の金属配線形成方法を説明するために順次示した断面図である。
【符号の説明】
１０ 半導体基板
１１ 第１絶縁膜
１２ 下部金属層
１３ 第２絶縁膜
１４ 拡散防止膜
１５ 銅シード層
１６ 化学的強化剤層
１７ａ ＣＥＣＶＤ銅層
１７ｂ 銅メッキ層
１７ 銅配線
Claims (10)
- ダマシンパターンを有する絶縁膜が形成された半導体基板を提供する段階と、
前記絶縁膜上に拡散防止膜を形成する段階と、
前記拡散防止膜上に銅シード層を形成する段階と、
銅の蒸着速度を加速化するためにＣＨ ３ Ｉ、Ｃ ２ Ｈ ５ Ｉ、ＣＤ ３ Ｉ，ＣＨ ２ Ｉ ２ のいずれか一つのヨード（Ｉ）含有液体化合物、純粋Ｉ ２ 、ヨード（Ｉ）含有ガス、周期律表上の７族元素である液状のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ、ガス状態のＦ、Ｃｌ、Ｂｒ、Ｉ、Ａｔのうちいずれか一つを触媒として利用し、前記銅シード層上に化学的強化剤層を形成する段階と、
ＭＯＣＶＤ法により銅層を形成する段階と、
前記銅層の表面に浮び上がった前記化学的強化剤層をプラズマ処理で除去する段階と、
前記ダマシンパターンを銅電気めっき法で完全に埋め込み、水素還元熱処理及び化学的機械的研磨（ＣＭＰ）工程を行って銅金属配線を形成する段階とを含んでなることを特徴とする半導体素子の金属配線形成方法。 - 前記ダマシンパターンを形成した後、露出される下部金属層がＷ及びＡｌのいずれかの場合にはＲＦプラズマを用いて実施し、前記下部金属層が銅の場合にはリアクティブ・クリーニング工程を用いて実施することを特徴とする請求項１記載の半導体素子の銅金属配線形成方法。
- 前記拡散防止膜はイオン化されたPVD TiN、CVD TiN、 MOCVD TiN、イオン化された PVD Ta、イオン化されたPVD TaN、CVD Ta、 CVD TaN、CVD WN、CVD TiAlN、CVD TiSiN、CVD TaSiNの少なくともいずれ か一つを用いて形成することを特徴とする請求項１記載の半導体素子の銅金属配線形成方法。
- 前記拡散防止膜の形成後、表面をプラズマ処理することを含んでなることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記銅シード層を５０〜５００Åの厚さに形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記化学的強化剤層は、−２０〜３００℃の温度範囲で１〜６００秒間処理して５０〜５００Åの厚さに形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記銅層は（ｈｆａｃ）ＣｕＶＴＭＯＳ系列、（ｈｆａｃ）ＣｕＤＭＢ系列及び（ｈｆａｃ）ＣｕＴＭＶＳ系列などのｈｆａｃを用いた全ての前駆体のうちいずれか一つを用いてダイレクト・リキッド・インジェクション（ＤＬI）、コントロール・エバポレイション・ミキサ（ＣＥＭ）、オリフィス方式又はスプレイ方式のベイパライザを有する銅蒸着装備で前記ＭＯＣＶＤ法により形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記プラズマ処理はＨ２、Ａｒ、Ｏ２、Ｏ３、ＮＨ３、Ｎ２、Ｈ２＋Ａｒ及びＨ２＋ＮＨ３の少なくともいずれか一つを５０〜５００ｓｃｃｍの範囲で単一ガスまたは混合ガス雰囲気下、５０〜７０００Ｗのプラズマ生成電力にて１０〜６００秒間実施することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記プラズマ処理は０．３〜１０Ｔｏｒｒのチャンバ圧力範囲で前記半導体基板を１０〜３５０℃の温度範囲として実施することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記化学的強化剤層の除去段階は前記プラズマ処理段階及びパージ段階を少なくとも１回以上繰り返し行うことを特徴とする請求項1記載の半導体素子の金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-33984 | 2000-06-20 | ||
| KR10-2000-0033984A KR100407680B1 (ko) | 2000-06-20 | 2000-06-20 | 반도체 소자의 금속 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002083813A JP2002083813A (ja) | 2002-03-22 |
| JP4790162B2 true JP4790162B2 (ja) | 2011-10-12 |
Family
ID=19672828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184675A Expired - Fee Related JP4790162B2 (ja) | 2000-06-20 | 2001-06-19 | 半導体素子の金属配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6593236B2 (ja) |
| JP (1) | JP4790162B2 (ja) |
| KR (1) | KR100407680B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413632B1 (ko) * | 2001-07-23 | 2003-12-31 | 학교법인 인하학원 | 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법 |
| US6821309B2 (en) * | 2002-02-22 | 2004-11-23 | University Of Florida | Chemical-mechanical polishing slurry for polishing of copper or silver films |
| KR20040001993A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 구리 금속 배선 형성방법 및 이를 이용한 반도체 소자의다층 배선 형성방법 |
| US6709970B1 (en) * | 2002-09-03 | 2004-03-23 | Samsung Electronics Co., Ltd. | Method for creating a damascene interconnect using a two-step electroplating process |
| US7592259B2 (en) * | 2006-12-18 | 2009-09-22 | Lam Research Corporation | Methods and systems for barrier layer surface passivation |
| US7041596B1 (en) | 2004-04-08 | 2006-05-09 | Novellus Systems, Inc. | Surface treatment using iodine plasma to improve metal deposition |
| US7442267B1 (en) | 2004-11-29 | 2008-10-28 | Novellus Systems, Inc. | Anneal of ruthenium seed layer to improve copper plating |
| US7446033B2 (en) | 2005-01-25 | 2008-11-04 | Samung Electronics Co., Ltd. | Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method |
| KR101147367B1 (ko) * | 2005-06-02 | 2012-05-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| US20070065585A1 (en) * | 2005-09-21 | 2007-03-22 | Chebiam Ramanan V | Reducing electrical resistance in electrolessly deposited copper interconnects |
| US7365011B2 (en) * | 2005-11-07 | 2008-04-29 | Intel Corporation | Catalytic nucleation monolayer for metal seed layers |
| JP2007180420A (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | 半導体装置の製造方法及び磁気ヘッドの製造方法 |
| US7354849B2 (en) * | 2006-02-28 | 2008-04-08 | Intel Corporation | Catalytically enhanced atomic layer deposition process |
| KR100788374B1 (ko) * | 2006-09-06 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7749893B2 (en) * | 2006-12-18 | 2010-07-06 | Lam Research Corporation | Methods and systems for low interfacial oxide contact between barrier and copper metallization |
| US20080242078A1 (en) * | 2007-03-30 | 2008-10-02 | Asm Nutool, Inc. | Process of filling deep vias for 3-d integration of substrates |
| CN103839872A (zh) * | 2012-11-21 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9054163B2 (en) | 2013-11-06 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for via plating with seed layer |
| TWI565961B (zh) * | 2015-08-13 | 2017-01-11 | 瑞昱半導體股份有限公司 | 衛星定位裝置及電子裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077571A (en) * | 1995-12-19 | 2000-06-20 | The Research Foundation Of State University Of New York | Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation |
| KR19980065748A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 반도체 소자의 금속 배선 형성방법 |
| US6107192A (en) * | 1997-12-30 | 2000-08-22 | Applied Materials, Inc. | Reactive preclean prior to metallization for sub-quarter micron application |
| JP3187011B2 (ja) * | 1998-08-31 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100566905B1 (ko) * | 1998-09-11 | 2006-07-03 | 에이에스엠지니텍코리아 주식회사 | 표면 촉매를 이용한 화학 증착방법_ |
| KR100281411B1 (ko) * | 1998-11-26 | 2001-02-01 | 정선종 | 점대 다중점 가용 비트율 서비스를 위한 역방향 자원관리 셀의통합방법 |
| US6197690B1 (en) * | 1998-12-04 | 2001-03-06 | Advanced Micro Devices, Inc. | Chemically preventing Cu dendrite formation and growth by double sided scrubbing |
| US6037258A (en) * | 1999-05-07 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth copper seed layer for a copper damascene structure |
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
-
2000
- 2000-06-20 KR KR10-2000-0033984A patent/KR100407680B1/ko not_active IP Right Cessation
-
2001
- 2001-06-05 US US09/874,505 patent/US6593236B2/en not_active Expired - Lifetime
- 2001-06-19 JP JP2001184675A patent/JP4790162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6593236B2 (en) | 2003-07-15 |
| KR20020000237A (ko) | 2002-01-05 |
| KR100407680B1 (ko) | 2003-12-01 |
| US20020009884A1 (en) | 2002-01-24 |
| JP2002083813A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790162B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP4790155B2 (ja) | 半導体素子の銅金属配線形成方法 | |
| US8026605B2 (en) | Interconnect structure and method of manufacturing a damascene structure | |
| US20050124154A1 (en) | Method of forming copper interconnections for semiconductor integrated circuits on a substrate | |
| JP4790163B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP4936602B2 (ja) | 半導体素子の銅金属配線形成方法 | |
| JP4790156B2 (ja) | 半導体素子の銅金属配線形成方法 | |
| KR100341849B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP4217012B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2002057125A (ja) | 金属配線形成方法 | |
| JP2004179605A (ja) | アルミニウム金属配線形成方法 | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| KR100612543B1 (ko) | 반도체 소자의 구리 금속배선 형성 방법 | |
| KR100612548B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TW518715B (en) | Method of forming metal wiring in a semiconductor device | |
| JP2004319862A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |