JPH09116015A - 接触ホール埋立方法 - Google Patents

接触ホール埋立方法

Info

Publication number
JPH09116015A
JPH09116015A JP8228549A JP22854996A JPH09116015A JP H09116015 A JPH09116015 A JP H09116015A JP 8228549 A JP8228549 A JP 8228549A JP 22854996 A JP22854996 A JP 22854996A JP H09116015 A JPH09116015 A JP H09116015A
Authority
JP
Japan
Prior art keywords
contact hole
metal layer
conductive metal
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8228549A
Other languages
English (en)
Inventor
Baek Jonte
バエク ジョンテ
Kim Yonte
キム ヨンテ
Yu Heung-Jhon
ユー ヒュンジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950030292A external-priority patent/KR0170504B1/ko
Application filed by KANKOKU DENSHI TSUSHIN KENKYUSHO, Electronics and Telecommunications Research Institute ETRI filed Critical KANKOKU DENSHI TSUSHIN KENKYUSHO
Publication of JPH09116015A publication Critical patent/JPH09116015A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】本発明は非常に小さくと高い段差比とを有する
接触ホールまたはバイアホールに空隙が生成されないよ
うに、導線金属を満たすことができる接触ホール埋立方
法を提供する。 【解決手段】基板１１上に接触ホール１７を形成する工
程と、酸化膜１５の上部と接触ホール１７の内部とに、
基板１１と電気的に連結されるように、障壁金属層１９
と湿潤層２１とを順に形成する工程と、湿潤層２１の上
部に導電性金属層２３を形成する工程と、導電性金属層
２３の表面に存在する、吸着及び酸化により表面金属原
子の移動特性を低下させる不純物と酸化物とをプラズマ
で洗浄エッチングして除去する工程と、洗浄エッチング
を行った反応炉で相対的に低い温度で導電性金属層をリ
フローさせて接触ホールを埋立する工程とより達成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は接触ホール埋立方法
に関し、特に、非常に小さく、高い段差比を有する接触
ホールまたはホールを、空隙が生成されないように導電
金属で満たし得る接触ホール埋立方法に関する。
【０００２】
【従来の技術】最近、半導体装置の高集積化の傾向によ
り、各々の素子のサイズが小さくなっている。これによ
って、導線幅が狭くなり、半導体層または他の層の導線
を互いに連結するために、導電金属を満たすための接触
ホールはそのサイズが小さくなり、しかも、段差比が高
くなっており、この接触ホールに導線金属を満たすため
の工程が複雑で困難である。例えば、単純な蒸着技術を
用いて、導線金属を、サイズが小さく段差比が高い接触
ホールに埋立する場合、導電性金属が接触ホール内に良
好に満たされず空隙が形成される。
【０００３】このような空隙は、半導体と導線との間、
または、導線相互間の連結を不良にして、素子の信頼性
を低下させるのみならず、素子自体の故障を起こすこと
もある。
【０００４】従って、段差比が高い接触ホールとバイア
ホール（Ｖｉａ ｈｏｌｅ）のような超微細接触窓に、
導電性金属を満たす技術は、半導体装置の製造において
最も重要な技術として認められており、最近に入ってこ
れに対する研究が活発に進められている。
【０００５】前記した接触ホールを埋立するための従来
の方法としては、高温スパッタリング方法と、スパッタ
リングの後に高温でリフローして空隙の形成を防止する
方法とがある。
【０００６】前記した従来の接触ホール埋立方法のう
ち、高温スパッタリング方法は基板を５５０℃以上に加
熱した後にスパッタリングする方法であり、スパッタリ
ング後にリフローする方法は、低温でチャンバ内の基板
上にスパッタリングした後、蒸着された基板をチャンバ
から取り出してリフロー反応炉に装着して、５５０℃以
上の高温で熱処理する方法である。前記した２つの方法
は、共に蒸着された導電性金属、例えば、アルミニウム
の移動特性を向上させて、流れを容易にすることによっ
て接触ホールの埋立を行うと共に、導電を同時に形成し
得る。
【０００７】
【発明が解決しようとする課題】しかし、前記した従来
の接触ホール埋立方法は、基板上に障壁金属層が形成さ
れているにもかかわらず、５５０℃以上の高温における
熱処理をするため、蒸着されたアルミニウムが半導体基
板と反応して、ＰＮ接合面にスパイクを発生するという
問題点を有する。
【０００８】特に、高温スパッタリング方法において
は、蒸着時形成される核を中心にアイランドが成長され
て、導電性金属が均一に蒸着されず導線が切れるなどの
問題点があった。
【０００９】また、スパッタリングの後リフローする方
法は、アルミニウムが蒸着された基板をチャンバからリ
フロー装置へ移送する時、蒸着されたアルミニウム層の
表面に酸化や不純物の吸着が生じるため、アルミニウム
の移動特性が低下し、接触ホールが完全に埋め立てられ
ないという問題点を有する。
【００１０】従って、本発明の主な目的は、ＰＮ接合面
にスパイクの発生を低下させることができ、しかも、ア
イランドの生成を防止することにより導線が切れること
を防止することができ、さらに、蒸着されたアルミニウ
ム層の表面の酸化及び汚染によるアルミニウムの移動特
性低下を防止することができる接触ホール埋立方法を提
供することである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による接触ホール埋立方法は、基板上に酸
化膜を形成し、前記基板が露出されるように前記酸化膜
の所定部分を除去して接触ホールを形成する工程と、前
記した酸化膜の上部と接触ホールの内部とに、前記基板
と電気的に連結されるように、障壁金属層と湿潤層を順
に形成する工程と、前記した湿潤層の上部に導電性金属
層を形成する工程と、前記した導電性金属層の表面に存
在する、吸着及び酸化により表面金属原子の移動特性を
低下させる不純物と酸化物とをプラズマで洗浄エッチン
グして除去する工程と、前記した洗浄エッチングを行っ
た反応炉で相対的に低い温度で前記した導電性金属層を
リフローさせて、前記した接触ホールを埋立する工程と
を含む。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照しながらより詳しく説明する。
【００１３】図１（Ａ）及び図１（Ｃ）は、本発明の好
ましい一実施の形態による接触ホール埋立方法を示した
工程図である。
【００１４】図１（Ａ）のように、高濃度のＰ型の拡散
領域１３が形成されたＮ型の基板１１上に酸化膜１５を
形成し、通常のフォトリソグラフィー法により、前記拡
散領域１３が露出されるように酸化膜１５の所定の部分
を除去して、基板１１上に接触ホール１７を形成する。
【００１５】この時、基板１１は、半導体基板であるの
みならず導電性基板であることもあるが、この場合に
は、前記した拡散領域１３は必要でなくなる。
【００１６】つぎに、図１（Ｂ）のように、前記した酸
化膜１５の上部にスパッタリングなどの方法により、５
００〜１５００オングストローム程度の厚さの障壁金属
層１９と２００〜７００オングストローム程度の厚さの
湿潤層２１とを順に形成する。
【００１７】この時、前記した障壁金属層１９は、Ｔｉ
Ｎ、ＴｉＷ、ＴｉＮＳｉ、ＴｉＷＮ、ＴｉＳｉ2または
ＷＳｉ2などから形成し、湿潤層２１はＡｌ、Ｃｕ、
Ｗ、Ｔｉ、ＴａまたはＭｏなどにより形成することが好
ましい。
【００１８】また、前記した障壁金属層１９と湿潤層２
１とは、接触ホール１７の内部表面に前記拡散領域１３
と接触するように形成する。
【００１９】その後、前記した湿潤層２１の上部に、化
学気相蒸着（以下、「ＣＶＤ」と称す）方法により、Ａ
ｌ、Ｃｕ、Ｗ、Ｔｉ、ＴａまたはＭｏなどを１５００〜
３０００オングストローム程度の厚さに蒸着して、導電
性金属層２３を形成する。
【００２０】前記した工程において、導電性金属層２３
は、ＣＶＤ法の特性によって、接触ホール１７の入口に
先に蒸着されるため、接触ホール１７の内部を完全に埋
めることができない。そのため、導電性金属層２３の内
部には、空隙２５が形成される。
【００２１】つぎに、図１（Ｃ）のように、前記した導
電性金属層２３の表面に吸着及び酸化され、表面金属原
子の移動特性を低下させる不純物および酸化物を除去す
るために、プラズマモジュールが設けられたリフロー反
応炉で導電性金属層２３の表面を１０〜２００オングス
トローム洗浄エッチングする。ここで、洗浄エッチング
の深さを１０〜２００オングストロームにするのは、通
常、導電性金属層２３の表面に３０〜１００オングスト
ローム程度の厚さに生じている不純物と酸化物による汚
染層を十分に除去するためである。
【００２２】前記した洗浄エッチングは、前記した反応
炉を数Ｔｏｒｒ程度の圧力にした後、反応ガスとしてア
ルゴン（Ａｒ）またはヘリウム（Ｈｅ）などの不活性ガ
スを注入し、電圧を印加して生成されるプラズマを用い
て、ＲＦスパッタリングエッチングによりを行う。この
場合、前記した洗浄エッチング時に用いた反応ガスにＣ
ｌ2、ＳｉＣｌ4、ＢＣｌ3、ＣＨＦ3などの酸化物除去用
ガスを混合して用いることもできる。
【００２３】この時、導電性金属層２３の表面損傷を最
少化すると共に、不純物を完全に除去するためには、プ
ラズマ源はプラズマの密度が高くなるようにイオン化率
を高め、反応炉からの汚染物質の生成を最少化するよう
にプラズマ電位を低くし、基板１１へ入射するイオンエ
ネルギーを１００〜１５０ｅＶ程度に小さく維持しなけ
ればならない。
【００２４】従って、プラズマ源としてＴＣＰ（Ｔｒａ
ｎｓｆｏｒｍｅｒ ＣｏｕｐｌｅｄＰｌａｓｍａ）、Ｉ
ＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓ
ｍａ）、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）、ＭＥＲＩＥ（Ｍａｇｎｅｔｉｃ Ｅｎｈａｎ
ｃｅｄ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）、ＨｅｌｉｃｏｎまたはＭＯＲ
Ｉなどを用いる。Ｈｅｌｉｃｏｎは、従来より知られて
いる高密度プラズマを発生させるプラズマ源である。
【００２５】その後、前記したように、洗浄エッチング
を行った反応炉で３００〜５００℃程度の温度で、前記
導電性金属層２３をリフローさせて接触ホール１７を埋
める。
【００２６】この時、前記した導電性金属層２３の表面
は、不純物及び酸化物が除去されているため、導電性金
属の移動特性が向上されるため、相対的に低い温度で空
隙２５を満たして接触ホール１７を埋め得る。また、前
記したリフロー過程時、湿潤層２１は移動する導電性金
属の流動を容易にする。
【００２７】この時、導電性金属層２３は、前記した導
電性金属層の表面を洗浄エッチングするプラズマ状態中
でリフローさせることもできる。
【００２８】これは、導電性金属層２３の表面に、プラ
ズマによる反応性イオン及びラジカル運動エネルギーが
印加されて、金属原子の駆動力を増加させるため、同一
の温度でリフローを行っても移動特性を大幅に向上させ
得る。
【００２９】前述したように、本発明においては基板上
に酸化膜を形成し、前記基板が露出されるように、前記
酸化膜の所定の部分を除去して、接触ホールを形成した
後、この酸化膜の上部と接触ホールの内部とに障壁金属
層と湿潤層とを順に形成する。
【００３０】その後、湿潤層の上部にＣＶＤ法により導
電性金属層を形成した後、この導電性金属層の表面の不
純物と酸化物とを除去するために、プラズマ状態で導電
性金属層の表面を洗浄エッチングし、洗浄エッチングを
行った反応炉で３００〜５００℃程度の温度で導電性金
属層をリフローさせて、空隙を満たすことによって接触
ホールを埋める。
【００３１】前記した構成からなる本発明による接触ホ
ール埋立方法は、導電性金属層表面の原子の移動特性を
向上させることによって、低い温度でリフローが可能で
あるため、ＰＮ接合面のスパイクの発生を低下させる利
点がある。
【００３２】また、本発明の接触ホール埋立方法は、導
電性金属層表面の原子の向上された移動特性によって、
アイランドの生成によって導線が切れることを防止し得
る利点がある。
【００３３】上記において、本発明の特定の実施例につ
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
【００３４】
【発明の効果】本発明の接触ホール埋立方法は、蒸着さ
れた金属層の表面の酸化及び汚染による金属の移動特性
低下を防止することができるため、低温で接触ホールを
埋立ることができる。これにより、ＰＮ接合面にスパイ
クの発生を低下させることができ、しかも、アイランド
の生成を防止し導線が切れることを防止することができ
る。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）本発明の一実施の形態
による接触ホール埋立方法の工程を示した断面図。
【符号の説明】
１１ 基板 １３ 拡散領域 １５ 酸化膜 １７ 接触ホール １９ 障壁金属層 ２１ 湿潤層 ２３ 導電性金属層 ２５ 空隙
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒュンジョン ユー 大韓民国、デェジョン、ユソンク、イォー ウンドン、ハンビィット アパートメント 130−1206

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板に酸化膜を形成し、前記基板が露出
    されるように前記酸化膜の所定部分を除去して接触ホー
    ルを形成する工程と、 前記酸化膜の上部と接触ホールの内部とに、前記基板と
    電気的に連結されるように、障壁金属層と湿潤層を順に
    形成する工程と、 前記湿潤層の上部に導電性金属層を形成する工程と、 前記導電性金属層の表面に存在する、吸着及び酸化によ
    り表面金属原子の移動特性を低下させる不純物と酸化物
    とをプラズマで洗浄エッチングして除去する工程と、 前記洗浄エッチングを行った反応炉で、相対的に低い温
    度で前記した導電性金属層をリフローさせて、前記した
    接触ホールを埋める工程とを含むことを特徴とする接触
    ホール埋立方法。
  2. 【請求項２】 前記基板は、第２導電型の不純物が高濃
    度でドーピングされた拡散領域が形成された第１導電型
    の半導体基板、または、導電性基板であることを特徴と
    する請求項１に記載の接触ホール埋立方法。
  3. 【請求項３】 前記障壁金属層を、ＴｉＮ、ＴｉＷ、Ｔ
    ｉＮＳｉ、ＴｉＷＮ、ＴｉＳｉ2およびＷＳｉ2のうち選
    択されたいずれか１つにより形成することを特徴とする
    請求項１に記載の接触ホール埋立方法。
  4. 【請求項４】 前記湿潤層を、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、
    ＴａおよびＭｏのうちいずれか１つにより形成すること
    を特徴とする請求項１に記載の接触ホール埋立方法。
  5. 【請求項５】 前記導電性金属層を、Ａｌ、Ｃｕ、Ｗ、
    Ｔｉ、ＴａおよびＭｏのうち選択されたいずれか１つに
    より形成することを特徴とする請求項１に記載の接触ホ
    ール埋立方法。
  6. 【請求項６】 前記導電性金属層の表面を、プラズマモ
    ジュールが設けられたリフロー反応炉で数Ｔｏｒｒ程度
    の圧力に維持した後、プラズマを生成させて洗浄エッチ
    ングすることを特徴とする請求項１に記載の接触ホール
    埋立方法。
  7. 【請求項７】 前記洗浄エッチング時反応ガスとして、
    導電性金属層の表面を、プラズマモジュールが設けられ
    たリフロー反応炉で数Ｔｏｒｒ程度の圧力に維持した
    後、プラズマを生成させて洗浄エッチングすることを特
    徴とする請求項１に記載の接触ホール埋立方法。
  8. 【請求項８】 前記洗浄エッチング時反応ガスとして、
    アルゴンまたはヘリウムを含む不活性ガスとＣｌ2、Ｓ
    ｉＣｌ4、ＢＣｌ3、ＣＨＦ3を含む酸化物除去用ガスを混
    合されたガスを用いることを特徴とする請求項６に記載
    の接触ホール埋立方法。
  9. 【請求項９】 前記導電性金属層の表面を３０〜１００
    オングストローム深さに洗浄エッチングすることを特徴
    とする請求項７または８に記載の接触ホール埋立方法。
  10. 【請求項１０】 前記プラズマを生成するプラズマ源と
    しては、ＴＣＰ（Ｔｒａｎｓｆｏｒｍｅｒ Ｃｏｕｐｌ
    ｅｄ Ｐｌａｓｍａ）、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ
    Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＲＩＥ（Ｒｅａｃｔ
    ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）、ＭＥＲＩＥ（Ｍａ
    ｇｎｅｔｉｃ Ｅｎｈａｎｃｅｄ Ｒｅａｃｔｉｖｅ
    Ｉｏｎ Ｅｔｃｈｉｎｇ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ
    Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）、Ｈｅｌ
    ｉｃｏｎおよびＭＯＲＩのうちいずれか１つを用いるこ
    とを特徴とする接触ホール埋立方法。
  11. 【請求項１１】 前記導電性金属層を３００〜５００℃
    にリフローすることを特徴とする請求項１に記載の接触
    ホール埋立方法。
  12. 【請求項１２】 前記導電性金属層を前記表面をエッチ
    ングするためのプラズマ状態中でリフローすることを特
    徴とする請求項１１に記載の接触ホール埋立方法。
JP8228549A 1995-09-15 1996-08-29 接触ホール埋立方法 Pending JPH09116015A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950030292A KR0170504B1 (ko) 1995-09-15 1995-09-15 접촉 홀 매립방법
KR95-30292 1995-09-15
US08/719,878 US5843837A (en) 1995-09-15 1996-09-25 Method of contact hole burying

Publications (1)

Publication Number Publication Date
JPH09116015A true JPH09116015A (ja) 1997-05-02

Family

ID=26631269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228549A Pending JPH09116015A (ja) 1995-09-15 1996-08-29 接触ホール埋立方法

Country Status (2)

Country Link
US (1) US5843837A (ja)
JP (1) JPH09116015A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094019A (ja) * 2003-09-19 2005-04-07 Agilent Technol Inc 光電子デバイスのウェハレベルパッケージおよびパッケージング方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037248A (en) * 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6177350B1 (en) * 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
US6391658B1 (en) * 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
KR100483430B1 (ko) * 2002-09-26 2005-04-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법.
JP2006269800A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997518A (en) * 1989-03-31 1991-03-05 Oki Electric Industry Co., Ltd. Method for forming an electrode layer by a laser flow technique
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back
US5554563A (en) * 1995-04-04 1996-09-10 Taiwan Semiconductor Manufacturing Company In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094019A (ja) * 2003-09-19 2005-04-07 Agilent Technol Inc 光電子デバイスのウェハレベルパッケージおよびパッケージング方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法

Also Published As

Publication number Publication date
US5843837A (en) 1998-12-01

Similar Documents

Publication Publication Date Title
EP0391562B1 (en) Semiconductor devices incorporating a tungsten contact and fabrication thereof
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
JP2978748B2 (ja) 半導体装置の製造方法
US5767015A (en) Metal plug with adhesion layer
JPH09116015A (ja) 接触ホール埋立方法
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPH08264531A (ja) 半導体装置及びその製造方法
JP3277855B2 (ja) 半導体装置の配線形成方法
US5340769A (en) Method for manufacturing semiconductor device having groove-structured isolation
JP2003273212A (ja) 積層構造体およびその製造方法
JP3348553B2 (ja) 接続孔の形成方法
JP2004000006U (ja) 半導体装置
JP2004000006U6 (ja) 半導体装置
KR0170504B1 (ko) 접촉 홀 매립방법
JPH07135188A (ja) 半導体装置の製造方法
JPH1167766A (ja) 半導体装置の製造方法
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100246100B1 (ko) 반도체 장치의 다층 배선 및 그 형성 방법
JPH08255770A (ja) 半導体装置の製造方法
JP3201318B2 (ja) 半導体装置の製造方法
JP2692845B2 (ja) 半導体装置の製造方法
JP3239460B2 (ja) 接続孔の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020212