JP2692845B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2692845B2
JP2692845B2 JP7969288A JP7969288A JP2692845B2 JP 2692845 B2 JP2692845 B2 JP 2692845B2 JP 7969288 A JP7969288 A JP 7969288A JP 7969288 A JP7969288 A JP 7969288A JP 2692845 B2 JP2692845 B2 JP 2692845B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7969288A
Other languages
English (en)
Other versions
JPH01253241A (ja
Inventor
仁 伊藤
錬平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7969288A priority Critical patent/JP2692845B2/ja
Publication of JPH01253241A publication Critical patent/JPH01253241A/ja
Application granted granted Critical
Publication of JP2692845B2 publication Critical patent/JP2692845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に基板の
表面処理方法に関する。
(従来の技術) 半導体装置の高集積化は、構成素子の微細化および高
密度化によってもたらされる。
例えば、現在1MDRAM 256KSRAMは1〜1.2μmの設計基
準で作られており、デバイスによっては更に微細なサブ
ミクロンの設計基準で作られようとしているものもあ
る。
しかしこの微細化および高密度化に伴い、半導体装置
の製造プロセスにはいろいろな問題が生じてきている。
例えば、配線を例にとると、設計基準の縮小で配線幅
は小さくなるのに対し、能動素子の増大で配線が複雑と
なり、電気的に接続しなければならない箇所も増大して
おり、また配線長そのものは増大する一方である。
このため、通常用いられているアルミニウムあるいは
アルミニウムを主体とした合金(Al:1%Si等)による配
線では、配線が切れるオープン不良、配線への電気的ス
トレスの増大によるエレクトロマイグレーションの発生
等を初め次のような問題も生じてきている。
例えば、電界効果型トランジスタ(FET)において
は、シリコン基板内に基板と反対の導電型を持つ拡散層
が形成されるが、この拡散層の深さは、ゲート長の制御
性をあげるためにますます浅くなる傾向にある。このよ
うに浅い拡散層上に、通常の写真食刻法、反応性イオン
エッチング法等を用いて配線のためのコンタクト孔を形
成した後、更に通常の方法によりAl:Si合金膜からなる
アルミニウム配線を形成し熱処理を行うと、Si原子とAl
原子との相互拡散によりAl原子がSi基板側に深く入り込
んで拡散層を破壊するいわゆる「ピット」と称する現象
がしばしば発生する。
また、この電気的接続は絶縁層に形成されるコンタク
ト孔を介して行われるが、コンタクト孔のアスペクト孔
(=コンタクト深さ/コンタクト幅)は増大する一方で
ある。このため、コンタクト孔底部での段切れ、コンタ
クト抵抗の増大等の問題も続発し、半導体装置の信頼性
の向上を阻む大きな問題となっていた。
これらの問題を解決するため、新しい配線材料や新し
い配線構造が提案されている。
そこで、タングステンやモリブデン(Mo)等の高融点
金属あるいはそれらのシリサイド膜を介在させコンタク
トの拡散障壁層とした構造や、電界効果トランジスタの
ゲート電極として上記高融点金属あるいはそれらのシリ
サイド膜を用いたものも提案されている。
例えば、コンタクト孔内に露呈するシリコン基板と配
線層としてのAlあるいはAl:Si合金との間に、原子の相
互拡散を抑制する目的で障壁層を設ける方法がある。こ
の場合、マグネトロンスパッタリング法でチタン(Ti)
を形成した後にシーケンシャルに化成スパッタリング法
で窒化チタンを形成し拡散障壁層として用いる方法等が
用いられている。
しかし、従来の方法では、薄膜形成の再現性に乏し
く、特にコンタクト孔のアスペクト比が増大するとスパ
ッタリング法では均一な障壁層を形成するのが困難であ
った。
そこで、最近は気相成長法を用いて高融点金属膜ある
いはそれらのシリサイド膜を形成する試みがなされてい
る。
特に、数Torrの減圧下でこれらの薄膜を形成する減圧
CVD法によれば、反応ガスのいわゆる「回り込み」現象
が起こり、アスペクト比の大きな溝あるいはコンタクト
孔の底部にも基板表面の平坦部と同様均一な膜厚の高融
点金属膜を形成することができる。
このため、上述のように微細なデザインルールで設計
され、微細な幅をもつ配線ラインが高密度に配列され、
狭小な接続部(コンタクト孔)をもつ超LSIの配線のた
めのメタライゼーションにとって、減圧CVD法は極めて
有効な薄膜形成方法である。
しかし、酸化しやすい金属膜を形成温度の高いCVD法
で形成すると、基板をCVD炉内から取り出すときに生じ
る、形成した金属膜表面の酸化が常に問題になった。
また、素子間を接続する配線は、配線の自由度および
動作速度の向上の目的から、多層化が必須となってい
る。
多層配線は配線金属と層間絶縁膜との積層の繰り返し
によって形成される。このため基板表面の段差は多層化
すればするほど大きくなり、特に配線の交差部や上層配
線と下層配線との接続部(ヴィアホール)での段差は大
きく被覆率の低下による配線の信頼性の低下が大きな問
題となっている。
そこで、この問題を解決するため、熱処理等により層
間絶縁膜を平坦化したり、ヴィアホールを導電性物質で
埋め込みヴィアホール段差をなくしたりするなど、基板
表面の平坦化のためのいろいろな方法が提案されてい
る。
この平坦化方法の1つとして、タングステン膜等の高
融点金属膜を減圧CVD法により選択的に形成する方法が
ある。この方法では、ある特定の条件下では、一回のCV
D工程で基板上の特定の領域にのみタングステン膜等の
高融点金属膜を形成することができる。この方法は、選
択CVD法と呼ばれ、半導体装置の製造プロセスを簡略化
し、信頼性の高い薄膜を自己整合的に形成できるため、
実用性の高い薄膜形成方法として注目されている。
タングステンの選択CVD法は、六フッ化タングステン
(WF6)等のタングステンのハロゲン化物と水素(H2
との混合ガスを反応ガスとして、シリコン、アルミニウ
ムおよびその合金、高融点金属等の導体上にのみ選択的
にタングステン膜を気相成長させるもので、シリコン酸
化膜等の絶縁膜上にはタングステン膜は形成されないと
いう特徴をもつデバイス形成上極めて有効な方法であ
る。
従来、アルミニウムおよびその合金上のヴィアホール
にタングステンを選択成長させる場合には、選択性の向
上および成膜の安定性向上のため、希フッ酸による前処
理を行っている。ところが、タングステン膜とアルミニ
ウムおよびその合金とのヴィアコンタクト抵抗が高くな
るという問題があった。
本発明者等はタングステンとアルミニウムおよびその
合金のヴィアコンタクト抵抗が高くなる原因について調
べた結果、アルミニウムおよびその合金の表面にヴィア
コンタクトの開孔時に形成されたと考えられる絶縁性の
高いフッ化物、炭化物、酸化物あるいはその混合物が存
在することを見出だした。
しかしこれ等フッ化物、炭化物、酸化物は、蒸気圧が
高く化学的に極めて安定な化合物であるため化学的に除
去することは困難である。
そこでスパッタリング法などにより真空中で物理的に
除去するのが最も効率的である。
しかし、物理的処理をおこなった後、連続的にタング
ステン膜の形成工程に入ると、スパッタリングにより、
酸化膜表面に形成された(タングリングボンドであると
考えられる)ダメージにより、酸化膜上にも膜の形成が
行われ、選択成長ができないという問題があった。
〔発明の構成〕
(発明が解決しようとする課題) 本発明は前記実情に鑑みてなされたもので、前記欠点
を解決し、容易に信頼性の高い半導体装置を提供するこ
とを目的とする。
(課題を解決するための手段) 本発明の第1では、ドライエッチングによりシリコン
酸化膜を処理する工程と、前記シリコン酸化膜表面を、
窒素、水素、酸素、アルゴン、ヘリウムの内少なくとも
一つ以上を含むガス雰囲気または水にさらし、前記シリ
コン酸化膜表面のダングリングボンドを不活性化する表
面処理工程とを含むことを特徴とする。
また本発明の第2では、半導体基板の表面に形成され
たシリコン酸化膜表面にコンタクト孔を形成する工程
と、このコンタクト孔内をスパッタリングにより清浄化
する清浄化工程と、前記シリコン酸化膜表面を所定のガ
ス雰囲気または液体雰囲気にさらし、前記シリコン酸化
膜表面のダングリングボンドを不活性化して安定化する
表面処理工程と、選択的気相成長法により前記コンタク
ト孔内に選択的に導体層を形成する導体層形成工程とを
含むことを特徴とする。
(作用) 上記第1の構成によれば、シリコン酸化膜表面を窒
素、水素、酸素、アルゴン、ヘリウムの内少なくとも一
つ以上を含むガス雰囲気または水にさらし、シリコン酸
化膜表面のダングリングボンドを不活性化することによ
り、スパッタリング、反応性イオンエッチング、ケミカ
ルドライエッチング等のドライエッチングが施され活性
になったシリコン酸化膜の表面に存在しているダングリ
ングボンドにガス分子およびガス原子または水を吸着さ
せ、シリコン酸化膜表面をガスの吸着に対して不活性に
する。
また本発明の第2の構成によれば、選択CVD法による
導体層の形成に先立ち、シリコン酸化膜表面を所定のガ
ス雰囲気または液体雰囲気にさらし、前記シリコン酸化
膜表面のダングリングボンドを不活性化して安定化する
ようにしているため、まずアルミニウムおよびその合金
の表面に形成されたフッ化物、炭化物、酸化物あるいは
その混合物をスパッタリングにより除去できるためヴィ
アコンタクト抵抗を低くすることができる。そして、ま
た、真空中でのスパッタリングにより生じた酸化膜表面
のダメージは、基板を窒素、酸素あるいは水分を含む雰
囲気中で処理することにより、スパッタリングによって
生じたシリコンのダングリングポンドに−N、−O、−
OHを結合することにより回復することができ、選択性を
維持することができる (実施例) 以下、本発明の実施例について、図面を参照しつつ詳
細に説明する。
実施例1 第1図(a)乃至第1図(d)は、本発明の半導体装
置の製造方法における1実施例の工程を示す図である。
まず、第1図(a)に示すごとく、素子形成のなされ
たシリコン基板11上に、絶縁膜12を介して膜厚8000Åの
アルミニウム層を堆積し、PEP工程と反応性イオンエッ
チング(RIE)工程とによって、このアルミニウム層を
パターニングし、第1のアルミニウム配線層13を形成す
る。
次いで、第1図(b)に示すごとく、プラズマCVD法
により、シラン(SiH4)と酸素(O2)とを原料ガスとし
て用いて、層間絶縁膜として、膜厚14000Åの酸化シリ
コン膜14を堆積する。
続いて、PEP工程とフッ素系ガスを用いた反応性イオ
ンエッチング(RIE)工程とによって、第1図(c)に
示すごとく、酸化シリコン膜14内にヴィアホール15を形
成する。
この後、スパッタリング装置内で、上記基板の表面を
エッチングする。ここでエッチング条件としてはアルゴ
ン(Ar)ガスの流量10cc/min、圧力2×10-3Torr、高周
波電力300W、基板バイアス−800V、エッチング時間を約
1分として、第1のアルミニウム配線層13の表面を約12
0Å、酸化シリコン膜14表面を約150Åエッチングする。
このようにして、ヴィアホール15内に付着するフッ化
物、炭化物、酸化物等を除去した後、この基板を大気中
に10分間放置する。この工程で、シリコンのダングリン
グボンドに−N,−O,−OHを結合することで、スパッタリ
ングにより生じた酸化シリコン膜14表面のダメージは回
復する。
そして最後に、第1図(d)に示すごとく、選択CVD
法により、ヴィアホール15内にのみ選択的にタングステ
ン膜16を埋め込む。このタングステン膜16の堆積条件
は、通常のコールドウォールタイプのCVD装置を用い、
堆積温度300℃、堆積圧力0.2Torr、六フッ化タングステ
ンWF6流量10cc/min,シランSiH4流量10cc/min、水素H2
量500cc/minとした。この時の成長速度は約500Å/minで
あった。
このようにして、極めて選択性よくヴィアホール15内
にタングステン膜16を埋め込むことができ、コンタクト
性も極めて良好なものとなっている。
なお、上記実施例では、アルミニウムと酸化シリコン
が混在する基板の表面処理について説明したが、シリコ
ン、モリブデン、タングステン、チタン、チタンナイト
ライド等と酸化シリコンが混在する基板の表面処理につ
いても有効である。
また、上記実施例では、大気中で表面処理を行った
が、表面処理に用いるガスとしては、酸素、窒素、水蒸
気なとでもよい。さらには、水等の液体でもよい。また
処理温度は、0℃〜400℃の範囲とする。
実施例2 次に、本発明の第2の実施例について説明する。
まず、第2図(a)に示すごとく、素子形成のなされ
たシリコン基板21上に、CVD法により絶縁膜22を形成し
た後、マグネトロンスパッタリング法により、アルミニ
ウムシリコン合金膜(Al:Si)23を形成し、通常のリソ
グラフィーによりこれをパターニングする。
この後、第2図(b)に示すごとく、プラズマCVD法
により、層間絶縁膜として、酸化シリコン膜24を堆積
し、通常のリソグラフィー工程と反応性イオンエッチン
グ工程とによって、内径1μm、深さ1.4μmのコンタ
クト孔25を形成する。このようにして形成されたコンタ
クト孔25の底部のアルミニウムシリコン合金膜23表面に
は、空気中の酸素によって表面が酸化されてできた酸化
膜と、さらにコンタクト孔25の開孔に際しての反応性イ
オンエッチング時に表面がダメージを受けたところに、
エッチングガスのフッ素Fおよび炭素Cを取り込むこと
によってこれらの元素からなる薄膜などからなる付着層
26が形成されている。
そこで、第2図(c)に示すごとく、配線層としての
タングステン層27の形成に先立ちまず、前記実施例1と
同様にして、アルゴンのマグネトロンスパッタリングに
より基板表面をエッチングする。これによりアルミニウ
ムシリコン合金膜23表面の付着層26は除去される。しか
し、アルゴンプラズマによって酸化シリコン膜24表面も
ダメージを受けており、この状態ではタングステンの選
択成長は不可能であるため、次の工程を付加する。
すなわち、マグネトロンスパッタリング後、0.2Tor
r、500℃の窒素N2雰囲気中に2分間表面をさらす。これ
により酸化シリコン膜24表面のダングリングボンドに窒
素が吸着して不活性になるものと思われる。
この後、第2図(d)に示すごとく、選択CVD法によ
り、コンタクト孔内にタングステン膜27を埋め込む。こ
の時のタングステン膜の選択成長条件は、堆積温度280
℃、六フッ化タングステンWF6流量10cc/min、シランSiH
4流量4cc/min、水素H2流量1000cc/minとした。
そして、このCVD装置内でそのまま窒素ガスを流しつ
つ高周波放電を行い、3分間のプラズマ処理を行う。
このようにして、極めて選択性よくコンタクト孔内に
タングステン膜27が埋め込まれ、かつ、タングステン膜
27の表面は窒化されて安定な状態となっており、酸化さ
れることはない。
なお上記実施例では、500℃に基板を加熱し窒素雰囲
気に酸化シリコン表面をさらす方法について説明した
が、窒素雰囲気に限定されることなく、水素、アルゴ
ン、ヘリウム等の気体雰囲気でもよい。また、基板を加
熱する代わりに、窒素プラズマ、水素プラズマを用いて
もよい。このときは放電出力を100W以下とするのが望ま
しい。
また、上記実施例では、タングステン膜の成長後のプ
ラズマ処理によって表面を安定化させるようにしたが、
この安定化処理は単に熱処理のみでもよいし、マイクロ
波放電でもよい。熱処理温度としては、90〜600℃の範
囲となるように設定する。さらに、用いるガスとして
も、水素、窒素等も有効である。
更に、上記実施例では、タングステン膜の安定化処理
について説明したが、チタン、タンタル等他の金属膜に
も適用可能であることはいうまでもない。また、化学的
気相成長法による成膜工程のみならず物理的気相成長法
による成膜工程にも適用可能である。
実施例3 次に、本発明の第3の実施例について説明する。
先ず、第3図(a)に示すごとく、素子分離用の絶縁
膜として酸化シリコン膜32を形成し素子分離のなされた
p型の単結晶シリコン基板31内に、ヒ素を用いて不純物
拡散を行いn型の拡散層33を形成した後、更に表面に酸
化シリコン膜34を形成し、これを通常のリソグラフィー
工程と反応性イオンエッチング工程とによって、コンタ
クト孔35を形成する。
次いで、希フッ酸処理をおこない、コンタクト孔35の
底部および酸化シリコン膜34の表面をエッチングし清浄
化する。
このようにして清浄化のなされた基板表面を、第3図
(b)に示すごとく、600℃の窒素N2雰囲気中(N2流量1
00cc/min)に30分間さらす。このとき、コンタクト孔35
の底部の拡散層33表面が窒化されることはない。仮に窒
化されたとしても、数原子層以内である。一方、酸化シ
リコン層34表面のダングリングボンドDには窒素が吸着
して、Si−N−NあるいはSi≡N結合をつくることによ
り、酸化シリコン膜34表面のダングリングボンド密度は
大幅に減少する。
この後、第3図(c)に示すごとく、Si2H4Cl2−HCl
系のガス雰囲気中で、コンタクト孔35の底部の拡散層33
表面から単結晶シリコン膜36を選択的にエピタキシャル
成長させる。この時の成長温度条件は700〜1000℃とす
る。
このようにして単結晶シリコン膜36が極めて選択性よ
くコンタクト孔35内に形成される。窒素雰囲気中での加
熱処理を行わない場合は、酸化シリコン膜34表面のダン
グリングボンドに、Si2H4Cl2が吸着し易いことから、長
時間滞留する間にこのSi2H4Cl2が熱分解を生じ、酸化シ
リコン膜34表面にも単結晶シリコン膜が成長してしまっ
ていたのに対し、この加熱処理によって選択性が向上す
る。ここで、HClは酸化シリコン膜表面をクリーニング
することにより選択性を高めている。
なお、この後、通常の方法で、この単結晶シリコン膜
36にコンタクトするように、Al:Si膜からなる配線層が
形成される。
〔発明の効果〕
以上説明してきたように、本発明の方法によれば、ド
ライエッチングによりシリコン酸化膜を処理した後、表
面を、窒素、水素、酸素、アルゴン、ヘリウムの内少な
くとも一つ以上を含むガス雰囲気または水にさらし、前
記シリコン酸化膜表面のダングリングボンドを不活性化
するようにしているため、シリコン酸化膜表面をガスの
吸着に対して不活性にすることができる。
さらにまた、選択CVD法による薄膜の形成に先立ち、
基板表面を所定のガス雰囲気にさらし表面処理するよう
にしているため、前工程によって生じたシリコンのダン
グリングボンドに−N、−O、−OHを結合することによ
り回復することができ、選択性を維持することができ
る。
【図面の簡単な説明】
第1図(a)乃至第1図(d)は本発明第1の実施例の
半導体装置の製造方法を示す図、第2図(a)乃至第2
図(d)は本発明第2の実施例の半導体装置の製造方法
を示す図、第3図(a)乃至第3図(c)は本発明第3
の実施例の半導体装置の製造方法を示す図である。 11……シリコン基板、12……絶縁膜、13……第1のアル
ミニウム層、14……酸化シリコン膜、15……ヴィアホー
ル、16……タングステン膜、21……シリコン基板、22…
…絶縁膜、23……アルミニウムシリコン合金膜、24……
酸化シリコン膜、25……コンタクト孔、26……付着層、
27……タングステン膜、31……単結晶シリコン基板、32
……酸化シリコン膜、33……拡散層、34……酸化シリコ
ン膜、35……コンタクト孔、36……単結晶シリコン膜。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】ドライエッチングによりシリコン酸化膜を
    処理する工程と、 前記シリコン酸化膜表面を、窒素、水素、酸素、アルゴ
    ン、ヘリウムの内少なくとも一つ以上を含むガス雰囲気
    または水にさらし、前記シリコン酸化膜表面のダングリ
    ングボンドを不活性化する表面処理工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】半導体基板の表面に形成されたシリコン酸
    化膜表面にコンタクト孔を形成する工程と、 このコンタクト孔内をスパッタリングにより清浄化する
    清浄化工程と、 前記シリコン酸化膜表面を所定のガス雰囲気または液体
    雰囲気にさらし、前記シリコン酸化膜表面のダングリン
    グボンドを不活性化して安定化する表面処理工程と、 選択的気相成長法により、前記コンタクト孔内に選択的
    に導体層を形成する導体層形成工程と、 を含むことを特徴とする半導体装置の製造方法。
JP7969288A 1988-03-31 1988-03-31 半導体装置の製造方法 Expired - Fee Related JP2692845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7969288A JP2692845B2 (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7969288A JP2692845B2 (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01253241A JPH01253241A (ja) 1989-10-09
JP2692845B2 true JP2692845B2 (ja) 1997-12-17

Family

ID=13697257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7969288A Expired - Fee Related JP2692845B2 (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2692845B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738391B2 (ja) * 1988-09-07 1995-04-26 富士通株式会社 半導体装置の製造方法
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
US8227344B2 (en) * 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers

Also Published As

Publication number Publication date
JPH01253241A (ja) 1989-10-09

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
JPH02230739A (ja) 耐火金属の付着方法
KR940000906B1 (ko) 반도체장치의 제조방법
JPS6333569A (ja) 金属薄膜の製造方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPH10199881A (ja) 半導体装置の製造方法
JPH09116015A (ja) 接触ホール埋立方法
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP3266492B2 (ja) 半導体装置の製造方法
JP2692845B2 (ja) 半導体装置の製造方法
US7365003B2 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP2726438B2 (ja) 薄膜形成装置
JP2705621B2 (ja) 半導体装置の製造方法
US6335282B1 (en) Method of forming a titanium comprising layer and method of forming a conductive silicide contact
KR0170504B1 (ko) 접촉 홀 매립방법
JPH1167766A (ja) 半導体装置の製造方法
JPH02139932A (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
US6136670A (en) Semiconductor processing methods of forming contacts between electrically conductive materials
JPH0360126A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees