JPH0738391B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0738391B2 JPH0738391B2 JP63222273A JP22227388A JPH0738391B2 JP H0738391 B2 JPH0738391 B2 JP H0738391B2 JP 63222273 A JP63222273 A JP 63222273A JP 22227388 A JP22227388 A JP 22227388A JP H0738391 B2 JPH0738391 B2 JP H0738391B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- coating
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 選択成長させたタングステンを用いて信頼性が高く且つ
表面が平坦な配線を形成した半導体装置を製造する方法
に関し、 細く且つ厚いＷの電極・配線を容易に選択成長させるこ
とができるようにし、信頼性が高く且つ表面の平坦性が
良好な電極・配線層及び絶縁層をもつ半導体装置を提供
できるようにすることを目的とし、 絶縁膜上に第一の被膜を形成する工程と、次いで、該第
一の被膜並びに前記絶縁膜を選択的にエッチングして配
線用の溝を形成する工程と、次いで、前記第一の被膜と
同種の第二の被膜を形成する工程と、次いで、該第二の
被膜を異方性エッチングして前記溝内の底に下地を表出
させる工程と、次いで、前記第一並びに第二の被膜と反
応してシリサイドを構成し得ると共にタングステンを選
択的に選択成長させる際の核と成りえる第三の被膜を形
成する工程と、次いで、熱処理を行って前記第一並びに
第二の被膜と第三の被膜とを反応させて前記溝内の底に
在る第三の被膜を除きシリサイド化する工程と、次い
で、前記溝内の底に在る第三の被膜を除くシリサイド膜
並びに反応しきれなかった第一乃至第三の被膜を全て除
去する工程と、次いで、前記溝内の底に在る第三の被膜
を核として該溝を埋めるタングステンの配線を選択的に
成長させる工程とを含んでなるよう構成する。
表面が平坦な配線を形成した半導体装置を製造する方法
に関し、 細く且つ厚いＷの電極・配線を容易に選択成長させるこ
とができるようにし、信頼性が高く且つ表面の平坦性が
良好な電極・配線層及び絶縁層をもつ半導体装置を提供
できるようにすることを目的とし、 絶縁膜上に第一の被膜を形成する工程と、次いで、該第
一の被膜並びに前記絶縁膜を選択的にエッチングして配
線用の溝を形成する工程と、次いで、前記第一の被膜と
同種の第二の被膜を形成する工程と、次いで、該第二の
被膜を異方性エッチングして前記溝内の底に下地を表出
させる工程と、次いで、前記第一並びに第二の被膜と反
応してシリサイドを構成し得ると共にタングステンを選
択的に選択成長させる際の核と成りえる第三の被膜を形
成する工程と、次いで、熱処理を行って前記第一並びに
第二の被膜と第三の被膜とを反応させて前記溝内の底に
在る第三の被膜を除きシリサイド化する工程と、次い
で、前記溝内の底に在る第三の被膜を除くシリサイド膜
並びに反応しきれなかった第一乃至第三の被膜を全て除
去する工程と、次いで、前記溝内の底に在る第三の被膜
を核として該溝を埋めるタングステンの配線を選択的に
成長させる工程とを含んでなるよう構成する。
本発明は、選択成長させたタングステン（Ｗ）を用いて
信頼性が高く且つ表面が平坦な配線を形成した半導体装
置を製造する方法に関する。
信頼性が高く且つ表面が平坦な配線を形成した半導体装
置を製造する方法に関する。
半導体装置に於いては、高集積化が進展するにつれ、微
細な電極・配線の形成に対する要求が厳しくなってい
る。この要求に応える為、現在のリソグラフィ技術及び
エッチング技術を適用することで微細なパターンを得る
ことができるアルミニウム（Al）合金電極・配線に関す
る技術が提供されているが、そのような電極・配線も、
更に微細化されてくるとマイグレーションが発生し易く
なるなどで信頼性が低下してくる。
細な電極・配線の形成に対する要求が厳しくなってい
る。この要求に応える為、現在のリソグラフィ技術及び
エッチング技術を適用することで微細なパターンを得る
ことができるアルミニウム（Al）合金電極・配線に関す
る技術が提供されているが、そのような電極・配線も、
更に微細化されてくるとマイグレーションが発生し易く
なるなどで信頼性が低下してくる。
近年、多用されるようになったＷはAlに比較して熱膨張
率が小さく、しかも、原子間の結合が強力であることか
ら、半導体装置の電極・配線に使用した場合に高い信頼
性が得られる。然しながら、一般に、Ｗは下地の絶縁膜
に対する密着性がAlに劣り、そして、内部応力も高いこ
とから、成膜時或いは熱処理時に剥離し易い旨の問題が
ある。また、電極・配線間距離が小さくなると、それ等
の間を絶縁膜で完全に埋めることは困難となり、電気的
絶縁分離の不良を起こし易い。
率が小さく、しかも、原子間の結合が強力であることか
ら、半導体装置の電極・配線に使用した場合に高い信頼
性が得られる。然しながら、一般に、Ｗは下地の絶縁膜
に対する密着性がAlに劣り、そして、内部応力も高いこ
とから、成膜時或いは熱処理時に剥離し易い旨の問題が
ある。また、電極・配線間距離が小さくなると、それ等
の間を絶縁膜で完全に埋めることは困難となり、電気的
絶縁分離の不良を起こし易い。
従って、信頼性が高く、且つ、平坦性良好な電極・配線
層及び絶縁層の実現が望まれる。
層及び絶縁層の実現が望まれる。
従来、絶縁膜に配線を埋め込む溝を形成し、その溝に於
ける側壁に半導体薄膜或いは金属薄膜を形成し、その
後、該溝内の側壁に於ける薄膜上にＷを選択成長させて
埋め込むことで平坦な電極・配線層及び絶縁層を実現す
る技術が提供されている（要すれば、特開昭62-141740
号公報参照）。
ける側壁に半導体薄膜或いは金属薄膜を形成し、その
後、該溝内の側壁に於ける薄膜上にＷを選択成長させて
埋め込むことで平坦な電極・配線層及び絶縁層を実現す
る技術が提供されている（要すれば、特開昭62-141740
号公報参照）。
前記従来の技術に於いては、電極・配線となるＷを溝内
の側面から選択成長させているので、溝の幅が狭く且つ
深い場合には、溝の上部で成長速度が大きくなって、そ
の中央から下の部分に空隙を生ずる旨の欠点がある。
の側面から選択成長させているので、溝の幅が狭く且つ
深い場合には、溝の上部で成長速度が大きくなって、そ
の中央から下の部分に空隙を生ずる旨の欠点がある。
本発明は、細く且つ厚いＷの電極・配線を容易に選択成
長させることができるようにし、信頼性が高く且つ表面
の平坦性が良好な電極・配線層及び絶縁層をもつ半導体
装置を提供できるようにする。
長させることができるようにし、信頼性が高く且つ表面
の平坦性が良好な電極・配線層及び絶縁層をもつ半導体
装置を提供できるようにする。
本発明に依る半導体装置の製造方法に於いては、絶縁膜
（例えば第二のPSG膜４）上にシリサイド可能な第一の
被膜（例えばTi膜５或いは多結晶シリコン膜９）を形成
する工程と、次いで、該第一の被膜並びに該絶縁膜を選
択的にエッチングして配線用の溝（例えば配線用の溝4
A）を形成する工程と、次いで、前記第一の被膜と同種
の第二の被膜（例えばTi膜６或いは多結晶シリコン膜1
0）を形成する工程と、次いで、該第二の被膜を異方性
エッチングして前記溝内の底に下地を表出させる工程
と、次いで、前記第一並びに第二の被膜と反応してシリ
サイド化し得ると共にタングステンを選択成長させる際
の核となり得る第三の被膜（例えばアモルファス・シリ
コン膜７或いはＷ膜11）を形成する工程と、次いで、熱
処理を行って前記第一並びに第二の被膜と第三の被膜と
を反応させて前記溝内の底に在る第三の被膜を除きシリ
サイド化する工程と、次いで、前記溝内の底に在る第三
の被膜を除くシリサイド膜（例えばTiSi2膜６′或いはW
Si2膜10′）並びに反応しきれなかった第一乃至第三の
被膜を全て除去する工程と、次いで、前記溝内の底に在
る第三の被膜を核として該溝を埋めるタングステンの配
線（例えば配線８）を選択成長させる工程とを含んでな
るよう構成する。
（例えば第二のPSG膜４）上にシリサイド可能な第一の
被膜（例えばTi膜５或いは多結晶シリコン膜９）を形成
する工程と、次いで、該第一の被膜並びに該絶縁膜を選
択的にエッチングして配線用の溝（例えば配線用の溝4
A）を形成する工程と、次いで、前記第一の被膜と同種
の第二の被膜（例えばTi膜６或いは多結晶シリコン膜1
0）を形成する工程と、次いで、該第二の被膜を異方性
エッチングして前記溝内の底に下地を表出させる工程
と、次いで、前記第一並びに第二の被膜と反応してシリ
サイド化し得ると共にタングステンを選択成長させる際
の核となり得る第三の被膜（例えばアモルファス・シリ
コン膜７或いはＷ膜11）を形成する工程と、次いで、熱
処理を行って前記第一並びに第二の被膜と第三の被膜と
を反応させて前記溝内の底に在る第三の被膜を除きシリ
サイド化する工程と、次いで、前記溝内の底に在る第三
の被膜を除くシリサイド膜（例えばTiSi2膜６′或いはW
Si2膜10′）並びに反応しきれなかった第一乃至第三の
被膜を全て除去する工程と、次いで、前記溝内の底に在
る第三の被膜を核として該溝を埋めるタングステンの配
線（例えば配線８）を選択成長させる工程とを含んでな
るよう構成する。
前記手段を取ることに依り、配線用の溝を埋めるＷから
なる配線は該溝の底から選択成長が開始されるので、内
部に空隙が発生する虞は殆どなく、従って、細く且つ厚
い配線を容易に形成することができる。
なる配線は該溝の底から選択成長が開始されるので、内
部に空隙が発生する虞は殆どなく、従って、細く且つ厚
い配線を容易に形成することができる。
第１図乃至第10図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
第１図参照 （１）通常の技法を適用することに依り、シリコン半導
体基板１に二酸化シリコン（SiO2）からなる素子間分離
絶縁膜２を形成する。
体基板１に二酸化シリコン（SiO2）からなる素子間分離
絶縁膜２を形成する。
（２）化学気相成長（chemical vapor deposition:CV
D）法を適用することに依り、厚さが例えば0.8〔μｍ〕
である第一の燐珪酸ガラス（phosphosilicate glass:PS
G）膜３を形成する。
D）法を適用することに依り、厚さが例えば0.8〔μｍ〕
である第一の燐珪酸ガラス（phosphosilicate glass:PS
G）膜３を形成する。
（３）通常の技法を適用することに依り、PSG膜３に電
極コンタクト窓（図示せず）を形成する。
極コンタクト窓（図示せず）を形成する。
（４）モノシラン（SiH4）還元法を適用することに依
り、前記電極コンタクト窓内にＷを選択成長させて埋め
る。
り、前記電極コンタクト窓内にＷを選択成長させて埋め
る。
第２図参照 （５）バイポーラ・トランジスタ或いはMISトランジス
タなどに必要とされる諸領域を形成してから、CVD法を
適用することに依り、厚さが例えば1.2〔μｍ〕である
第二のPSG膜４を成長させる。
タなどに必要とされる諸領域を形成してから、CVD法を
適用することに依り、厚さが例えば1.2〔μｍ〕である
第二のPSG膜４を成長させる。
（６）スパッタリング法を適用することに依り、厚さ例
えば500〔Å〕のチタン（Ti）膜５を形成する。
えば500〔Å〕のチタン（Ti）膜５を形成する。
第３図参照 （７）フォト・リソグラフィ技術に於けるレジスト・プ
ロセス及び反応性イオン・エッチング（reactive ion e
tching:RIE）法を適用することに依り、Ti膜５及びPSG
膜４の選択的エッチングを行って配線用の溝4Aを形成す
る。
ロセス及び反応性イオン・エッチング（reactive ion e
tching:RIE）法を適用することに依り、Ti膜５及びPSG
膜４の選択的エッチングを行って配線用の溝4Aを形成す
る。
第４図参照 （８）スパッタリング法を適用することに依り、厚さ例
えば500〔Å〕のTi膜６を形成する。
えば500〔Å〕のTi膜６を形成する。
第５図参照 （９）エッチング・ガスをCF4とするRIE法を適用するこ
とに依り、Ti膜６の異法性エッチングを行い、溝4A内の
側壁に被着されたもの以外を除去する。
とに依り、Ti膜６の異法性エッチングを行い、溝4A内の
側壁に被着されたもの以外を除去する。
第６図参照 （10）スパッタリング法を適用することに依り、厚さが
例えば1000〔Å〕のアモルファス・シリコン膜７を堆積
する。
例えば1000〔Å〕のアモルファス・シリコン膜７を堆積
する。
第７図参照 （11）窒素雰囲気中で温度620〔℃〕、時間60〔秒〕の
熱処理を行ってTi膜５及び６とアモルファス・シリコン
膜７とを反応させる。
熱処理を行ってTi膜５及び６とアモルファス・シリコン
膜７とを反応させる。
このようにすると、溝4A内の底に在るをアルファス・シ
リコン膜７のみがそのまま残り、他の部分ではチタン・
シリサイド（TiSi2）膜６′に変換される。
リコン膜７のみがそのまま残り、他の部分ではチタン・
シリサイド（TiSi2）膜６′に変換される。
第８図参照 （12）温度70〔℃〕のH2O2／NH4OH水溶液中に浸漬し、T
iSi2膜６′を除去して溝4A内にはアモルファス・シリコ
ン膜７のみを残す。
iSi2膜６′を除去して溝4A内にはアモルファス・シリコ
ン膜７のみを残す。
第９図参照 （13）水素（H2）還元法を適用することに依り、アモル
ファス・シリコン膜７を核とし、溝4Aの底から厚さ例え
ば１〔μｍ〕のＷを成長させて配線８を形成する。
ファス・シリコン膜７を核とし、溝4Aの底から厚さ例え
ば１〔μｍ〕のＷを成長させて配線８を形成する。
この場合に於けるＷの成長条件は、 温度:400〔℃〕 ガス：WF6 流量:10〔sccm〕 H2：〔slm〕 圧力:0.2〔Torr〕 とした。
第10図参照 （14）窒素雰囲気中で温度900〔℃〕、時間20〔分〕の
熱処理を行ってアモルファス・シリコン膜７とＷからな
る配線８と反応させる。
熱処理を行ってアモルファス・シリコン膜７とＷからな
る配線８と反応させる。
このようにすると、配線８はSiを含有したＷからなる配
線８′に変換され、下地とのコンタクト特性が良好にな
る。
線８′に変換され、下地とのコンタクト特性が良好にな
る。
（15）この後、周知技術を適用し、例えば、PSG膜の成
長、コンタクト窓の開口、Al配線の形成、カバー膜の成
長、ボンディング用窓の開口などを行って完成させるも
のである。
長、コンタクト窓の開口、Al配線の形成、カバー膜の成
長、ボンディング用窓の開口などを行って完成させるも
のである。
前記実施例に於いては、溝4A内の側壁及び第二のPSG膜
４の表面に残した金属膜はTi膜６及び５であったが、こ
れは、例えば、Ｗ、モリブデン（Mo）、コバルト（C
o）、ジルコニウム（Zr）、ハフニウム（Hf）などに代
替することができる。また、スパッタリング法で形成し
たアモルファス・シリコン膜７の代わりにCVD法に依る
多結晶シリコン膜或いはアモルファス・シリコン膜を用
いることもできる。
４の表面に残した金属膜はTi膜６及び５であったが、こ
れは、例えば、Ｗ、モリブデン（Mo）、コバルト（C
o）、ジルコニウム（Zr）、ハフニウム（Hf）などに代
替することができる。また、スパッタリング法で形成し
たアモルファス・シリコン膜７の代わりにCVD法に依る
多結晶シリコン膜或いはアモルファス・シリコン膜を用
いることもできる。
第11図乃至第18図は本発明に於ける他の実施例を解説す
る為の工程要所に於ける半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。尚、第
１図乃至第10図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。また、第１図
及び第２図に関して説明した工程（１）乃至（５）迄は
本実施例に於いて変わりないので、その次の段階から説
明する。
る為の工程要所に於ける半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。尚、第
１図乃至第10図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。また、第１図
及び第２図に関して説明した工程（１）乃至（５）迄は
本実施例に於いて変わりないので、その次の段階から説
明する。
第11図参照 （１）CVD法を適用することに依り、厚さ例えば1000
〔Å〕の多結晶シリコン膜９を形成する。
〔Å〕の多結晶シリコン膜９を形成する。
第12図参照 （２）フォト・リソグラフィ技術に於けるレジスト・プ
ロセス並びにRIE法を適用することに依り、多結晶シリ
コン膜９及びPSG膜４の選択的エッチングを行って配線
用の溝4Aを形成する。
ロセス並びにRIE法を適用することに依り、多結晶シリ
コン膜９及びPSG膜４の選択的エッチングを行って配線
用の溝4Aを形成する。
第13図参照 （３）CVD法を適用することに依り、厚さ例えば1000
〔Å〕の多結晶シリコン膜10を形成する。
〔Å〕の多結晶シリコン膜10を形成する。
第14図参照 （４）エッチング・ガスをCF4＋O2とするRIE法を適用す
ることに依り、多結晶シリコン膜10の異方性エッチング
を行い、溝4A内の側壁に被着されたもの以外を除去す
る。
ることに依り、多結晶シリコン膜10の異方性エッチング
を行い、溝4A内の側壁に被着されたもの以外を除去す
る。
第15図参照 （５）スパッタリング法を適用することに依り、厚さが
例えば1000〔Å〕のＷ膜11を堆積する。
例えば1000〔Å〕のＷ膜11を堆積する。
第16図参照 （６）窒素雰囲気中で温度800〔℃〕、時間60〔秒〕の
熱処理を行って多結晶シリコン膜９及び10とＷ膜11とを
反応させる。
熱処理を行って多結晶シリコン膜９及び10とＷ膜11とを
反応させる。
このようにすると、溝4A内の底に在るＷ膜11のみがその
まま残り、他の部分ではタングステン・シリサイド（WS
i2）膜10′に変換される。
まま残り、他の部分ではタングステン・シリサイド（WS
i2）膜10′に変換される。
第17図参照 （７）エッチング・ガスをSF6とする等方性のプラズマ
・エッチング法を適用することに依り、WSi2膜10′を除
去して溝4A内にはＷ膜11のみを残す。
・エッチング法を適用することに依り、WSi2膜10′を除
去して溝4A内にはＷ膜11のみを残す。
この工程では、Ｗ膜11も僅かにエッチングされるが、Ｗ
に対して選択比が大きい条件でWSi2を除去すれば問題は
ない。
に対して選択比が大きい条件でWSi2を除去すれば問題は
ない。
ここで、エッチング条件を例示すると、 SF6の流量:25〔sccm〕 圧力:0.2〔Torr〕 高周波パワー密度:0.4〔W/cm2〕 である。
第18図参照 （８）温度900〔℃〕、時間10〔分〕の熱処理を行った
後、H2還元法を適用することに依り、Ｗ膜11を核とし、
溝4Aの底から厚さ例えば１〔μｍ〕のＷを成長させて配
線８を形成する。
後、H2還元法を適用することに依り、Ｗ膜11を核とし、
溝4Aの底から厚さ例えば１〔μｍ〕のＷを成長させて配
線８を形成する。
この場合に於けるＷの成長条件は、 温度:400〔℃〕 ガス：WF6 流量:10〔sccm〕 H2:2〔slm〕 圧力:0.2〔Torr〕 とした。
（９）この後、周知技術を適用し、例えば、PSG膜の成
長、コンタクト窓の開口、Al配線の形成、カバー膜の成
長、ボンディング用窓の開口などを行って完成させるも
のである。
長、コンタクト窓の開口、Al配線の形成、カバー膜の成
長、ボンディング用窓の開口などを行って完成させるも
のである。
本発明に依る半導体装置の製造方法に於いては、絶縁膜
に形成した配線用の溝の底にＷを選択成長させる際の核
となる被膜を形成し、その後、該配線用の溝を埋めるよ
うにＷからなる配線を形成するようにしている。
に形成した配線用の溝の底にＷを選択成長させる際の核
となる被膜を形成し、その後、該配線用の溝を埋めるよ
うにＷからなる配線を形成するようにしている。
前記構成を採ることに依り、配線用の溝を埋めるＷから
なる配線は該溝の底から選択成長が開始され、従って、
内部に空隙が発生する虞は殆どなく、従って、細く且つ
厚い配線を容易に形成することができる。また、配線用
の溝内にＷからなる配線を選択成長させているので、ウ
エハ全面に成長させる場合に比較すると配線に加わる外
力は小さいから剥離し難い。更にまた、ＷはAlに比較
し、熱膨張率が小さく、原子間の結合が強い為、半導体
装置の配線に使用した場合、高い信頼性が得られる。
なる配線は該溝の底から選択成長が開始され、従って、
内部に空隙が発生する虞は殆どなく、従って、細く且つ
厚い配線を容易に形成することができる。また、配線用
の溝内にＷからなる配線を選択成長させているので、ウ
エハ全面に成長させる場合に比較すると配線に加わる外
力は小さいから剥離し難い。更にまた、ＷはAlに比較
し、熱膨張率が小さく、原子間の結合が強い為、半導体
装置の配線に使用した場合、高い信頼性が得られる。
このようなことから、本発明を実施して得られる半導体
装置は、その配線層も絶縁層も平坦であって、高集積化
した場合の信頼性は非常に高いものとなる。
装置は、その配線層も絶縁層も平坦であって、高集積化
した場合の信頼性は非常に高いものとなる。
第１図乃至第10図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第11図乃至
第18図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１はシリコン半導体基板、２は素子間分離
絶縁膜、３は第一のPSG膜、４は第二のPSG膜、4Aは配線
用の溝、５はTi膜、６はTi膜、７はアモルファス・シリ
コン膜、８はＷからなる配線をそれぞれ示している。
要所に於ける半導体装置の要部切断側面図、第11図乃至
第18図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１はシリコン半導体基板、２は素子間分離
絶縁膜、３は第一のPSG膜、４は第二のPSG膜、4Aは配線
用の溝、５はTi膜、６はTi膜、７はアモルファス・シリ
コン膜、８はＷからなる配線をそれぞれ示している。
Claims (2)
- 【請求項１】絶縁膜に配線用の溝を形成する工程と、 次いで、タングステンを選択成長させる際の核となり得
る被膜を形成し、該被膜のうち前記溝内に於ける底部に
在るもののみを残して前記溝内の側壁部及び溝の外に在
るものをシリサイド化したのち除去する工程と、 次いで、前記溝内の底部に在る被膜を核として該溝を埋
めるようにタングステンを選択成長させて配線を形成す
る工程と を含んでなることを特徴とする半導体装置の製造方法。 - 【請求項２】絶縁膜上に第一の被膜を形成する工程と、 次いで、該第一の被膜並びに前記絶縁膜を選択的にエッ
チングして配線用の溝を形成する工程と、 次いで、前記第一の被膜と同種の第二の被膜を形成する
工程と、 次いで、該第二の被膜を異方性エッチングして前記溝内
の底に下地を表出させる工程と、 次いで、前記第一並びに第二の被膜と反応してシリサイ
ドを構成し得ると共にタングステンを選択的に選択成長
させる際の核となりえる第三の被膜を形成する工程と、 次いで、熱処理を行って前記第一並びに第二の被膜と第
三の被膜とを反応させて前記溝内の底に在る第三の被膜
を除きシリサイド化する工程と、 次いで、前記溝内の底に在る第三の被膜を除くシリサイ
ド膜並びに反応しきれなかった第一乃至第三の被膜を全
て除去する工程と、 次いで、前記溝内の底に在る第三の被膜を核として該溝
を埋めるタングステンの配線を選択的に成長させる工程
と を含んでなることを特徴とする半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222273A JPH0738391B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
| US07/401,690 US4983543A (en) | 1988-09-07 | 1989-09-01 | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit |
| DE68928748T DE68928748T2 (de) | 1988-09-07 | 1989-09-06 | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem in einer Schutzschicht integrierten Verbindungsleiter |
| EP89116458A EP0359109B1 (en) | 1988-09-07 | 1989-09-06 | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit |
| EP95105869A EP0665589B1 (en) | 1988-09-07 | 1989-09-06 | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit |
| DE68928873T DE68928873T2 (de) | 1988-09-07 | 1989-09-06 | Herstellungsverfahren für eine integrierte Halbleiterschaltung mit einem Verbundungsleiter, der in einer Schutzschicht auf der integriertere Halbleiterschaltung eingebettet ist |
| KR1019890012954A KR920006573B1 (ko) | 1988-09-07 | 1989-09-07 | 보호층내에 배선을 매설한 반도체 직접회로의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222273A JPH0738391B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272630A JPH0272630A (ja) | 1990-03-12 |
| JPH0738391B2 true JPH0738391B2 (ja) | 1995-04-26 |
Family
ID=16779794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222273A Expired - Lifetime JPH0738391B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738391B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5385815A (en) | 1992-07-01 | 1995-01-31 | Eastman Kodak Company | Photographic elements containing loaded ultraviolet absorbing polymer latex |
| EP0695968A3 (en) | 1994-08-01 | 1996-07-10 | Eastman Kodak Co | Viscosity reduction in a photographic melt |
| KR100387257B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137344A (ja) * | 1984-12-07 | 1986-06-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62230035A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 半導体装置の製造方法 |
| JPS63117447A (ja) * | 1986-11-06 | 1988-05-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JP2692845B2 (ja) * | 1988-03-31 | 1997-12-17 | 株式会社東芝 | 半導体装置の製造方法 |
-
1988
- 1988-09-07 JP JP63222273A patent/JPH0738391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272630A (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| JP3031301B2 (ja) | 銅配線構造およびその製造方法 | |
| JP2578192B2 (ja) | 半導体装置の製造方法 | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| EP1412976B1 (en) | Boron-doped titanium nitride layer for high aspect ratio semiconductor devices | |
| US4983543A (en) | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit | |
| JP3050187B2 (ja) | 半導体装置の製造方法 | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| US5128278A (en) | Method of forming a wiring pattern for a semiconductor device | |
| JPH0738391B2 (ja) | 半導体装置の製造方法 | |
| JPS63147347A (ja) | 半導体装置 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2000286252A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JPH0272629A (ja) | 半導体装置の製造方法 | |
| JPH0529470A (ja) | 配線の形成方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| KR100214526B1 (ko) | 반도체 배선 형성방법 | |
| JPH0577331B2 (ja) | ||
| JP2000150514A (ja) | 配線構造およびその製造方法 | |
| JPH02178922A (ja) | 半導体装置の製造方法 |