JPH0529470A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH0529470A
JPH0529470A JP18428191A JP18428191A JPH0529470A JP H0529470 A JPH0529470 A JP H0529470A JP 18428191 A JP18428191 A JP 18428191A JP 18428191 A JP18428191 A JP 18428191A JP H0529470 A JPH0529470 A JP H0529470A
Authority
JP
Japan
Prior art keywords
film
tungsten
aluminum
etching
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18428191A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18428191A priority Critical patent/JPH0529470A/ja
Publication of JPH0529470A publication Critical patent/JPH0529470A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 タングステンプラグと下層配線とのコンタク
ト抵抗を低く且つ安定にすると共に、タングステンの成
長の選択性,成膜速度を向上し、且つ成膜温度を低くし
て下層配線の信頼性を確保する。 【構成】 シリコン基板11上に、順次、SiO2膜,
チタン膜13,TiON膜14,WSiX膜15,アル
ミニウム(Al−1%Si)膜16,反射防止膜17,
層間膜18を積層し、WSiX膜15が露出するまで、
エッチングを行なって、ビアホール19を開口する。次
に、シラン還元法でビアホール19内にタングステンプ
ラグ20を形成する。選択タングステンCVDの条件
は、WF6/SiH4/H2/Ar=10/7/1000
/15SCCM、温度=260℃、圧力=200mTorr
で行なう。下層配線(アルミニウム膜)とタングステン
プラグ20との界面には、アルミニウムの弗化物が生成
されず、コンタクト抵抗は安定且つ低抵抗化する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスに用いられる配線の形成方法に関し、更に詳しく
は、シラン還元法を用いたタングステンプラグの形成に
係わる。
【0002】
【従来の技術】次世代以降のULSI(Ultra L
arge Scale Integrated Cir
cuit)の多層配線形成プロセス技術においては、益
々微細化が進み0.35ミクロンルール以下の微細加工
が必要である。選択タングステンCVDは、このような
微細化が進む中で0.35ミクロン以下の径のコンタク
トホールやビアホールを確実に埋め込む方法の1つとし
て注目されている。
【0003】従来、選択タングステンCVDを用いてア
ルミニウムを含む配線上にタングステンを選択成長させ
る方法としては、例えば図14〜図17に示すものが知
られている。この方法は、図14に示すように、シリコ
ン基板1上に、順次、SiO2膜,チタン(Ti)膜
3,チタンオキシナイトライド(TiON)膜4,アル
ミニウム(含むSi1%)配線膜5,TiONで成る反
射防止膜6,SiO2で成る層間膜7を積層して形成し
た後、リソグラフィー技術を用いてマスク形成を行なっ
た後、ドライエッチングを施して層間膜7を開口し(図
15)、さらに、TiONで成る反射防止膜6をエッチ
ング除去を行なってコンタクトホール8を形成する(図
16)。そして、水素還元反応(WF6+3H2→W+6
HF)を用いて、図17に示すように、コンタクトホー
ル8内にタングステンプラグ9を選択成長させる。
【0004】しかしながら、上記方法においては、タン
グステンプラグ9とアルミニウム配線膜5との界面に、
図17に示すように、アルミニウムの弗化物(Al
3)5aができてしまうため、コンタクト抵抗が不安
定となる問題があった。そこで、このような問題に対処
するため、温度の高い(400℃〜450℃)水素還元
法を用いている。
【0005】ところが、斯る水素還元法では、成膜速度
が遅く、選択性が悪いという問題があり、量産に使えな
い。従って、成膜時の温度が低く(250℃〜300
℃)、選択性がよく、成膜速度の速いシラン(Si
4)還元法を用いることが検討されている。このシラ
ン還元法は、シラン還元反応〔WF6+(3/2)Si
4→W+(3/2)SiF4〕を用いるものである。し
かし、この方法は、上記した水素還元法に比べて弗化物
の生成量が多く、コンタクト抵抗が非常に不安定にな
り、また、配線上に形成されている酸化膜の影響を受け
易いという問題を有している。
【0006】上記した弗化物の生成を防止する対策とし
てアルミニウム配線上にタングステンシリサイド(WS
2)膜を形成しておく方法がある。この方法は、図1
8に示すように、シリコン基板1上に、順次、SiO2
膜2,チタン膜3,TiON膜4,アルミニウム配線膜
15,タングステンシリサイド膜10,TiONで成る
反射防止膜6,SiO2で成る層間膜7を積層し、ドラ
イエッチングで層間膜7及び反射防止膜6を除去してコ
ンタクトホール8を開口し、次に、コンタクトホール8
内にタングステンプラグ9を選択的に成長させるように
したものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来例においては、図19に示すように層間膜7をエ
ッチングした後に、反射防止膜6を除去しようとする
と、図20に示すようにタングステンシリサイド膜10
も一緒に除去されてしまう問題があり、その後、図21
に示すように、タングステンプラグ9を選択成長させる
と、アルミニウム膜5とタングステンプラグ9との界面
に弗化物が生成され、本質的な解決が図れない問題があ
った。
【0008】特に、反射防止膜は、配線を微細加工する
ためには不可欠であり、プラグ形成に際してはエッチン
グ除去工程は避けられないものである。
【0009】本発明は、このような従来の問題点に着目
して創案されたものであって、コンタクト抵抗が安定
し、選択性が良好で、しかも成膜速度が速く、アルミニ
ウム系配線の信頼性に影響を与えない配線の形成方法を
得んとするものである。
【0010】
【課題を解決するための手段】そこで、本発明は、アル
ミニウムを含む金属で形成した下層配線上にコンタクト
プラグを選択タングステンCVDで形成する配線の形成
方法において、前記下層配線中に、シラン還元反応に際
して安定して選択タングステンCVDの成長の核となり
得る薄膜を備えることを、その解決方法としている。
【0011】
【作用】下層配線中の薄膜は、シラン還元反応に際して
タングステンの成長核となり、タングステンプラグとの
界面に弗化物が生じないため、配線のコンタクトが安定
する。また、シラン還元反応を適用するため、選択性が
高くなり、成膜速度も速くなる。さらに、成膜温度が低
くなるため、アルミニウムを含む配線の信頼性を阻害す
ることがない。
【0012】
【実施例】以下、本発明に係る配線の形成方法の詳細を
図面に示す実施例に基づいて説明する。
【0013】(第1実施例)図1〜図4は、本発明の第
1実施例の各工程を示している。先ず、本実施例におい
ては、図1に示すように、シリコン基板11上に、順
次、SiO2膜12を例えば500nmの膜厚で,チタ
ン(Ti)膜13を30nm,チタンオキシナイトライ
ド(TiON)膜14を100nm,タングステンシリ
サイド(WSiX)膜15を30nm,アルミニウム
(Al−1%Si)膜16を300nm,TiONで成
る反射防止膜17を30nm,SiO2で成る層間膜1
8を500nmで積層する。
【0014】次に、層間膜18上にリソグラフィー法を
用いてレジストパターン(図示省略)を形成して、図2
に示すように、反射防止膜17が露出するまでエッチン
グを施し、ビアホール19を開口する。このエッチング
は、平行平板型の電極を有するエッチング装置を用い
て、以下の条件で行なう。
【0015】 ○エッチングガス及びその流量 CHF3…75SCCM2…8SCCM ○RFパワー…1150W ○圧力…50mTorr ○オーバーエッチング…50% 次いで、反射防止膜(TiON)17及びアルミニウム
膜16を、ECRエッチング装置を用いてエッチング
し、図3に示すように、タングステンシリサイド(WS
X)膜15が露出するようにする。このときのエッチ
ング条件は、以下の通りである。
【0016】 ○エッチングガス及びその流量 Cl2…20SCCM BCl2…30SCCM ○RFパワー…50W ○マイクロ波パワー…800W ○圧力…16mTorr このようにして開口・形成されたビアホール19内に、
図4に示すように、タングステンプラグ20をタングス
テンシリサイド膜15上からシラン還元法にて選択的に
成長させる。このときのCVD条件は、以下の通りであ
る。
【0017】 ○雰囲気ガス及びその流量 WF…10SCCM SiH4…7SCCM2…1000SCCM Ar…15SCCM ○温度ー…260℃ ○圧力…200mTorr このようなCVD条件においては、タングステンシリサ
イド膜15上に比べてタングステンの成長の遅れ時間
(ガスを流してから成長するまでの時間)が長いため
に、アルミニウム膜16からはほとんど成長しない(タ
ングステンシリサイド上は10秒程度、アルミニウム上
は60秒以上)。このため、アルミニウムの弗化物の量
は、従来のようにアルミニウム上からタングステンを成
長させた場合に比べて、非常に少なくなる。また、タン
グステンプラグ20と下層配線であるアルミニウム膜1
6との接触面積も大きくなるため、コンタクト抵抗が低
く、しかも安定したものとなる。
【0018】(第2実施例)図5〜図9は、本発明の第
2実施例の各工程を示している。先ず、本実施例におい
ては、図5に示すように、シリコン基板11上に、順
次、SiO2膜12(500nm),チタン膜13(3
0nm),チタンオキシナイトライド膜14(100n
m),アルミニウム(Al−1%Si)膜16(300
nm),タングステンシリサイド膜15(30nm),
TiONで成る反射防止膜17(30nm),SiO2
で成る層間膜18(500nm)を積層する。
【0019】次に、図6に示すように、アルミニウム膜
16が露出するまで、ビアホール19を、平行平板型の
電極を有するエッチング装置を用いた第1エッチングと
ECRエッチング装置を用いた第2エッチングを以下の
条件で行なって開口する。
【0020】<第1エッチング> ○エッチングガス及びその流量 CHF3…75SCCM2…8SCCM ○RFパワー…1150W ○圧力…50mTorr ○オーバーエッチング…50% この第1エッチングによって、層間膜18がエッチング
される。
【0021】<第2エッチング> ○エッチングガス及びその流量 Cl2…20SCCM BCl3…30SCCM ○RFパワー…50W ○マイクロ波パワー…800W ○圧力…16mTorr この第2エッチングで反射防止膜17及びタングステン
シリサイド膜15がエッチングされてアルミニウム膜1
6が露出する。
【0022】次に、露出したアルミニウム膜16をEC
Rエッチング装置を用いて、図7に示すように等方エッ
チングを行ない、タングステンシリサイド膜15の露出
面積を大きくする。この等方エッチングの条件は、以下
に示す通りである。
【0023】 ○エッチングガス及びその流量 Cl2…20SCCM BCl3…30SCCM ○RFパワー…15W ○マイクロ波パワー…800W ○圧力…16mTorr 次に、選択タングステンCVDをシラン還元法で行な
い、ビアホール19内に露出するタングステンシリサイ
ド膜15から選択的にタングステンを成長させる。この
ようにしてタングステンを成長させると、図8に示すよ
うになり、さらに連続して同一CVD条件でタングステ
ンを成長させることにより、図9に示すようなタングス
テンプラグ20が形成できる。なお、上記CVDの条件
は、以下に示す通りである。
【0024】 ○雰囲気ガス及びその流量 WF6…10SCCM SiH4…7SCCM2…1000SCCM Ar…15SCCM ○温度ー…260℃ ○圧力…200mTorr この条件においては、タングステンシリサイド膜15上
に比べてタングステンの成長の遅れ時間(ガスを流して
から成長するまでの時間)が長いために、アルミニウム
膜16上からほとんど成長しない(タングステンシリサ
イド上は10秒程度、アルミニウム上は60秒以上)。
このため、アルミニウムの弗化物の量は、タングステン
をアルミニウム上から成長させた場合(従来例図17に
相当する)に比べて非常に少ない。また、本実施例にお
いても、タングステンプラグ20と下層配線(アルミニ
ウム膜16)との接触面積が大きいため、コンタクト抵
抗が低く、しかも安定したものとなる。
【0025】(第3実施例)図10〜図13は、本発明
の第3実施例の各工程を示している。先ず、本実施例に
おいては、図10に示すように、シリコン基板11上
に、順次、SiO2膜12(500nm),チタン膜1
3(30nm),チタンオキシナイトライド膜14(1
00nm),アルミニウム(Al−1%Si)膜16A
(150nm),タングステンシリサイド膜15(30
nm),アルミニウム(Al−1%Si)膜16B(1
50nm),TiONで成る反射防止膜17,SiO2
で成る層間膜18を積層する。本実施例において、下層
配線であるアルミニウム膜16A,16Bの中間にタン
グステンシリサイド膜15を備えた構造となっている。
【0026】次に、図11に示すように、反射防止膜1
7が露出するまで、平行平板型の電極を有するエッチン
グ装置を用いて以下の条件でエッチングを行ない、ビア
ホール19を開口する。
【0027】 ○エッチングガス及びその流量 CHF3…75SCCM2…8SCCM ○RFパワー…1150W ○圧力…50mTorr ○オーバーエッチング…50% 次に、図12に示すように、反射防止膜17とアルミニ
ウム膜16BをECRエッチング装置を用いて以下の条
件でエッチングしてタングステンシリサイド膜15を露
出させる。
【0028】 ○エッチングガス及びその流量 Cl2…20SCCM BCl3…30SCCM ○RFパワー…50W ○マイクロ波パワー…800W ○圧力…16mTorr そして、露出したタングステンシリサイド膜15上から
タングステンを選択的に成長させて、図13に示すよう
に、タングステンプラグ20を形成する。このタングス
テンの選択成長は、シラン還元法を用い、以下に示す条
件でCVDを行なう。
【0029】 ○雰囲気ガス及びその流量 WF6…10SCCM SiH4…7SCCM2…1000SCCM Ar…15SCCM ○温度ー…260℃ ○圧力…200mTorr この条件においては、タングステンシリサイド膜15上
に比べてタングステン膜16B上のタングステンの成長
の遅れ時間(ガスを流してから成長するまでの時間)が
長いため(タングステンシリサイド上は10秒程度、ア
ルミニウム上は60秒以上)、アルミニウム膜16Bか
らはほとんど成長しない。このため、アルミニウムの弗
化物の量は、従来のように、タングステンをアルミニウ
ム上から成長させた場合に比べて、非常に少ない。ま
た、本実施例においても、タングステンプラグ20と下
層配線との接触面積が大きくなるため、コンタクト抵抗
を安定且つ低くできる。さらに、従来(図20参照)の
構造においては、反射防止膜のすぐ下にタングステンシ
リサイド膜が存在しているために、反射防止膜をエッチ
ングするときに、タングステンシリサイド膜までエッチ
ングされなくなってしまう問題点があったが、本実施例
の構造では、反射防止膜17の下にアルミニウム膜16
Bが存在するため、タングステンシリサイド膜のエッチ
ングに対してマージンがとれる。これは、タングステン
シリサイドが、アルミニウム膜のエッチングに対しては
選択比が取り易いが、反射防止膜(TiON)に対して
は選択比が取りにくいためである。
【0030】以上、各実施例について説明したが、本発
明は、これらに限定されるものではなく、構成の要旨に
付随する各種の設計変更が可能である。
【0031】例えば、上記各実施例においては、シラン
還元反応に際して安定して選択タングステンCVDの成
長の核となる薄膜としてタングステンシリサイド(WS
X)を用いたが、この他にモリブデンシリサイド、モ
リブデン、タングステン、ポリシリコン、アモルファス
シリコン等を用いても勿論よい。
【0032】
【発明の効果】以上の説明から明らかなように、本発明
に係る配線の形成方法にあっては、下層配線中に形成さ
れた薄膜からタングステンが成長し、アルミニウムを含
む金属層からの成長をほとんど抑えることができるた
め、アルミニウムの弗化物が、タングステンプラグとの
界面に生成されるのを防止出来、コンタクト抵抗の安定
化及び低抵抗化を達成する効果がある。また、タングス
テンの選択成長にシラン還元法を用いることができるた
め、選択性が良く、このため信頼性を向上し、また、成
膜速度が速いため、スループットを向上する効果があ
る。さらに、シラン還元法は成膜温度が低くできるため
アルミニウム配線等の信頼性に影響を与えない効果があ
る。また、本発明によれば、特に、コンタクトホール
(ビアホール,スルホール)を形成する際にできるアル
ミクラウン(ホール側壁に付着するアルミニウム)を下
層配線をエッチングする際に取り除けるため、選択性を
さらに向上出来、また、タングステンのはい上り現象を
防止する効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例の工程を示す断面図。
【図2】本発明の第1実施例の工程を示す断面図。
【図3】本発明の第1実施例の工程を示す断面図。
【図4】本発明の第1実施例の工程を示す断面図。
【図5】本発明の第2実施例の工程を示す断面図。
【図6】本発明の第2実施例の工程を示す断面図。
【図7】本発明の第2実施例の工程を示す断面図。
【図8】本発明の第2実施例の工程を示す断面図。
【図9】本発明の第2実施例の工程を示す断面図。
【図10】本発明の第3実施例の工程を示す断面図。
【図11】本発明の第3実施例の工程を示す断面図。
【図12】本発明の第3実施例の工程を示す断面図。
【図13】本発明の第3実施例の工程を示す断面図。
【図14】従来例の工程を示す断面図。
【図15】従来例の工程を示す断面図。
【図16】従来例の工程を示す断面図。
【図17】従来例の工程を示す断面図。
【図18】他の従来例の工程を示す断面図。
【図19】他の従来例の工程を示す断面図。
【図20】他の従来例の工程を示す断面図。
【図21】他の従来例の工程を示す断面図。
【符号の説明】
15…タングステンシリサイド膜、16…アルミニウム
膜、17…反射防止膜、19…ビアホール、20…タン
グステンプラグ。

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 アルミニウムを含む金属で形成した下層
    配線上にコンタクトプラグを選択タングステンCVDで
    形成する配線の形成方法において、 前記下層配線中に、シラン還元反応に際して安定して選
    択タングステンCVDの成長の核となり得る薄膜を備え
    ることを特徴とする配線の形成方法。
JP18428191A 1991-07-24 1991-07-24 配線の形成方法 Pending JPH0529470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18428191A JPH0529470A (ja) 1991-07-24 1991-07-24 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18428191A JPH0529470A (ja) 1991-07-24 1991-07-24 配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0529470A true JPH0529470A (ja) 1993-02-05

Family

ID=16150575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18428191A Pending JPH0529470A (ja) 1991-07-24 1991-07-24 配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0529470A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183378A (ja) * 1993-12-24 1995-07-21 Nec Corp 多層配線構造及びその製造方法
US5619071A (en) * 1994-10-17 1997-04-08 Intel Corporation Anchored via connection
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
JP2008072044A (ja) * 2006-09-15 2008-03-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2008147562A (ja) * 2006-12-13 2008-06-26 Toshiba Corp 半導体装置の製造方法及び半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183378A (ja) * 1993-12-24 1995-07-21 Nec Corp 多層配線構造及びその製造方法
US5619071A (en) * 1994-10-17 1997-04-08 Intel Corporation Anchored via connection
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US5936308A (en) * 1996-01-18 1999-08-10 Micron Technology, Inc. Interlocking conductive plug for use with an integrated circuit
US6107196A (en) * 1996-01-18 2000-08-22 Micron Technology, Inc. Integrated circuit, and method for forming an integrated circuit
JP2008072044A (ja) * 2006-09-15 2008-03-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2008147562A (ja) * 2006-12-13 2008-06-26 Toshiba Corp 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US5420072A (en) Method for forming a conductive interconnect in an integrated circuit
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
JP2889430B2 (ja) コンタクト部形成方法
JPH0579164B2 (ja)
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
JPH08274043A (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
JPH0529470A (ja) 配線の形成方法
JPH08195384A (ja) 半導体装置の製造方法
JPH0410219B2 (ja)
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3158421B2 (ja) 配線の形成方法
JP2702007B2 (ja) 半導体装置の製造方法
WO2023279547A1 (zh) 存储器及其制备方法
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
JPH0817762A (ja) 半導体装置の製造方法
JP3191477B2 (ja) 配線構造およびその製造方法
JPH0529316A (ja) 半導体装置の製造方法
JP3214146B2 (ja) 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法
JPH10294290A (ja) 半導体装置の製造方法
JP2701722B2 (ja) 半導体装置の製造方法
JP2914023B2 (ja) 微細配線の形成方法
JPH10223556A (ja) 半導体装置の製造方法
JPH0272630A (ja) 半導体装置の製造方法