JPS61137344A

JPS61137344A - 半導体装置の製造方法

Info

Publication number: JPS61137344A
Application number: JP25963684A
Authority: JP
Inventors: Tetsuro Matsuda; 哲朗松田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】・　　〔発明の属する技術分野〕本発明は、半導体装置の製造方法に係シ、特に配線層の
形成に関するものである。

〔従来の技術およびその問題点〕

半導体技術の進歩と共に超ＬＳＩはじめ半導体装置の高
集積化が進められてきておシ、高精度の微細・臂ターン
形成技術が要求されている。

従来、集積回路における配線層の形成に際しては、一般
に次に示すような方法が知られている。

まず、第５図（ａ）に示す如く、所定の素子領域を形成
すると共に電極１０１を形成してなる基板１０２上に、
絶縁膜として二酸化硅素膜１０３を形成した後、該電極
に対応する位置に第１のコンタクト窓１０４を穿孔する
。　− 次いで、第５図（ｂ）に示す如く、第１の配線層１０５
としてアルミニウムー硅素合金をスノ母、り法により堆
積せしめた後、写真食刻法により所望の形状に・臂ター
ニングする。

続いて、第５図（Ｃ）に示す如く、絶縁膜として二酸化
硅素膜１０６を堆積し、更に第２のコンタクト窓１０７
を穿孔した後、前記第１の配線層と同様にして第２の配
線層１０８を形成し、第１の配線層と第２の配線層とが
電気的に接続せしめられるようにする。

しかしながら、上述の如き方法では、第２の配線層ある
いは更に上層の配線層は、下層の配線形状による段差の
多い表面上に形成されなければならず、断線が生じ易い
という不都合があった＠特に、層間絶縁膜としての２酸
化硅素膜が急峻な段差を有していたシ、ひさし状の堆積
部分子を形成している場合には、この上層に形成される
配線層に断線が生じ易い上、写真食刻法を用いた配線層
・４ターンの形成工程における露光時の光の反射、干渉
等により、寸法精度の低下を招く。

また、配線層の形成材料としてアルミニウムー硅素合金
を用いる場合、形成に際しては通常ス・ぐ、り法が用い
られるが、ス・４ツタ法は一般に段差被覆性が悪く、コ
ンタクト窓あるいは急峻な段差上では第５図（ｃ）に示
す如＜ｆ、が発生し、温度変化に伴うガスの発生等によ
りこの部分から特に断線等が生じ易いという不都合があ
った。

このように、段差上に配線層が形成されるということが
、集積回路としての信頼性の低下、あるいは歩留りの低
下の大きな原因となっていた。

〔発明の目的〕

本発明は、前記実情に鑑みてなされたもので配線層・ぐ
ターンの形成後の表面を平坦化し、多層配線層を有する
半導体装置の信頼性の向上をはかることを目的とする。

〔発明の概要〕

そこで本発明では、絶縁膜上の配線層形成領域に溝を形
成し、この溝中のみに選択的かつ自己整合的に金属膜を
形成し、これを配線層とする。

すなわち、本発明は、絶縁膜上に溝等を穿孔した場合に
、溝内は損傷を受けるが、この損傷を受けた領域では、
気相成長法における金属膜の形成速度に選択性があるこ
とに着目してなされたもので、絶縁膜上に配線層形成用
の溝を形成する穿孔工程と、この溝内に気相成長法によ
り選択的に配線用の金属膜を形成する工程とからなる。

また、該溝内に、気相成長の核となるような薄膜を形成
し成長により選択性をもたせるようにしてもよい。

〔発明の効果〕

本発明によれば、配線層は絶縁ｊＪ中に形成された溝内
く埋め込まれるため、急峻な段差を生じたシすることは
なく、表面は平坦となり、その上層に形成される配線層
の段切れを抑制することが可能となる。

また、写真食刻法を用いたエツチング加工は微細・臂タ
ーンの形成に際しては線状に残置するよシ溝状に除去す
る方が高精度の加工が可能である場合が多く、また、上
層の配線層の・やターン形成のための露光工程では、平
坦面への露光であるため、高精度の・ぐターン形成が可
能となフ、微細加工が容易となる。

このように、本発明によれば、極めて信頼性の高い半導
体集積回路の形成が可能となり、特に配線寿命が大幅に
延びる上、微細加工が容易となって配線マージンが高く
なシ、多層配線が容易とな夛、飛躍的に集積度を上げる
ことが可能となる。

〔発明の実施例〕

以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

（実施例１）まず、所定の半導体素子領域（図示せず）の作シ込まれ
た比抵抗８Ω譚のＰ型のシリコン基板１の表面に、減圧
ＣＶＤ法により、絶縁膜として膜厚１００００又の二酸
化硅素膜２を形成する。そして、写真食刻法によ）所望
の形状のレジスト・４ターンを形成し、これをマスクと
して、エツチングガスとして、六弗化炭素（０２Ｆ６）
および酸素（０□）を用いた反応性イオンエツチングに
よシ深さ５ｏｏｏ又の配線層形成用の溝３を第１図（＆
）に示す如く形成する。このとき、該溝の側壁および底
部にはエツチング時に受けた損傷りをはじめ、二酸化硅
素、レジスト、エツチングガス等の重合膜等が残留して
いる。

次いで、六弗化タングステン（Ｗ６）および水素（Ｈ２
）を用いた減圧ＣＶＤ法により、第１図（ｂ）に示す如
く溝に選択的かつ自己整合的に配線層としてのタングス
テン膜４を形成する。このとき、タングステン膜４の堆
積厚さは溝と等しくするのが望ましい。

このようにして形成された半導体装置は、表面が平坦で
かつ配線層の寸法精度が高く、装置としての信頼性が高
いものとなる。

ここで、タングステン膜が溝内に選択的に形成されたの
は、溝の形成のための反応性イオンエツチング工程にお
いて溝の表面が損傷を受けたことに起因するが、このタ
ングステン膜の溝内への成長速度は、反応性イオンエツ
チング工程におけるエツチング持続時間に依存する。前
記減圧ＣＶＤ法によるタングステン膜の成長速度Ｒ（た
て軸）前記反応性イオンエツチング工程におけるエツチ
ング持続時間ｔ（横軸）との関係を第４図に示す。

ちなみに、このときのエツチング深さが１００ＯＸ、１
００００Ｘ、１０００００Ｘの各点ｄｌ　＃　（１２。

ｄ３を示す。この図からも明らかなように、たとえば、
本実施例のガスを用いた反応性イオンエツチング工程を
用いた場合は６０秒以上、エツチングを持続するのが望
ましい。

また、この実施例では、溝の形成に反応性イオンエツチ
ング工程を用いたがこれに代えてス・々ッタエッチング
工程を用いても、形成された溝内には損傷が生じている
ため、同様の効果を得ることができる。また、溝を形成
した後、該溝内に電子は−ムを照射する等の方法も有効
である。

（実施例２）次に、前記（実施例１）の変形例を示す。

まず、第２図（＆）に示す如く、所定の素子領域（図示
せず）の作シ込まれた比抵抗８Ω譚のＰ型のシリコン基
板１１の表面に、膜厚１０°０ＯＯＸの熱酸化膜１２を
形成した後、写真食刻法によりレジスト・ヤターン（図
示せず）を形成し、これをマスクとしてス・臂ツタエッ
チ法によシ深さ５０００Ｘの０１１３を形成する。

次いで、前記レゾスト・４ターン除去後、第２図（ｂ）
に示す如く、多結晶シリコン膜１４を膜厚２０００又と
なるように堆積する。

更に、反応性イオンエツチングを用いて基板の深さ方向
に対してのみ進行するように前記多結晶シリコン膜をエ
ツチングし、第２図（Ｃ）に示す如く溝の側壁にのみ多
結晶シリコン膜１４を残置するようにする。

続いて減圧ＣＶＤ法により、溝の側壁に残留している多
結晶シリコン膜上に選択的に配線層としてタングステン
膜１５を成長させ、第２図（ｄ）に示す如く、溝を埋め
る。

このようにしても、実施例１の場合と同様に表面が平坦
な半導体装置の形成が可能となる。

なお、この実施例では、配線層形成用の１１＃１３を形
成した後、この溝の側壁に多結晶シリコン膜を形成し、
これをタングステン膜の成長の核となるようにし、溝の
側壁から選択的にタングステン膜を成長せしめている。

韓の側壁にのみ多結晶シリコン膜を形成する工程は、基
板表面全体に多結晶シリコン膜を形成した後、反応性イ
オンエツチング等の異方性エツチングを用い、深さ方向
にのみエツチングを進行せしめることにより、マスク・
臂ターンを形成することなく、容易に行なうことができ
る。このとき、溝の側壁に形成し、気相成長工程におけ
る選択性を高める物質としては、多結晶シリコン膜の他
、他のシリコン化合物、金属等を用いてもよい。

また、配線用の溝の形成に際しては、ス・母ツタエ、チ
法に代えて、反応性イオンエツチング法、弗化水素系の
エツチング液を用いたウェットエツチング法等を用いて
もよい。

更に、配線ならびに絶縁膜の信頼性向上のために、成長
に先立ち、ケミカルドライエツチング法（ＣＤＩ法ｃｈ
＠ｍ１ｃａｌ　ｄｒｙ　４ｔｃｈｉｎｇ　）等により、
溝内のエツチングによりて生じた損傷あるいは重合膜を
除去する工程を付加してもよい。

（実施例３）最後に、本発明の方法を用いた多層配線層を有する半導
体装置の形成例を示す。

まず、所定の素子領域（図示せず）の形成された比抵抗
８ＱｔＭのＰ型のシリコン基板２１の表面上に、イオン
注入法により電極２２を形成した後、有機シランな用い
た減圧Ｃ■法により、絶縁膜としての二酸化硅素膜２３
を膜厚的１００００Ｘとなるように形成する。

そして、写真食刻法により所望の形状のレジスト・チタ
ーン（図示せず）を形成し、これをマスクとして、四弗
化炭素を用いた反応性イオンエツチング法にｉ５、第１
の配線層形成用の第１の９２４（深さ約８０００Ｘ）を
、第３図（１）Ｋ示す如く形成する。このとき該第１の
溝２４の側壁および底部には損傷および重合膜が生じて
いる。

次いで、同様に、上記第１の＠２４と同一幅となるよう
にコンタクト窓２５を穿孔する。

この後、六弗化タングステンおよび水素を用いた減圧Ｃ
ＶＤ法により、前記第１の溝２４内に選択的に第１の配
線層としてタングステン膜２６を形成する。（第３図（
ｂ））このとき、タングステン膜の堆積深さは溝の深さ
と等しくするのが平坦化の画で望ましい。

続いて、シラン（Ｓ　Ｉｎ２）・酸素（０□）系のガス
を用い、減圧ＣＶＤ法により、１間絶蝕膜として膜厚的
１００００１の二酸化硅素膜２７を堆積する。

そして更に、この二酸化硅素膜２７に反応性イオンエツ
チングを用いて、第２の配線層形成用の第２の溝２８を
深さ８０００Ｘとなるように形成した後、コンタクト窓
２９を反応性イオンエツチングによシ穿孔する。（第３
図（Ｃ））このコンタクト窓形成のためのエツチング時
間では、第１の配線層として形成されているタングステ
ン膜２６はエツチングのストア・９−として用いること
もできる。

この後、同様に六弗化タングステンおよび水素を用いた
減圧ＣＶＤ法によシ前記第２の溝内に、第２の配線層と
してタングステン膜３０を形成する。

（第３図（ｄ））このようにして、平坦で信頼性の高い２層の配線層をも
つ半導体装置が形成される。

なお、タングステン膜の形成に用いるガスとしては、実
施例で用いたＷ６＋Ｈ２の他、初期ＫｗＦ′６＋アルゴ
ン（Ａｒ）　、その後Ｗ６＋Ｈ２とする、あるいはＷ６
に代えて大塩化タングステン（ＷＣｌ２）等、他のへロ
ｒン化タングステンを用いることもできる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例の半導体装置の製造工
程を示す図、第２図社、本発明の第２の実施例の半導体
装置の製造工程を示す図、第３図は１本発明の第３の実
施例の半導体装置の製造工程を示す図、第４図は、溝形
成のために要したエツチング時間と、該湾内への金属膜
の成長速度との関係を示す図、第５図は従来の半導体装
置の製造工程を示す図である。１０１・・・電極、１０２・・・基板、１０３・・・二
酸化硅素膜、１０４・・・第１のコンタクト窓、１０５
・・・第１の配線層、１０６・・・二酸化硅素膜、１０
７・・・第２のコンタクト窓、１０８・・・第２の配線
層、Ｔ・・・ひさし状の堆積部分、Ｓ・・・す、１・・
・シリコン基板、２・・・二酸化硅素膜、３・・・溝、
ｈ・・・損傷、４・・・タングステン膜（配線層）、１
１・・・シリコン基板、１２・・・熱酸化膜、１３・・
・湾、１４・・・多結晶シリコン膜、１５・・・タング
ステン膜（配線層）、２１・・・シリコン基板、２２・
・・電極、２３・・・二酸化硅素膜、２４・・・第１の
溝、２５・・・コンタクト窓、２６・・・タングステン
膜（第１の配線層）、２７・・・二酸化硅素膜、２８−
・・第２の溝、２９・・・コンタクト窓、３０・・・タ
ングステンｇ（第２の配線層）。第２　図（ａ）第２　図（ｂ　）第２　図（Ｃ）第３　図（ａ）第３　図（ｂ）第３　図（Ｃ）第３　図（ｄ）第４図＝５、交エッナシ７″ｋＩｒル（判ｎ

Claims

【特許請求の範囲】

（１）所定の半導体素子領域の形成された基板上に配線
層を形成するにあたり、基板表面に絶縁膜を形成すると共に、該絶縁膜上に溝を
形成する第１の工程と、気相成長法により、該溝内に選択的に配線層となる金属
膜を形成する第２の工程とを備えたことを特徴とする半
導体装置の製造方法。
（２）前記第１の工程は、前記溝の周面の少なくとも１
部の表面の組成もしくは構造を変化させるような工程を
含むことを特徴とする特許請求の範囲第（１）項記載の
半導体装置の製造方法。
（３）前記第１の工程は、前記溝の周面の少なくとも１
部に薄膜を形成する工程を含み、該薄膜から金属膜が選
択的に成長せしめられるようにしたことを特徴とする特
許請求の範囲第（１）項記載の半導体装置の製造方法。
（４）前記金属膜はタングステン膜からなることを特徴
とする特許請求の範囲第（１）項乃至第（３）項のいず
れかに記載の半導体装置の製造方法。