JPH088223B2 - 集積回路製造方法 - Google Patents
集積回路製造方法Info
- Publication number
- JPH088223B2 JPH088223B2 JP4029925A JP2992592A JPH088223B2 JP H088223 B2 JPH088223 B2 JP H088223B2 JP 4029925 A JP4029925 A JP 4029925A JP 2992592 A JP2992592 A JP 2992592A JP H088223 B2 JPH088223 B2 JP H088223B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- temporary
- metal
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路製造方法、特
に、パターンが描かれた層内の開口部を充填するステッ
プを含む集積回路製造方法に関する。
に、パターンが描かれた層内の開口部を充填するステッ
プを含む集積回路製造方法に関する。
【０００２】
【従来の技術】多くの半導体集積回路製造方法におい
て、絶縁層にはパターンが描かれ、下に位置する材料す
なわち基板の選択された部分を露出させる、ウィンドウ
のような開口部を形成する。下の材料が絶縁層の上表面
と電気的に接続可能となるために、ウィンドウはアルミ
ニウムのような導電性材料で充填される。
て、絶縁層にはパターンが描かれ、下に位置する材料す
なわち基板の選択された部分を露出させる、ウィンドウ
のような開口部を形成する。下の材料が絶縁層の上表面
と電気的に接続可能となるために、ウィンドウはアルミ
ニウムのような導電性材料で充填される。
【０００３】上述の処理は概念上は簡単であり、良好に
実施されてきている。多くの理由によって、ミクロンお
よびサブミクロン単位の横方向寸法において、ウィンド
ウ内をアルミニウムで充填する方法は良好な実施が困難
である。すなわちウィンドウが完全に充填され得ない。
実施されてきている。多くの理由によって、ミクロンお
よびサブミクロン単位の横方向寸法において、ウィンド
ウ内をアルミニウムで充填する方法は良好な実施が困難
である。すなわちウィンドウが完全に充填され得ない。
【０００４】アルミニウムは、現在半導体集積回路にお
いて最も広範囲に使用されており、一般にスパッタリン
グによって堆積される。しかしサブミクロンの寸法にお
いて良好にスパッターを行うことは、例えばウィンドウ
がテーパーを有する等しない限り、かなりの増影効果の
ため困難である。テーパーを伴わずにウィンドウ充填の
問題点を除去する一つの方法は、鋭角を形成しない金属
に変更することである。しかしアルミ以外の他の金属が
使用されれば、堆積技術もまた変更が必要になる。
いて最も広範囲に使用されており、一般にスパッタリン
グによって堆積される。しかしサブミクロンの寸法にお
いて良好にスパッターを行うことは、例えばウィンドウ
がテーパーを有する等しない限り、かなりの増影効果の
ため困難である。テーパーを伴わずにウィンドウ充填の
問題点を除去する一つの方法は、鋭角を形成しない金属
に変更することである。しかしアルミ以外の他の金属が
使用されれば、堆積技術もまた変更が必要になる。
【０００５】しかしアルミニウムは望ましい電気的特性
を有し、集積回路にアルミニウムを使用することが有利
である場合が多い。従って、単純なスパッタリングによ
る堆積に代わる方法が探求されている。このような方法
の一つは、１９８８年、６月１３ー１４日の、プロシー
ディング・オブ・ザ・ＶーＭＩＣコンフェレンス（Proc
eeding of the V-MIC Conferene ）３８２ー３８９頁
に、バイ（Bai ）等によって報告されている。
を有し、集積回路にアルミニウムを使用することが有利
である場合が多い。従って、単純なスパッタリングによ
る堆積に代わる方法が探求されている。このような方法
の一つは、１９８８年、６月１３ー１４日の、プロシー
ディング・オブ・ザ・ＶーＭＩＣコンフェレンス（Proc
eeding of the V-MIC Conferene ）３８２ー３８９頁
に、バイ（Bai ）等によって報告されている。
【０００６】この方法とは、部分的にイオン化されたア
ルミニウムビームを使用する。基板を高温下に置いて、
アルミニウムイオンの表面移動度を高めて、ウィンドウ
を完全に充填する。堆積は非常に方向性を有し、従って
非等方性である。ウィンドウが充填された後、温度を上
昇させながら堆積は続行され、平面化されたアルミニウ
ム堆積が達成される。
ルミニウムビームを使用する。基板を高温下に置いて、
アルミニウムイオンの表面移動度を高めて、ウィンドウ
を完全に充填する。堆積は非常に方向性を有し、従って
非等方性である。ウィンドウが充填された後、温度を上
昇させながら堆積は続行され、平面化されたアルミニウ
ム堆積が達成される。
【０００７】もう一つの技術においては、絶縁層上にレ
ジストを堆積させ、レジストとその下の絶縁層にパター
ンを描く。金属は高温でブランケット堆積され、レジス
ト上に直接堆積された金属を除去するためにリフトーオ
フステップが行われる。実際には、しばしば要求される
高温が、レジストー基板の界面において不要な化学反応
を起こしてレジスト膜の残留物を残す結果となるため、
この方法は望ましくない。
ジストを堆積させ、レジストとその下の絶縁層にパター
ンを描く。金属は高温でブランケット堆積され、レジス
ト上に直接堆積された金属を除去するためにリフトーオ
フステップが行われる。実際には、しばしば要求される
高温が、レジストー基板の界面において不要な化学反応
を起こしてレジスト膜の残留物を残す結果となるため、
この方法は望ましくない。
【０００８】
【発明が解決しようとする課題】従って、半導体集積回
路の製造において、絶縁層内のミクロン、サブミクロン
単位の寸法の開口部を、開口部のテーパやレジストを使
用せず、金属で完全に充填し、充填した金属の上表面が
絶縁層の上表面と平面を成すような、金属堆積方法が望
まれている。
路の製造において、絶縁層内のミクロン、サブミクロン
単位の寸法の開口部を、開口部のテーパやレジストを使
用せず、金属で完全に充填し、充填した金属の上表面が
絶縁層の上表面と平面を成すような、金属堆積方法が望
まれている。
【０００９】
【課題を解決するための手段】本発明による半導体集積
回路製造方法は、絶縁層内に、下の基板の選択された部
分を露出させる開口部を形成し、開口部を金属（例、ア
ルミニウム）で充填する。開口部は、パターンを描く前
に仮絶縁層７を堆積し、次に仮絶縁層７と絶縁層３の両
方にパターンを描くことによって形成される。
回路製造方法は、絶縁層内に、下の基板の選択された部
分を露出させる開口部を形成し、開口部を金属（例、ア
ルミニウム）で充填する。開口部は、パターンを描く前
に仮絶縁層７を堆積し、次に仮絶縁層７と絶縁層３の両
方にパターンを描くことによって形成される。
【００１０】仮絶縁層７は鋭角を有する。すなわち仮絶
縁層７上面の横の長さが、仮絶縁層７底面の横の長さよ
り大きい。部分イオン化ビームのような堆積技術で、ア
ルミニウムを堆積し、ウィンドウを充填する。具体例に
おいて、堆積された金属は絶縁層の露出した垂直方向の
表面を覆い、水平方向表面の露出された部分も覆う。
縁層７上面の横の長さが、仮絶縁層７底面の横の長さよ
り大きい。部分イオン化ビームのような堆積技術で、ア
ルミニウムを堆積し、ウィンドウを充填する。具体例に
おいて、堆積された金属は絶縁層の露出した垂直方向の
表面を覆い、水平方向表面の露出された部分も覆う。
【００１１】仮絶縁層７は少なくとも部分的に除去しな
ければならない。一般に酸化ケイ素のような無機絶縁材
料から成る仮絶縁層７は、その層上のアルミニウム９と
共に除去される。このようにしてアルミニウム１１の上
面は、絶縁層３の上面と平面を成す。
ければならない。一般に酸化ケイ素のような無機絶縁材
料から成る仮絶縁層７は、その層上のアルミニウム９と
共に除去される。このようにしてアルミニウム１１の上
面は、絶縁層３の上面と平面を成す。
【００１２】本実施例において、非晶質シリコンからな
る保護層５が、絶縁層３と仮保護層７の間に堆積され、
下の絶縁層３を保護し、リフトーオフにおいて、仮保護
層７の除去を助力する。フィールド酸化物上の絶縁層内
の開口部も、ランナーを作るために金属によって充填さ
れ得るが、この方法はウィンドウにおいて実施されるこ
とが望ましい。
る保護層５が、絶縁層３と仮保護層７の間に堆積され、
下の絶縁層３を保護し、リフトーオフにおいて、仮保護
層７の除去を助力する。フィールド酸化物上の絶縁層内
の開口部も、ランナーを作るために金属によって充填さ
れ得るが、この方法はウィンドウにおいて実施されるこ
とが望ましい。
【００１３】
【実施例】図１において、１は基板、３は絶縁層、５は
保護層、７は仮保護層を示す。基板１とは、他の材料の
下に位置するあらゆる材料を意味する。従ってここで使
用する基板とは、中間のステップに依存して、シリコン
ウェーハや、例えば上部レベル金属化と同様ソースおよ
びドレーン領域を含む処理後のシリコンウェーハ等を含
む。本発明の説明に必要でない集積回路の部品は、図面
を明確にするため図示していない。
保護層、７は仮保護層を示す。基板１とは、他の材料の
下に位置するあらゆる材料を意味する。従ってここで使
用する基板とは、中間のステップに依存して、シリコン
ウェーハや、例えば上部レベル金属化と同様ソースおよ
びドレーン領域を含む処理後のシリコンウェーハ等を含
む。本発明の説明に必要でない集積回路の部品は、図面
を明確にするため図示していない。
【００１４】当業者には他の部品、例えばゲート構造、
ソースおよびドレーン領域、フィールド酸化物等が存在
することは容易に理解できる。絶縁層は、二酸化ケイ
素、チッ化ケイ素等の無機絶縁材料を含む、半導体集積
回路の製造に使用されるあらゆる周知の絶縁材料から成
り得る。二酸化ケイ素には一般に、ホウ素やリンのよう
なドーパントが存在する。
ソースおよびドレーン領域、フィールド酸化物等が存在
することは容易に理解できる。絶縁層は、二酸化ケイ
素、チッ化ケイ素等の無機絶縁材料を含む、半導体集積
回路の製造に使用されるあらゆる周知の絶縁材料から成
り得る。二酸化ケイ素には一般に、ホウ素やリンのよう
なドーパントが存在する。
【００１５】保護層は、ある実施例では非晶質シリコン
から成り、またある実施例では省略される。保護層は、
仮絶縁層７に対して遅いエッチ速度を有する必要があ
る。仮絶縁層７は鋭角を有し、下に位置する材料、すな
わち基板と、続いて堆積される金属の両方に比べて速く
エッチングされ得る材料から成る。すなわち仮絶縁層７
は、高いエッチング選択性を有する。
から成り、またある実施例では省略される。保護層は、
仮絶縁層７に対して遅いエッチ速度を有する必要があ
る。仮絶縁層７は鋭角を有し、下に位置する材料、すな
わち基板と、続いて堆積される金属の両方に比べて速く
エッチングされ得る材料から成る。すなわち仮絶縁層７
は、高いエッチング選択性を有する。
【００１６】例えば、ケイ素と酸素を含有する前駆体ガ
スの分解によって生成され、ホウ素、リン、フッ素のう
ち少なくとも一つによって高濃度にドーピングされてい
るＴＥＯＳのような堆積酸化物は、二酸化ケイ素および
アルミニウムと組み合わせて使用するためには好都合な
選択である。鋭角は、これに続くリフトーオフステップ
を容易にする。
スの分解によって生成され、ホウ素、リン、フッ素のう
ち少なくとも一つによって高濃度にドーピングされてい
るＴＥＯＳのような堆積酸化物は、二酸化ケイ素および
アルミニウムと組み合わせて使用するためには好都合な
選択である。鋭角は、これに続くリフトーオフステップ
を容易にする。
【００１７】鋭角の形成は、保護層５と仮絶縁層７の界
面からの距離によってドーピング濃度を変化させるこ
と、従ってエッチ速度を変化させることによって容易に
なる。例えばフッ素は、界面からの距離が増すほど仮絶
縁層７内における濃度が低下するドーパントとして使用
可能である。
面からの距離によってドーピング濃度を変化させるこ
と、従ってエッチ速度を変化させることによって容易に
なる。例えばフッ素は、界面からの距離が増すほど仮絶
縁層７内における濃度が低下するドーパントとして使用
可能である。
【００１８】ＨＦ内における仮絶縁層７の湿式のエッチ
速度は、ドーパント、例えばフッ素の濃度が減少するに
したがって遅くなり、それによって鋭角の形成を容易に
するため、上記のドーピング濃度変化は望ましい。すな
わち、下の絶縁層からの距離が増加するにしたがって、
仮絶縁層７のエッチ速度は、減少する。
速度は、ドーパント、例えばフッ素の濃度が減少するに
したがって遅くなり、それによって鋭角の形成を容易に
するため、上記のドーピング濃度変化は望ましい。すな
わち、下の絶縁層からの距離が増加するにしたがって、
仮絶縁層７のエッチ速度は、減少する。
【００１９】仮絶縁層７を除いて、当業者には図示され
ている構造の製造方法が容易に理解できる。絶縁層は、
成長された酸化物の使用もまた考えられるが、一般には
堆積された絶縁材料である。堆積酸化物は、一般にケイ
素を含有する前駆体ガスの分解によって形成される。
ている構造の製造方法が容易に理解できる。絶縁層は、
成長された酸化物の使用もまた考えられるが、一般には
堆積された絶縁材料である。堆積酸化物は、一般にケイ
素を含有する前駆体ガスの分解によって形成される。
【００２０】前駆体ガスが酸素を含むか、または酸素が
別に供給される。非晶質シリコンから成る保護層が、ｉ
ｎ ｓｉｔｕ堆積される。図示される層の厚さとウィン
ドウの大きさは、製造される素子の考察後に容易に選択
される。非晶質シリコン層は、１０から２０nmの厚さで
ある。
別に供給される。非晶質シリコンから成る保護層が、ｉ
ｎ ｓｉｔｕ堆積される。図示される層の厚さとウィン
ドウの大きさは、製造される素子の考察後に容易に選択
される。非晶質シリコン層は、１０から２０nmの厚さで
ある。
【００２１】仮絶縁層７に鋭角を形成するステップと同
様に、仮絶縁層７の堆積をさらに説明する。もし必要な
らば、前述のドーパントが、堆積された層内に容易に含
まれる。例えば、ドーパント濃度の要求される変化を得
るために、ドーパントの前駆物質の流量が変化させられ
る。適切なドーパント濃度とその変化が容易に決定され
得る。
様に、仮絶縁層７の堆積をさらに説明する。もし必要な
らば、前述のドーパントが、堆積された層内に容易に含
まれる。例えば、ドーパント濃度の要求される変化を得
るために、ドーパントの前駆物質の流量が変化させられ
る。適切なドーパント濃度とその変化が容易に決定され
得る。
【００２２】前述したように、仮絶縁層７はその上部に
比べて、基板付近ではより速くエッチングされる。絶縁
層とフォトレジストのストリップの両方に従来の方法で
パターンを描いた後、仮絶縁層７を液体エッチング剤に
さらすこと、例えばフッ化水素酸に短時間浸すことによ
って、鋭角が形成される。
比べて、基板付近ではより速くエッチングされる。絶縁
層とフォトレジストのストリップの両方に従来の方法で
パターンを描いた後、仮絶縁層７を液体エッチング剤に
さらすこと、例えばフッ化水素酸に短時間浸すことによ
って、鋭角が形成される。
【００２３】図２において、ウィンドウ内の金属はプラ
グ１１として、仮絶縁層７上の金属は層９として示され
る。堆積は、開口部が実質的に金属で充填されるまで、
すなわち開口部の露出した垂直方向表面が覆われるまで
続行される。しかし、仮絶縁層７が除去され得るため
に、仮絶縁層７の側壁は少なくとも部分的に、望ましく
はほとんど露出した状態に残されなければならない。
グ１１として、仮絶縁層７上の金属は層９として示され
る。堆積は、開口部が実質的に金属で充填されるまで、
すなわち開口部の露出した垂直方向表面が覆われるまで
続行される。しかし、仮絶縁層７が除去され得るため
に、仮絶縁層７の側壁は少なくとも部分的に、望ましく
はほとんど露出した状態に残されなければならない。
【００２４】もし金属１１の堆積を絶縁層３と保護層５
の界面と同時に終了すると、金属１１と絶縁層３によっ
て形成される平面状の表面が得られる。当業者によって
適切な金属の堆積技術が容易に選択され、周知の技術で
ある部分イオン化ビーム堆積法は、一般的な金属堆積技
術である。これは段差のない被覆を作る、すなわちウィ
ンドウの側壁のアルミニウム被覆内に切断部分が有り、
張り出しがほとんどまたは全く無く、従って増影効果を
生じないため、望ましい堆積技術である。
の界面と同時に終了すると、金属１１と絶縁層３によっ
て形成される平面状の表面が得られる。当業者によって
適切な金属の堆積技術が容易に選択され、周知の技術で
ある部分イオン化ビーム堆積法は、一般的な金属堆積技
術である。これは段差のない被覆を作る、すなわちウィ
ンドウの側壁のアルミニウム被覆内に切断部分が有り、
張り出しがほとんどまたは全く無く、従って増影効果を
生じないため、望ましい堆積技術である。
【００２５】ウィンドウの壁面付近の、金属による良好
な充填は、金属の移動度を高める高温において達成され
る。高温はまた側壁の密着性を増す。アルミニウム堆積
においては、５００゜Ｃ以上の温度が望ましい。仮絶縁
層７は高温に耐えるように選択される。
な充填は、金属の移動度を高める高温において達成され
る。高温はまた側壁の密着性を増す。アルミニウム堆積
においては、５００゜Ｃ以上の温度が望ましい。仮絶縁
層７は高温に耐えるように選択される。
【００２６】図３において、仮絶縁層７が除去され、従
って不要な金属９も除去される。使用される除去技術は
高い水平方向対垂直方向の選択性を有するため、過剰量
の金属や絶縁層が除去されることはない。すなわち、仮
絶縁層７は絶縁層や金属における速度よりかなり速い速
度でエッチングされる。８：１フッ化水素酸緩衝液が一
般的なエッチング剤である。
って不要な金属９も除去される。使用される除去技術は
高い水平方向対垂直方向の選択性を有するため、過剰量
の金属や絶縁層が除去されることはない。すなわち、仮
絶縁層７は絶縁層や金属における速度よりかなり速い速
度でエッチングされる。８：１フッ化水素酸緩衝液が一
般的なエッチング剤である。
【００２７】このエッチング剤は、金属（アルミニウ
ム）も絶縁層を保護する非晶質シリコン層もあまり侵さ
ず、従ってその望ましい厚さを保持するため、望ましい
エッチング剤である。もし十分に高いエッチ速度の格差
が得られれば、保護層５すなわち非晶質シリコン層は省
略できる。絶縁層と金属の除去が起こる場合は、堆積さ
れる金属の量が適度に、エッチ速度格差を補正するため
に調節され得る。
ム）も絶縁層を保護する非晶質シリコン層もあまり侵さ
ず、従ってその望ましい厚さを保持するため、望ましい
エッチング剤である。もし十分に高いエッチ速度の格差
が得られれば、保護層５すなわち非晶質シリコン層は省
略できる。絶縁層と金属の除去が起こる場合は、堆積さ
れる金属の量が適度に、エッチ速度格差を補正するため
に調節され得る。
【００２８】高いドーパント濃度による絶縁層と仮絶縁
層７の界面における熱応力もまた、機械的離層を助長す
る。他のエッチングも当業者によって容易に考案され
る。
層７の界面における熱応力もまた、機械的離層を助長す
る。他のエッチングも当業者によって容易に考案され
る。
【００２９】当業者によれば上述の実施例の変更例が容
易に考案される。例えば、仮絶縁層７はドーピングされ
た非晶質シリコンまたはチッ化ケイ素から成り得る。仮
絶縁層７は一定の化学組成を有するが、濃度変化によっ
てエッチング特性の格差を実現する。このような変化
は、層のプラズマ堆積において使用する電力を変化させ
ることによって達成できる。例えば、鋭角はパターンを
描くステップにおいても形成できる。
易に考案される。例えば、仮絶縁層７はドーピングされ
た非晶質シリコンまたはチッ化ケイ素から成り得る。仮
絶縁層７は一定の化学組成を有するが、濃度変化によっ
てエッチング特性の格差を実現する。このような変化
は、層のプラズマ堆積において使用する電力を変化させ
ることによって達成できる。例えば、鋭角はパターンを
描くステップにおいても形成できる。
【００３０】さらに金属堆積は、保護層または絶縁層の
露出した水平方向表面が被覆されるように続行される。
同様に段差のない被覆を作る金属堆積技術が、金属層の
堆積に使用可能である。仮絶縁層７に鋭角を形成する他
の技術もまた使用可能である。例えば、鋭角はパターン
を描くステップにおいても形成できる。さらにリフトー
オフ過程を補助するために、ダミーのウィンドウが形成
され得る。銅のような他の金属も使用可能である。
露出した水平方向表面が被覆されるように続行される。
同様に段差のない被覆を作る金属堆積技術が、金属層の
堆積に使用可能である。仮絶縁層７に鋭角を形成する他
の技術もまた使用可能である。例えば、鋭角はパターン
を描くステップにおいても形成できる。さらにリフトー
オフ過程を補助するために、ダミーのウィンドウが形成
され得る。銅のような他の金属も使用可能である。
【００３１】
【発明の効果】以上説明したように、絶縁層３上に（必
要によっては保護層５を介して）仮絶縁層７を堆積し、
これらの層に併せてパターンを描き、仮絶縁層７に鋭角
を形成した後に金属９、１１を堆積させることによっ
て、堆積した金属１１は完全に開口部を充填し、金属１
１の上面は絶縁層３の上面と平面を成す。
要によっては保護層５を介して）仮絶縁層７を堆積し、
これらの層に併せてパターンを描き、仮絶縁層７に鋭角
を形成した後に金属９、１１を堆積させることによっ
て、堆積した金属１１は完全に開口部を充填し、金属１
１の上面は絶縁層３の上面と平面を成す。
【図１】本発明による製造方法の中間ステップにおける
集積回路を示す断面図である。
集積回路を示す断面図である。
【図２】金属堆積後の集積回路の、図１と同じ部分を示
す断面図である。
す断面図である。
【図３】仮絶縁層を除去した後の集積回路の、図１と同
じ部分を示す断面図である。
じ部分を示す断面図である。
【符号の説明】 １ 基板 ３ 絶縁層 ５ 保護層 ７ 仮絶縁層 ９ 仮絶縁層上の金属 １１ ウィンドウ内の金属（プラグ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン−ファ ダグラス ユ アメリカ合衆国 18103 ペンシルバニア アレンタウン、ヒルビュー ドライブ 1019 (56)参考文献 特開 昭63−55931（ＪＰ，Ａ) 特開 昭58−127349（ＪＰ，Ａ) 特開 昭59−25219（ＪＰ，Ａ) 特開 平２−82625（ＪＰ，Ａ) 特開 昭61−120417（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 基板（１）上に絶縁層（３）を形成する
ステップと、 前記絶縁層（３）上に仮絶縁層（７）を堆積するステッ
プと、 前記基板（１）の選択された部分を露出させる開口部を
形成するために、前記仮絶縁層（７）と前記絶縁層
（３）にパターンを描くステップと、 前記開口部を充填するために、前記開口部内に金属（１
１）を堆積するステップと、 前記仮絶縁層（７）を、前記仮絶縁層（７）上の金属
（９）と共に除去するステップとからなる半導体集積回路製造において、 前記仮絶縁層（７）を堆積するステップにおいて、前記
仮絶縁層（７）は、前記絶縁層（３）からの距離が増加
するにしたがって濃度が減少するようにドーパントを含
む酸化ケイ素からなる ことを特徴とする半導体集積回路製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60995491A | 1991-01-25 | 1991-01-25 | |
| US609954 | 1996-03-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307932A JPH04307932A (ja) | 1992-10-30 |
| JPH088223B2 true JPH088223B2 (ja) | 1996-01-29 |
Family
ID=24443021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029925A Expired - Fee Related JPH088223B2 (ja) | 1991-01-25 | 1992-01-22 | 集積回路製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0496169A1 (ja) |
| JP (1) | JPH088223B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| GB0110241D0 (en) * | 2001-04-26 | 2001-06-20 | Trikon Holdings Ltd | A method of filling a via or recess in a semiconductor substrate |
| CN112670172A (zh) * | 2020-12-29 | 2021-04-16 | 上海集成电路装备材料产业创新中心有限公司 | 一种金属栅器件的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057738B1 (de) * | 1981-02-07 | 1986-10-15 | Ibm Deutschland Gmbh | Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht |
| JPS58127349A (ja) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS5925219A (ja) * | 1982-07-30 | 1984-02-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61120417A (ja) * | 1984-11-16 | 1986-06-07 | Nec Corp | コンタクト電極の形成方法 |
| JPS6355931A (ja) * | 1986-08-27 | 1988-03-10 | Oki Electric Ind Co Ltd | 電極形成方法 |
| JPH01102938A (ja) * | 1987-09-25 | 1989-04-20 | American Teleph & Telegr Co <Att> | 半導体集積回論の製造方法 |
| US4861425A (en) * | 1988-08-22 | 1989-08-29 | International Business Machines Corporation | Lift-off process for terminal metals |
| KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
-
1991
- 1991-12-24 EP EP91312025A patent/EP0496169A1/en not_active Withdrawn
-
1992
- 1992-01-22 JP JP4029925A patent/JPH088223B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0496169A1 (en) | 1992-07-29 |
| JPH04307932A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US4358340A (en) | Submicron patterning without using submicron lithographic technique | |
| US5656556A (en) | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| KR20010014954A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US4585515A (en) | Formation of conductive lines | |
| US11164781B2 (en) | ALD (atomic layer deposition) liner for via profile control and related applications | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH0332215B2 (ja) | ||
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| US6093627A (en) | Self-aligned contact process using silicon spacers | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| JPH088223B2 (ja) | 集積回路製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3108929B2 (ja) | ドライエッチング方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP2000269336A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |