JPH04307932A - 集積回路製造方法 - Google Patents

集積回路製造方法

Info

Publication number
JPH04307932A
JPH04307932A JP2992592A JP2992592A JPH04307932A JP H04307932 A JPH04307932 A JP H04307932A JP 2992592 A JP2992592 A JP 2992592A JP 2992592 A JP2992592 A JP 2992592A JP H04307932 A JPH04307932 A JP H04307932A
Authority
JP
Japan
Prior art keywords
insulating layer
temporary
metal
layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2992592A
Other languages
English (en)
Other versions
JPH088223B2 (ja
Inventor
Yiu Man Wong
イュ マン ウォン
Chen-Hua Douglas Yu
チェン−ファ ダグラス ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04307932A publication Critical patent/JPH04307932A/ja
Publication of JPH088223B2 publication Critical patent/JPH088223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路製造方法、特
に、パターンが描かれた層内の開口部を充填するステッ
プを含む集積回路製造方法に関する。
【0002】
【従来の技術】多くの半導体集積回路製造方法において
、絶縁層にはパターンが描かれ、下に位置する材料すな
わち基板の選択された部分を露出させる、ウィンドウの
ような開口部を形成する。下の材料が絶縁層の上表面と
電気的に接続可能となるために、ウィンドウはアルミニ
ウムのような導電性材料で充填される。
【0003】上述の処理は概念上は簡単であり、良好に
実施されてきている。多くの理由によって、ミクロンお
よびサブミクロン単位の横方向寸法において、ウィンド
ウ内をアルミニウムで充填する方法は良好な実施が困難
である。すなわちウィンドウが完全に充填され得ない。
【0004】アルミニウムは、現在半導体集積回路にお
いて最も広範囲に使用されており、一般にスパッタリン
グによって堆積される。しかしサブミクロンの寸法にお
いて良好にスパッターを行うことは、例えばウィンドウ
がテーパーを有する等しない限り、かなりの増影効果の
ため困難である。テーパーを伴わずにウィンドウ充填の
問題点を除去する一つの方法は、鋭角を形成しない金属
に変更することである。しかしアルミ以外の他の金属が
使用されれば、堆積技術もまた変更が必要になる。
【0005】しかしアルミニウムは望ましい電気的特性
を有し、集積回路にアルミニウムを使用することが有利
である場合が多い。従って、単純なスパッタリングによ
る堆積に代わる方法が探求されている。このような方法
の一つは、1988年、6月13ー14日の、プロシー
ディング・オブ・ザ・VーMICコンフェレンス(Pr
oceeding of the V−MIC Con
ferene )382ー389頁に、バイ(Bai 
)等によって報告されている。
【0006】この方法とは、部分的にイオン化されたア
ルミニウムビームを使用する。基板を高温下に置いて、
アルミニウムイオンの表面移動度を高めて、ウィンドウ
を完全に充填する。堆積は非常に方向性を有し、従って
非当方性である。ウィンドウが充填された後、温度を上
昇させながら堆積は続行され、平面化されたアルミニウ
ム堆積が達成される。
【0007】もう一つの技術においては、絶縁層上にレ
ジストを堆積させ、レジストとその下の絶縁層にパター
ンを描く。金属は高温でブランケット堆積され、レジス
ト上に直接堆積された金属を除去するためにリフトーオ
フステップが行われる。実際には、しばしば要求される
高温が、レジストー基板の界面において不要な化学反応
を起こしてレジスト膜の残留物を残す結果となるため、
この方法は望ましくない。
【0008】
【発明が解決しようとする課題】従って、半導体集積回
路の製造において、絶縁層内のミクロン、サブミクロン
単位の寸法の開口部を、開口部のテーパやレジストを使
用せず、金属で完全に充填し、充填した金属の上表面が
絶縁層の上表面と平面を成すような、金属堆積方法が望
まれている。
【0009】
【課題を解決するための手段】本発明による半導体集積
回路製造方法は、絶縁層内に、下の基板の選択された部
分を露出させる開口部を形成し、開口部を金属(例、ア
ルミニウム)で充填する。開口部は、パターンを描く前
に仮絶縁層7を堆積し、次に仮絶縁層7と絶縁層3の両
方にパターンを描くことによって形成される。
【0010】仮絶縁層7は鋭角を有する。すなわち仮絶
縁層7上面の横の長さが、仮絶縁層7底面の横の長さよ
り大きい。部分イオン化ビームのような堆積技術で、ア
ルミニウムを堆積し、本質的にウィンドウを充填する。 具体例において、堆積された金属は絶縁層の露出した垂
直方向の表面を覆い、水平方向表面の露出された部分も
覆う。
【0011】仮絶縁層7は少なくとも部分的に除去しな
ければならない。一般に酸化ケイ素のような無機絶縁材
料から成る仮絶縁層7は、その層上のアルミニウム9と
共に除去される。このようにしてアルミニウム11の上
面は、絶縁層3の上面と平面を成す。
【0012】本実施例において、非晶質シリコンからな
る保護層5が、絶縁層3と仮保護層7の間に堆積され、
下の絶縁層3を保護し、リフトーオフにおいて、仮保護
層7の除去を助力する。フィールド酸化物上の絶縁層内
の開口部も、ランナーを作るために金属によって充填さ
れ得るが、この方法はウィンドウにおいて実施されるこ
とが望ましい。
【0013】
【実施例】図1において、1は基板、3は絶縁層、5は
保護層、7は仮保護層を示す。基板1とは、他の材料の
下に位置するあらゆる材料を意味する。従ってここで使
用する基板とは、中間のステップに依存して、シリコン
ウェーハや、例えば上部レベル金属化と同様ソースおよ
びドレーン領域を含む処理後のシリコンウェーハ等を含
む。本発明の説明に必要でない集積回路の部品は、図面
を明確にするため図示していない。
【0014】当業者には他の部品、例えばゲート構造、
ソースおよびドレーン領域、フィールド酸化物等が存在
することは容易に理解できる。絶縁層は、二酸化ケイ素
、チッ化ケイ素等の無機絶縁材料を含む、半導体集積回
路の製造に使用されるあらゆる周知の絶縁材料から成り
得る。二酸化ケイ素には一般に、ホウ素やリンのような
ドーパントが存在する。
【0015】保護層は、ある実施例では非晶質シリコン
から成り、またある実施例では省略される。保護層は、
仮絶縁層7に対して遅いエッチ速度を有する必要がある
。仮絶縁層7は鋭角を有し、下に位置する材料、すなわ
ち基板と、続いて堆積される金属の両方に比べて速くエ
ッチングされ得る材料から成る。すなわち仮絶縁層7は
、高いエッチング選択性を有する。
【0016】例えば、ケイ素と酸素を含有する前駆体ガ
スの分解によって生成され、ホウ素、リン、フッ素のう
ち少なくとも一つによって高濃度にドーピングされてい
るTEOSのような堆積酸化物は、二酸化ケイ素および
アルミニウムと組み合わせて使用するためには好都合な
選択である。鋭角は、これに続くリフトーオフステップ
を容易にする。
【0017】鋭角の形成は、保護層5と仮絶縁層7の界
面からの距離によってドーピング濃度を変化させること
、従ってエッチ速度を変化させることによって容易にな
る。例えばフッ素は、界面からの距離が増すほど仮絶縁
層7内における濃度が低下するドーパントとして使用可
能である。
【0018】HF内における仮絶縁層7の湿式のエッチ
速度は、ドーパント、例えばフッ素の濃度が減少するに
したがって遅くなり、それによって鋭角の形成を容易に
するため、上記のドーピング濃度変化は望ましい。すな
わち、下の絶縁層からの距離が増加するにしたがって、
仮絶縁層7のエッチ速度は、減少する。
【0019】仮絶縁層7を除いて、当業者には図示され
ている構造の製造方法が容易に理解できる。絶縁層は、
成長された酸化物の使用もまた考えられるが、一般には
堆積された絶縁材料である。堆積酸化物は、一般にケイ
素を含有する前駆体ガスの分解によって形成される。
【0020】前駆体ガスが酸素を含むか、または酸素が
別に供給される。非晶質シリコンから成る保護層が、i
n  situ堆積される。図示される層の厚さとウィ
ンドウの大きさは、製造される素子の考察後に容易に選
択される。非晶質シリコン層は、10から20nmの厚
さである。
【0021】仮絶縁層7に凹角を形成するステップと同
様に、仮絶縁層7の堆積にをさらに説明する。もし必要
ならば、前述のドーパントが、堆積された層内に容易に
含まれる。例えば、ドーパント濃度の要求される変化を
得るために、ドーパントの前駆物質の流量が変化させら
れる。適切なドーパント濃度とその変化が容易に決定さ
れ得る。
【0022】前述したように、仮絶縁層7はその上部に
比べて、基板付近ではより速くエッチングされる。絶縁
層とフォトレジストのストリップの両方に従来の方法で
パターンを描いた後、仮絶縁層7を液体エッチング剤に
さらすこと、例えばフッ化水素酸に短時間浸すことによ
って、凹角の角が形成される。
【0023】図2において、ウィンドウ内の金属はプラ
グ11として、仮絶縁層7上の金属は層9として示され
る。堆積は、開口部が実質的に金属で充填されるまで、
すなわち開口部の露出した垂直方向表面が覆われるまで
続行される。しかし、仮絶縁層7が除去され得るために
、仮絶縁層7の側壁は少なくとも部分的に、望ましくは
ほとんど露出した状態に残されなければならない。
【0024】もし金属11の堆積を絶縁層3と保護層5
の界面と同時に終了すると、金属11と絶縁層3によっ
て形成される平面状の表面が得られる。当業者によって
適切な金属の堆積技術が容易に選択され、周知の技術で
ある部分イオン化ビーム堆積法は、一般的な金属堆積技
術である。これは段差のない被覆を作る、すなわちウィ
ンドウの側壁のアルミニウム被覆内に切断部分が有り、
張り出しがほとんどまたは全く無く、従って増影効果を
生じないため、望ましい堆積技術である。
【0025】ウィンドウの壁面付近の、金属による良好
な充填は、金属の移動度を高める高温において達成され
る。高温はまた側壁の密着性を増す。アルミニウム堆積
においては、500゜C以上の温度が望ましい。仮絶縁
層7は高温に耐えるように選択される。
【0026】図3において、仮絶縁層7が除去され、従
って不要な金属9も除去される。使用される除去技術は
高い水平方向対垂直方向の選択性を有するため、過剰量
の金属や絶縁層が除去されることはない。すなわち、仮
絶縁層7は絶縁層や金属における速度よりかなり速い速
度でエッチングされる。8:1フッ化水素酸緩衝液が一
般的なエッチング剤である。
【0027】このエッチング剤は、金属(アルミニウム
)も絶縁層を保護する非晶質シリコン層もあまり侵さず
、従ってその望ましい厚さを保持するため、望ましいエ
ッチング剤である。もし十分に高いエッチ速度の格差が
得られれば、保護層5すなわち非晶質シリコン層は省略
できる。絶縁層と金属の除去が起こる場合は、堆積され
る金属の量が適度に、エッチ速度格差を補正するために
調節され得る。
【0028】高いドーパント濃度による絶縁層と仮絶縁
層7の界面における熱応力もまた、機械的離層を助長す
る。他のエッチングも当業者によって容易に考案される
【0029】当業者によれば上述の実施例の変更例が容
易に考案される。例えば、仮絶縁層7はドーピングされ
た非晶質シリコンまたはチッ化ケイ素から成り得る。仮
絶縁層7は一定の化学組成を有するが、濃度変化によっ
てエッチング特性の格差を実現する。このような変化は
、層のプラズマ堆積において使用する電力を変化させる
ことによって達成できる。例えば、鋭角はパターンを描
くステップにおいても形成できる。
【0030】さらに金属堆積は、保護層または絶縁層の
露出した水平方向表面が被覆されるように続行される。 同様に段差のない被覆を作る金属堆積技術が、金属層の
堆積に使用可能である。仮絶縁層7に鋭角を形成する他
の技術もまた使用可能である。例えば、鋭角はパターン
を描くステップにおいても形成できる。さらにリフトー
オフ過程を補助するために、ダミーのウィンドウが形成
され得る。銅のような他の金属も使用可能である。
【0031】
【発明の効果】以上説明したように、絶縁層3上に(必
要によっては保護層5を介して)仮絶縁層7を堆積し、
これらの層に併せてパターンを描き、仮絶縁層7に鋭角
を形成した後に金属9、11を堆積させることによって
、堆積した金属11は完全に開口部を充填し、金属11
の上面は絶縁層3の上面と平面を成す。
【図面の簡単な説明】
【図1】本発明による製造方法の中間ステップにおける
集積回路を示す断面図である。
【図2】金属堆積後の集積回路の、図1と同じ部分を示
す断面図である。
【図3】仮絶縁層を除去した後の集積回路の、図1と同
じ部分を示す断面図である。
【符号の説明】
1  基板 3  絶縁層 5  保護層 7  仮絶縁層 9  仮絶縁層上の金属

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】  基板(1)上に絶縁層(3)を形成す
    るステップと、前記絶縁層(3)上に仮絶縁層(7)を
    堆積するステップと、前記基板(1)の選択された部分
    を露出させる開口部を形成するために、前記仮絶縁層(
    7)と前記絶縁層(3)にパターンを描くステップと、
    前記仮絶縁層(7)に鋭角を形成するステップと、前記
    開口部を充填するために、前記開口部内に金属(11)
    を堆積するステップと、前記仮絶縁層(7)を、前記仮
    絶縁層(7)上の金属(9)と共に除去するステップと
    から成ることを特徴とする半導体集積回路製造方法。
  2. 【請求項2】  前記仮絶縁層(7)が、前記絶縁層(
    3)からの距離が増加するにしたがって減少する濃度を
    有するドーパントを含む酸化ケイ素から成ることを特徴
    とする請求項1記載の方法。
  3. 【請求項3】  前記仮絶縁層(7)の堆積に先立って
    、保護層(5)を堆積するステップを含むことを特徴と
    する請求項1記載の方法。
  4. 【請求項4】  前記保護層(5)が非晶質シリコンか
    ら成ることを特徴とする請求項3記載の方法。
  5. 【請求項5】  前記金属(9、11)がアルミニウム
    から成ることを特徴とする請求項1記載の方法。
  6. 【請求項6】  前記金属堆積が、少なくとも500゜
    Cの温度において行われることを特徴とする請求項5記
    載の方法。
  7. 【請求項7】  前記金属(9、11)が銅から成るこ
    とを特徴とする請求項1記載の方法。
  8. 【請求項8】  前記金属堆積が、部分イオン化ビーム
    堆積法によることを特徴とする請求項1記載の方法。
  9. 【請求項9】  前記鋭角の形成が、仮絶縁層(7)を
    液体エッチング剤にさらすことから成ることを特徴とす
    る請求項1記載の方法。
JP4029925A 1991-01-25 1992-01-22 集積回路製造方法 Expired - Fee Related JPH088223B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60995491A 1991-01-25 1991-01-25
US609954 1996-03-04

Publications (2)

Publication Number Publication Date
JPH04307932A true JPH04307932A (ja) 1992-10-30
JPH088223B2 JPH088223B2 (ja) 1996-01-29

Family

ID=24443021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029925A Expired - Fee Related JPH088223B2 (ja) 1991-01-25 1992-01-22 集積回路製造方法

Country Status (2)

Country Link
EP (1) EP0496169A1 (ja)
JP (1) JPH088223B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
GB0110241D0 (en) * 2001-04-26 2001-06-20 Trikon Holdings Ltd A method of filling a via or recess in a semiconductor substrate
CN112670172A (zh) * 2020-12-29 2021-04-16 上海集成电路装备材料产业创新中心有限公司 一种金属栅器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127349A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体装置の製造方法
JPS5925219A (ja) * 1982-07-30 1984-02-09 Fujitsu Ltd 半導体装置の製造方法
JPS61120417A (ja) * 1984-11-16 1986-06-07 Nec Corp コンタクト電極の形成方法
JPS6355931A (ja) * 1986-08-27 1988-03-10 Oki Electric Ind Co Ltd 電極形成方法
JPH0282625A (ja) * 1988-08-22 1990-03-23 Internatl Business Mach Corp <Ibm> 金属層リフト・オフ処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3175488D1 (en) * 1981-02-07 1986-11-20 Ibm Deutschland Process for the formation and the filling of holes in a layer applied to a substrate
JPH01102938A (ja) * 1987-09-25 1989-04-20 American Teleph & Telegr Co <Att> 半導体集積回論の製造方法
KR930004295B1 (ko) * 1988-12-24 1993-05-22 삼성전자 주식회사 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127349A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体装置の製造方法
JPS5925219A (ja) * 1982-07-30 1984-02-09 Fujitsu Ltd 半導体装置の製造方法
JPS61120417A (ja) * 1984-11-16 1986-06-07 Nec Corp コンタクト電極の形成方法
JPS6355931A (ja) * 1986-08-27 1988-03-10 Oki Electric Ind Co Ltd 電極形成方法
JPH0282625A (ja) * 1988-08-22 1990-03-23 Internatl Business Mach Corp <Ibm> 金属層リフト・オフ処理方法

Also Published As

Publication number Publication date
JPH088223B2 (ja) 1996-01-29
EP0496169A1 (en) 1992-07-29

Similar Documents

Publication Publication Date Title
US4767724A (en) Unframed via interconnection with dielectric etch stop
US4358340A (en) Submicron patterning without using submicron lithographic technique
EP0771024B1 (en) Borderless contact etch process with sidewall spacer and selective isotropic etch process
KR100270464B1 (ko) 함몰형 산화절연을 형성하는 방법
US5872063A (en) Self-aligned contact structures using high selectivity etching
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
US5641710A (en) Post tungsten etch back anneal, to improve aluminum step coverage
US4631248A (en) Method for forming an electrical contact in an integrated circuit
JPH09205145A (ja) 集積回路及びその製造方法
JPH1098100A (ja) コンタクトホール/スルーホール形成方法
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
US5915198A (en) Contact process using taper contact etching and polycide step
JP2001168188A (ja) 半導体装置の製造方法
US20040018695A1 (en) Methods of forming trench isolation within a semiconductor substrate
US4696098A (en) Metallization technique for integrated circuit structures
JPH02183534A (ja) 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法
US6291353B1 (en) Lateral patterning
JPH04307932A (ja) 集積回路製造方法
JP2000269336A (ja) 半導体装置及び半導体装置の製造方法
US10056470B2 (en) Consumption of the channel of a transistor by sacrificial oxidation
EP1348233A1 (en) Method of dry etching an antireflection coating in semiconductor devices
KR100245136B1 (ko) 반도체 소자의 자기정렬 콘택형성방법
JPH03278543A (ja) 電界効果トランジスタの製造方法
JPH0689883A (ja) 接続孔の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees