JPH06204171A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06204171A JPH06204171A JP108093A JP108093A JPH06204171A JP H06204171 A JPH06204171 A JP H06204171A JP 108093 A JP108093 A JP 108093A JP 108093 A JP108093 A JP 108093A JP H06204171 A JPH06204171 A JP H06204171A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- timon
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ゲート電極配線層と上部の金属配線層とのコン
タクト部における配線抵抗を低減し、配線のエレクトロ
マイグレーション耐性を向上できる半導体装置および製
造方法を提供する。 【構成】半導体装置のゲート電極配線層とのコンタクト
部の配線構造において、ゲート電極配線層側から、ゲー
ト電極配線層、TiMoN層またはTiWN層、Alま
たはAl合金配線層によって構成される構造とする。 【効果】TiMoNの組成比がTi:Mo:N=1:
1:0.5〜1.5の領域でコンタクト抵抗が低くな
る。また、Ti:Mo:N=1:1:0.5〜1.5の
組成の場合、TiMoNのバリア性も向上し配線の信頼
性が良好となる。TiWNの場合も同様に、組成比がT
i:W:N=1:1:0.5〜1.5の場合がコンタク
ト抵抗が低くなり、バリア性が向上し配線の信頼性が良
好となる。
タクト部における配線抵抗を低減し、配線のエレクトロ
マイグレーション耐性を向上できる半導体装置および製
造方法を提供する。 【構成】半導体装置のゲート電極配線層とのコンタクト
部の配線構造において、ゲート電極配線層側から、ゲー
ト電極配線層、TiMoN層またはTiWN層、Alま
たはAl合金配線層によって構成される構造とする。 【効果】TiMoNの組成比がTi:Mo:N=1:
1:0.5〜1.5の領域でコンタクト抵抗が低くな
る。また、Ti:Mo:N=1:1:0.5〜1.5の
組成の場合、TiMoNのバリア性も向上し配線の信頼
性が良好となる。TiWNの場合も同様に、組成比がT
i:W:N=1:1:0.5〜1.5の場合がコンタク
ト抵抗が低くなり、バリア性が向上し配線の信頼性が良
好となる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置のゲート電
極配線層とのコンタクト部における配線構造及びその製
造方法に関する。
極配線層とのコンタクト部における配線構造及びその製
造方法に関する。
【0002】
【従来の技術】従来の半導体装置のゲート電極配線層と
上部配線層とのコンタクト部の構造を、形成工程にそっ
て説明する。従来の半導体装置のゲート電極配線層との
コンタクト部の配線構造は、基本的には、図3のような
構造であった。フィールド酸化膜301上にゲート電極
配線層302(モリブデンポリサイド電極または、タン
グステンポリサイド電極)を形成した後、層間膜303
(シリコン酸化物)を形成し、コンタクトホールを形成
した後、コンタクト部に、Alまたは、Al合金の配線
層から半導体基板へのAlの拡散を防止するためのバリ
アメタルとしてTiN(チタンナイトライド)層304
を、スパッタ法で形成し、その後、その上にAlまた
は、Al合金膜305をスパッタ法で形成し、TiN層
304、Alまたは、Al合金層305をドライエッチ
ングして配線層を形成するという方法を用いてきた。
上部配線層とのコンタクト部の構造を、形成工程にそっ
て説明する。従来の半導体装置のゲート電極配線層との
コンタクト部の配線構造は、基本的には、図3のような
構造であった。フィールド酸化膜301上にゲート電極
配線層302(モリブデンポリサイド電極または、タン
グステンポリサイド電極)を形成した後、層間膜303
(シリコン酸化物)を形成し、コンタクトホールを形成
した後、コンタクト部に、Alまたは、Al合金の配線
層から半導体基板へのAlの拡散を防止するためのバリ
アメタルとしてTiN(チタンナイトライド)層304
を、スパッタ法で形成し、その後、その上にAlまた
は、Al合金膜305をスパッタ法で形成し、TiN層
304、Alまたは、Al合金層305をドライエッチ
ングして配線層を形成するという方法を用いてきた。
【0003】
【発明が解決しようとする課題】しかし、前述の従来技
術では、バリアメタルとしてTiN層を用いているため
にゲート電極配線層(タングステンポリサイド電極、モ
リブデンポリサイド電極)とその上部の配線層との接合
性に問題があり、ゲート電極配線層と上部配線層とのコ
ンタクト部の配線抵抗が大きく、半導体装置の信頼性の
上で大きな問題となる。という課題を有している。そこ
で本発明はこの様な課題を解決するもので、その目的と
するところは、ゲート電極配線層と上部の金属配線層と
のコンタクト部における配線抵抗が低抵抗化をはかるこ
とを特徴とする半導体装置を提供するところにある。
術では、バリアメタルとしてTiN層を用いているため
にゲート電極配線層(タングステンポリサイド電極、モ
リブデンポリサイド電極)とその上部の配線層との接合
性に問題があり、ゲート電極配線層と上部配線層とのコ
ンタクト部の配線抵抗が大きく、半導体装置の信頼性の
上で大きな問題となる。という課題を有している。そこ
で本発明はこの様な課題を解決するもので、その目的と
するところは、ゲート電極配線層と上部の金属配線層と
のコンタクト部における配線抵抗が低抵抗化をはかるこ
とを特徴とする半導体装置を提供するところにある。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
ゲート電極配線層とのコンタクト部の配線構造が、ゲー
ト電極配線層側から、ゲート電極配線層、TiMoN
(チタンモリブデンナイトライド)層またはTiWN
(チタンタングステンナイトライド)層、Alまたは、
Al合金層、であることを特徴とする。
ゲート電極配線層とのコンタクト部の配線構造が、ゲー
ト電極配線層側から、ゲート電極配線層、TiMoN
(チタンモリブデンナイトライド)層またはTiWN
(チタンタングステンナイトライド)層、Alまたは、
Al合金層、であることを特徴とする。
【0005】本発明の半導体装置の製造方法は、a)ゲ
ート電極配線層とのコンタクト部にTiMoN層または
TiWN層を成膜する工程と、b)前記、TiMoN層
またはTiWN層を形成したコンタクト部に、Alまた
は、Al合金をスパッタ法で成膜する工程と、c)前
記、TiMoN層またはTiMoN層、Alまたは、A
l合金の2層を塩素系のガスでドライエッチングし配線
を形成する工程からなることを特徴とする。
ート電極配線層とのコンタクト部にTiMoN層または
TiWN層を成膜する工程と、b)前記、TiMoN層
またはTiWN層を形成したコンタクト部に、Alまた
は、Al合金をスパッタ法で成膜する工程と、c)前
記、TiMoN層またはTiMoN層、Alまたは、A
l合金の2層を塩素系のガスでドライエッチングし配線
を形成する工程からなることを特徴とする。
【0006】他の本発明の半導体装置は、TiMoN、
TiWNの組成比は、Ti:Mo:N=1:1:0.5
〜1.5、Ti:W:N=1:1:0.5〜1.5であ
ることを特徴とする。
TiWNの組成比は、Ti:Mo:N=1:1:0.5
〜1.5、Ti:W:N=1:1:0.5〜1.5であ
ることを特徴とする。
【0007】
【実施例】本発明の半導体装置は、基本的には、図1に
示される構造をしている。
示される構造をしている。
【0008】101はフィールド酸化膜である。102
は、ゲート電極層である。ゲート電極層としてはモリブ
デンポリサイド電極、タングステンポリサイド電極が用
いられている。103は層間膜層でCVD法で形成され
たシリコン酸化物で形成されている。104はバリアメ
タル層で、本発明ではバリアメタルとしてTiMoN層
または、TiWN層をもちいている。TiMoNは窒素
雰囲気中でTiターゲットとMoターゲットを用いた反
応性共スパッタ法か、または窒素雰囲気中においてTi
とMo合金ターゲットを用いた反応性スパッタ法を用い
て形成する。TiWNもTiMoNと同様にして形成さ
れる。105はAlまたは、Al合金配線層でAlまた
は、Al合金ターゲットを用いたスパッタ法によって形
成される。TiMoN層またはTiWN層104、Al
またはAl合金配線層105の2層の膜が成膜された
後、塩素系ガスを用いたドライエッチングによりの配線
パターンを形成する。
は、ゲート電極層である。ゲート電極層としてはモリブ
デンポリサイド電極、タングステンポリサイド電極が用
いられている。103は層間膜層でCVD法で形成され
たシリコン酸化物で形成されている。104はバリアメ
タル層で、本発明ではバリアメタルとしてTiMoN層
または、TiWN層をもちいている。TiMoNは窒素
雰囲気中でTiターゲットとMoターゲットを用いた反
応性共スパッタ法か、または窒素雰囲気中においてTi
とMo合金ターゲットを用いた反応性スパッタ法を用い
て形成する。TiWNもTiMoNと同様にして形成さ
れる。105はAlまたは、Al合金配線層でAlまた
は、Al合金ターゲットを用いたスパッタ法によって形
成される。TiMoN層またはTiWN層104、Al
またはAl合金配線層105の2層の膜が成膜された
後、塩素系ガスを用いたドライエッチングによりの配線
パターンを形成する。
【0009】以下、詳細は、工程を追いながら、説明し
ていく(図2)。
ていく(図2)。
【0010】図2(a)は、ゲート電極配線層202を
形成し、層間膜203を形成した後、ゲート電極配線層
とのコンタクトホールを形成した後の断面図である。ゲ
ート電極配線層としてはタングステンポリサイド電極ま
たはタングステンポイリサイド電極を用いる。層間膜は
シリコン酸化物でCVD法によって形成している。
形成し、層間膜203を形成した後、ゲート電極配線層
とのコンタクトホールを形成した後の断面図である。ゲ
ート電極配線層としてはタングステンポリサイド電極ま
たはタングステンポイリサイド電極を用いる。層間膜は
シリコン酸化物でCVD法によって形成している。
【0011】次に、その上に窒素雰囲気中でTiとMo
を反応性共スパッタするかまたは、窒素雰囲気中でTi
とMoの合金ターゲットをもちいて反応性スパッタして
バリアメタルToMoN層または、TiWN層204を
形成する。
を反応性共スパッタするかまたは、窒素雰囲気中でTi
とMoの合金ターゲットをもちいて反応性スパッタして
バリアメタルToMoN層または、TiWN層204を
形成する。
【0012】次に、Alまたは、Al合金膜205をウ
エハー全面にスパッタ法で蒸着し、ウエハー全面にレジ
ストを塗布し、配線パターンを露光転写し、現像した後
に、塩素系のガスを用いたドライエッチによりTiMo
N層またはTiWN層204、AlまたはAl合金20
5の2層をドライエッチングし、その後レジストを剥離
することによって配線層を形成する。
エハー全面にスパッタ法で蒸着し、ウエハー全面にレジ
ストを塗布し、配線パターンを露光転写し、現像した後
に、塩素系のガスを用いたドライエッチによりTiMo
N層またはTiWN層204、AlまたはAl合金20
5の2層をドライエッチングし、その後レジストを剥離
することによって配線層を形成する。
【0013】以上で、本発明の半導体装置が形成され
る。
る。
【0014】TiMoN層、TiWN層をバリアメタル
として用いることによりゲート電極配線層とバリアメタ
ルとの接合性が良好となり、従来のチタンナインナイト
ライドを用いた場合と比較してゲート電極配線層とのコ
ンタクト抵抗が約4分の1に低減される。またTiMo
N層、TiWN層の下に、Ti(チタン)層を成膜する
方法も考えられその場合には、バリアメタルのみの構造
と比較してコンタクト抵抗が低減できる。TiMoN
層、TiWN層とゲート電極配線層との組み合わせであ
るがTiMoNとモリブデンポリサイド電極、TiWN
とタングステンポリサイド電極の場合がもっともコンタ
クト抵抗が低くなる。その他の組み合わせでもTiNを
用いた場合よりもコンタクト抵抗は低くなる。図4にT
iMoNの組成比とコンタクト抵抗のグラフを示す。T
iMoNの組成比をTi:Mo=1:1にして、N(窒
素)の組成を変化させた場合のコンタクト抵抗の変化の
グラフである。TiMoNの組成比がTi:Mo:N=
1:1:0.5〜1.5の領域でコンタクト抵抗が低も
っとも低くなる。また、Ti:Mo:N=1:1:0.
5〜1.5の組成の場合、TiMoNのバリア性も向上
し配線の信頼性が良好となる。。TiWNの場合もTi
MoNの場合と同様に、組成比がTi:W:N=1:
1:0.5〜1.5の場合がコンタクト抵抗がもっと低
く、バリア性が向上し配線の信頼性が良好となる。配線
のエレクトロマイグレーション耐性であるが、TiNを
バリアメタルとして用いた場合と比較してTiMoN、
TiWNをバリアメタルとして用いた場合のほうがAl
原子の拡散を効果的に抑制でき配線寿命が増加する。
として用いることによりゲート電極配線層とバリアメタ
ルとの接合性が良好となり、従来のチタンナインナイト
ライドを用いた場合と比較してゲート電極配線層とのコ
ンタクト抵抗が約4分の1に低減される。またTiMo
N層、TiWN層の下に、Ti(チタン)層を成膜する
方法も考えられその場合には、バリアメタルのみの構造
と比較してコンタクト抵抗が低減できる。TiMoN
層、TiWN層とゲート電極配線層との組み合わせであ
るがTiMoNとモリブデンポリサイド電極、TiWN
とタングステンポリサイド電極の場合がもっともコンタ
クト抵抗が低くなる。その他の組み合わせでもTiNを
用いた場合よりもコンタクト抵抗は低くなる。図4にT
iMoNの組成比とコンタクト抵抗のグラフを示す。T
iMoNの組成比をTi:Mo=1:1にして、N(窒
素)の組成を変化させた場合のコンタクト抵抗の変化の
グラフである。TiMoNの組成比がTi:Mo:N=
1:1:0.5〜1.5の領域でコンタクト抵抗が低も
っとも低くなる。また、Ti:Mo:N=1:1:0.
5〜1.5の組成の場合、TiMoNのバリア性も向上
し配線の信頼性が良好となる。。TiWNの場合もTi
MoNの場合と同様に、組成比がTi:W:N=1:
1:0.5〜1.5の場合がコンタクト抵抗がもっと低
く、バリア性が向上し配線の信頼性が良好となる。配線
のエレクトロマイグレーション耐性であるが、TiNを
バリアメタルとして用いた場合と比較してTiMoN、
TiWNをバリアメタルとして用いた場合のほうがAl
原子の拡散を効果的に抑制でき配線寿命が増加する。
【0015】
【発明の効果】以上に述べたように本発明によれば、ゲ
ート電極配線層とのコンタクト部におけるコンタクト抵
抗を従来のバリアメタルとしてTiNを用いた場合と比
較して低減する事ができる。特にTiMoNの組成比が
Ti:Mo:N=1:1:0.5〜1.5である場合に
はさらに低抵抗なコンタクト抵抗がえられる。また、T
iWN層を用いた場合も同様の結果がえられる。また、
TiNをバリアメタルとして用いた場合と比較してTi
MoNまたはTiWNを用いた場合には電流によるAl
原子の移動が抑制され配線層のエレクトロマイグレーシ
ョン耐性が向上する。本発明は以上のような効果を有す
る。
ート電極配線層とのコンタクト部におけるコンタクト抵
抗を従来のバリアメタルとしてTiNを用いた場合と比
較して低減する事ができる。特にTiMoNの組成比が
Ti:Mo:N=1:1:0.5〜1.5である場合に
はさらに低抵抗なコンタクト抵抗がえられる。また、T
iWN層を用いた場合も同様の結果がえられる。また、
TiNをバリアメタルとして用いた場合と比較してTi
MoNまたはTiWNを用いた場合には電流によるAl
原子の移動が抑制され配線層のエレクトロマイグレーシ
ョン耐性が向上する。本発明は以上のような効果を有す
る。
【図1】本発明の半導体装置のゲート電極配線層とのコ
ンタクト部の構造を示す断面図。
ンタクト部の構造を示す断面図。
【図2】(a)〜(d)は、本発明の半導体装置の製造
工程毎の断面図。
工程毎の断面図。
【図3】従来の半導体装置のゲート電極配線層とのコン
タクト部の構造を示す断面図。
タクト部の構造を示す断面図。
【図4】ゲート電極配線層とのコンタクト部のコンタク
ト抵抗ののTiMoNの組成比依存性のグラフ。
ト抵抗ののTiMoNの組成比依存性のグラフ。
101・・・フィールド酸化膜 102・・・ゲート電極配線層 103・・・層間膜層 104・・・TiMoN層または、TiWN層 105・・・Alまたは、Al合金層 201・・・フィールド酸化膜 202・・・ゲート電極配線層 203・・・層間膜層 204・・・TiMoN層または、TiWN層 205・・・Alまたは、Al合金層 301・・・フィールド酸化膜 302・・・ゲート電極配線層 303・・・層間膜層 304・・・TiN(チタンナイトライド)層 305・・・Alまたは、Al合金の配線層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/62 G 7376−4M 29/784 9054−4M H01L 29/78 301 G
Claims (8)
- 【請求項1】ゲート電極配線層とのコンタクト部の配線
構造が、ゲート電極配線層側から、ゲート電極配線層、
TiMoN(チタンモリブデンナイトライド層、Alま
たは、Al合金層、であることを特徴とする半導体装
置。 - 【請求項2】前記、TiMoN層の組成比がTi:M
o:N=1:1:0.5〜1.5であることを特徴とす
る、請求項1記載の半導体装置。 - 【請求項3】ゲート電極配線層とのコンタクト部の配線
構造が、ゲート電極配線層側から、ゲート電極配線層、
TiWN(チタンタングステンナイトライド)層、Al
または、Al合金層、であることを特徴とする半導体装
置。 - 【請求項4】前記、TiWN層の組成比がTi:W:N
=1:1:0.5〜1.5であることを特徴とする請求
項3記載の半導体装置。 - 【請求項5】a)ゲート電極配線層とのコンタクト部に
TiMoN層を成膜する工程と、 b)前記、TiMoN層を形成したコンタクト部に、A
lまたは、Al合金をスパッタ法で成膜する工程と、 c)前記、TiMoN層、Alまたは、Al合金のスパ
ッタ膜を塩素系のガスでドライエッチングし配線を形成
する工程からなることを特徴とする半導体装置の製造方
法。 - 【請求項6】a)ゲート電極配線層とのコンタクト部に
TiWN層を成膜する工程と、 b)前記、TiWN層を形成したコンタクト部に、Al
または、Al合金をスパッタ法で成膜する工程と、 c)前記、TiWN層、Alまたは、Al合金のスパッ
タ膜を塩素系のガスでドライエッチングし配線を形成す
る工程からなることを特徴とする半導体装置の製造方
法。 - 【請求項7】前記、TiMoN層の組成比がTi:M
o:N=1:1:0.5〜1.5であることを特徴とす
る請求項5記載の半導体装置の製造方法。 - 【請求項8】前記、TiWN層の組成比がTi:W:N
=1:1:0.5〜1.5であることを特徴とする請求
項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP108093A JPH06204171A (ja) | 1993-01-07 | 1993-01-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP108093A JPH06204171A (ja) | 1993-01-07 | 1993-01-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06204171A true JPH06204171A (ja) | 1994-07-22 |
Family
ID=11491526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP108093A Pending JPH06204171A (ja) | 1993-01-07 | 1993-01-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06204171A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303483B1 (en) | 2000-06-30 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
US6882017B2 (en) | 1998-08-21 | 2005-04-19 | Micron Technology, Inc. | Field effect transistors and integrated circuitry |
DE10248927B4 (de) * | 2002-10-15 | 2007-02-01 | Zentrum für Sonnenenergie- und Wasserstoff-Forschung Baden-Württemberg | Dünnschichtsolarzelle mit elektrischer Molybdän-Kontaktschicht und Herstellungsverfahren |
-
1993
- 1993-01-07 JP JP108093A patent/JPH06204171A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882017B2 (en) | 1998-08-21 | 2005-04-19 | Micron Technology, Inc. | Field effect transistors and integrated circuitry |
US6939799B2 (en) | 1998-08-21 | 2005-09-06 | Micron Technology, Inc. | Method of forming a field effect transistor and methods of forming integrated circuitry |
US6303483B1 (en) | 2000-06-30 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
DE10248927B4 (de) * | 2002-10-15 | 2007-02-01 | Zentrum für Sonnenenergie- und Wasserstoff-Forschung Baden-Württemberg | Dünnschichtsolarzelle mit elektrischer Molybdän-Kontaktschicht und Herstellungsverfahren |
DE10248927C5 (de) * | 2002-10-15 | 2013-10-31 | Zentrum für Sonnenenergie- und Wasserstoff-Forschung Baden-Württemberg | Dünnschichtsolarzelle mit elektrischer Molybdän-Kontaktschicht und Herstellungsverfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
US5821620A (en) | Electromigration resistant metallization structures for microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
US6157082A (en) | Semiconductor device having aluminum contacts or vias and method of manufacture therefor | |
JPH0752733B2 (ja) | 配線構造体の形成方法 | |
JPH0684911A (ja) | 半導体装置およびその製造方法 | |
JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
US6677647B1 (en) | Electromigration characteristics of patterned metal features in semiconductor devices | |
US6905960B2 (en) | Method of forming a contact in a semiconductor device | |
JPH09503098A (ja) | サリサイド層におけるバリア強化 | |
US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
JPH06204171A (ja) | 半導体装置及びその製造方法 | |
JPH07153716A (ja) | 半導体装置およびその製造方法 | |
US20120146225A1 (en) | Damascene structure | |
JPH03274732A (ja) | 半導体集積回路装置 | |
JPH11145138A (ja) | 半導体装置およびその製造方法 | |
JP2821157B2 (ja) | 配線形成方法 | |
US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
JPH04242960A (ja) | 集積回路用配線 | |
US20060148238A1 (en) | Metallization method of semiconductor device | |
JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
JPH0629237A (ja) | 半導体装置及びその製造方法 | |
JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
JP2674473B2 (ja) | 配線構造 | |
KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 |