JPH09503098A - サリサイド層におけるバリア強化 - Google Patents

サリサイド層におけるバリア強化

Info

Publication number
JPH09503098A
JPH09503098A JP7509918A JP50991895A JPH09503098A JP H09503098 A JPH09503098 A JP H09503098A JP 7509918 A JP7509918 A JP 7509918A JP 50991895 A JP50991895 A JP 50991895A JP H09503098 A JPH09503098 A JP H09503098A
Authority
JP
Japan
Prior art keywords
metal layer
layer
titanium
barrier
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7509918A
Other languages
English (en)
Inventor
ブラッジ,ハンター・ビィ
Original Assignee
ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド filed Critical ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Publication of JPH09503098A publication Critical patent/JPH09503098A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/952Utilizing antireflective layer

Abstract

(57)【要約】 第1の金属層(16)は基板(10)およびそこに形成されるコンタクトウェル(14)上に堆積される。第1の金属層(16)は次いでガスにさらされて、そのガスを第1の金属層に充填させ、それによって、第1の金属層のバリア特性を向上させる。第2の金属層(22)は第1の充填された金属層(16)上に堆積される。第3の金属層(24)が次いで第2の金属層上に堆積される。無反射性の第4の金属層(26)が次いで第3の金属層(24)上に堆積される。第1の金属層(16)をガスにさらすことと、すべての金属層堆積ステップとは、低圧環境で行なわれる。さらに、半導体装置の形成に要する後の処理ステップの結果、コンタクトウェルの外側にある第1の金属層の部分は除去される。第1の金属層の残りの部分はコンタクトウェル内にセルフアラインのシリサイドを形成する。

Description

【発明の詳細な説明】 サリサイド層におけるバリア強化技術分野 本発明は半導体プロセス技術に関する。本発明は特定的には半導体基板とメタ ライズされたコンタクトとの間に強化されたバリアを設けるためのプロセス技術 に関する。背景技術 半導体基板に形成される半導体デバイスへの電気的接続は典型的にメタライズ されたコンタクトを用いて行なわれる。標準的なプロセスでは、初めに半導体基 板の上にある金属下誘電体およびその上に形成される半導体デバイスを通し、コ ンタクトウェルと呼ばれる凹みを形成することによってメタライズされたコンタ クトが設けられる。コンタクトウェルは電気的接続が形成されるべき領域の直上 に設けられる。たとえば、コンタクトウェルがポリシリコンラインまたはさらに 完全に半導体基板まで延在して、半導体デバイスのソースまたはドレインに直接 電気的接続が行なわれてもよい。次に、排気されたまたは低圧環境において、白 金などの導電性材料の層が、コンタクトウェルを含め金属下誘電体で覆われた基 板の上にスパッタリングされる。スパッタリングステップの後、半導体ウェハつ まり半導体基板およびその上のすべての材料が低圧環境から取出され、増圧され たまたは常圧のファーネスに設置される。このステップはシンターと呼ばれる。 シンターにより、コンタクトウェルにおいて露出した半導体基板の部分と白金が 反応 する。反応した白金および露出した半導体基板がコンタクトウェル内に白金シリ サイドを形成する。他方、金属下誘電体の上部に堆積した白金はシンタープロセ ス中に反応を起こさない。 不利なことに、シンターのために低圧環境からオーブンへウェハを移動させる には非常に時間がかかる。真空破壊すなわち低圧環境から高圧環境への変化を安 全なものとするには、圧力を非常に注意深くかつゆっくりと変化させねばならな い。急速に圧力が変化すると乱流が生じ、低圧環境内で埃またはその他の汚染粒 子の粉砕が生じるかもしれない。粉砕した粒子が半導体デバイスに接触すると、 ショートまたは欠陥がデバイスに生じるかもしれない。したがって、圧力の変更 は徐々にかつ穏やかに行なわれなければならない。結果として、低圧のスパッタ リング環境からさらに高圧のオーブン環境へのウェハの移動は非常に長い時間を かけて行なわれることになる。 メタライズされたコンタクト形成の典型的なプロセスにおいては、シンターに 続き、たとえば硝酸および塩酸の組合せを用いた王水ストリップなどのエッチン グステップを利用して金属下誘電体の上部に残留する反応しなかった白金を除去 する。白金シリサイドまたは反応した白金は王水ストリップによる影響を受けな いので、コンタクトウェル内で損傷せずに残留する。 白金シリサイドの性質のため、王水ストリップ中にウェ ハが空気に露出される間シリサイドの酸化は生じない。したがって、白金シリサ イドはコンタクトウェルの上にバリアをもたらさない。すなわち、メタライズさ れたコンタクトにおいて導電体として用いられる導電性材料の層が白金シリサイ ドの上部に設けられると、シリサイドを通し半導体基板へと導電体材料の望まし くない拡散が生じるだろう。コンタクトウェルと導電体材料との間に十分な拡散 バリアを与えるために、ウェハは低圧スパッタリング環境に戻され、金属バリア 層が金属下誘電体、および白金シリサイドを含むコンタクトウェルの上にスパッ タリングされる。 通常、ウェハは次に別の真空破壊を受け、常圧の空気にさらされる。そうする うちに、金属バリア層の上に酸化物が形成される。酸化された金属バリア層は導 電体材料の半導体基板への拡散を防止する。 次に、ウェハは再び低圧環境に戻され、導電体材料の層が酸化した金属バリア 層の上にスパッタリングされる。導電体材料の層は次に保護コーティングで覆わ れる。上記のステップの完了後、メタライズされたコンタクトの形成は終了する 。ウェハは次に金属間酸化物堆積ステップを含むさらなるプロセスステップを受 け、半導体基板の上への半導体デバイスの製造が完了する。 上記のように、従来のメタライズされたコンタクト形成技術には、いくつかの 真空破壊を含む数多くのプロセスステップが必要である。不利なことに、メタラ イズされたコ ンタクトを形成するのに必要な各ステップに費用がかかる。このようにして、従 来の形成技術を用いて製造されるメタライズされたコンタクトの費用は数多くの プロセスステップによって増大する。さらに、各真空破壊にかかる時間のために 、ウェハのスループットが大きく減少する。その上、数多くのプロセスステップ および1つの環境から別の環境へのウェハの移動には繰返してウェハを取扱うこ とが必要になる。その結果、従来のメタライズされたコンタクトを形成する技術 を用いて形成されるコンタクトを有するウェハには、ウェハの取扱いに関連する 欠陥が生じる。 このようにして、必要なプロセスステップを減じ、数多くの真空破壊を必要と せず、かつ実際のウェハの取扱いの必要性を排除する、メタライズされたコンタ クトおよびそのようなコンタクトを形成する方法が必要になる。発明の開示 本発明の目的はしたがって、製造費用を減じ、ウェハのスループットを向上さ せ、ウェハの取扱いによる欠陥を最小とする、メタライズされたコンタクトおよ びそのようなコンタクトを形成する方法を提供することである。上記の目的は、 従来のメタライズされたコンタクトを形成する技術において用いられるいくつか のプロセスステップを排除し、真空破壊なしでメタライズされたコンタクトを形 成するプロセス全体を行なうことを可能にし、ウェハの取扱いおよびそれに関連 する欠陥を大きく減少させるメタライズ されたコンタクトおよびそのようなコンタクトを形成する方法によって達成され る。 本発明において、低圧環境中で第1の金属層が基板の上に堆積され、コンタク トウェルがその中に形成される。次にガスを低圧環境に導入してガスが第1の金 属層と反応できるようにし、第1の金属層のバリア特性を向上させる。この反応 はバリアの「充填」と呼ばれる。次に第2の金属層が第1の金属層の上に堆積さ れる。その次に第3の金属層が第2の金属層の上に堆積される。最後に、第3の 金属層の上に無反射の第4の金属の層が堆積される。 そのようにすることによって、本発明では時間のかかる真空破壊の必要性を排 除する。結果として、本発明のスループットは従来技術によるバリア形成プロセ スに対して実質的に増大したものとなる。半導体デバイスの形成に必要な後続の プロセスステップの結果、コンタクトウェルの外にある第1の金属層の部分が取 除かれる。第1の金属層の残余の部分はコンタクトウェル内において自己整合さ れたシリサイドを形成する。このようにして、本発明は第1の金属層の不要な部 分を除去するための別のエッチングステップの必要性を排除し、かつ別の加熱ま たはシンターステップなしで自己整合したシリサイドを提供する。さらに、1つ の低圧環境内ですべてのプロセスステップを行なうことにより、従来のメタライ ズされたコンタクト形成プロセスと比較してウェハの取扱いが大きく減少する。 このようにして、本発明は製造費用を減少させ、ウェハのスループットを増大 させ、かつ取扱いによるウェハの欠陥を最小とする、メタライズされたコンタク トおよびそのようなコンタクトを形成する方法を提供する。図面の簡単な説明 この明細書に取入れられてその一部を形成する添付の図面は、本発明の実施例 を示し、その説明とともに本発明の原理の説明に役立つものである。 図1A−1Eは、本発明に従うメタライズされたコンタクトの形成において用 いられるステップの側断面図である。 図2Aは本発明に従う図1Bの線A−Aに沿うチタン層の拡大側断面図である 。 図2Bは、本発明に従いチタン層が窒素で充填された、図1Bの線A−Aに沿 うチタン層の拡大側断面図である。本発明を実施するためのベストモード 次に添付の図面に示される本発明の好ましい実施例について詳細に説明する。 本発明は好ましい実施例と関連づけて説明されるが、本発明をこれらの実施例に 制限することを意図するものではない。反対に、本発明の意図は、添付の請求の 範囲により規定される本発明の精神および範囲内に含まれ得る代替形、修正形お よび等価形を包含することである。 図1Aを参照すると、クレームされる本発明に従うメタライズされたコンタク トの形成における開始ステップが示 されている。半導体基板10はその上面に堆積された金属下誘電体12を有する 。この実施例では、半導体基板10はシリコンから形成される。しかしながら、 本発明は当該技術において周知のその他の半導体基板の使用にも適する。金属下 誘電体12は半導体基板10の上の保護層としての役割を果たす。この実施例で は、金属下誘電体12はホウ素−リン−シリケートガラス、BPSGから形成さ れるが、当該技術において周知の数多くの保護コーティングもクレームされるこ の発明において使用するのに適合する。図1Aに示すように、BPSG層12の 上面からシリコン基板10の上面に延在するように開口部14が形成される。開 口部14は「コンタクトウェル」と呼ばれ、当該技術で周知の数多くの適切なエ ッチング技術のいずれかを用いて形成される。 次に図1Bを参照して、クレームされる本発明に従うメタライズされたコンタ クトの形成における次のステップが示される。低圧環境中で、チタンの層16が 、BPSG層12およびコンタクトウェル領域14を含め、シリコン基板10の 上に堆積される。チタン層16の堆積は低圧環境内で生じる。本発明では、チタ ンの堆積が発生する低圧環境は、およそ2.0×10-3Torrに維持される。 しかしながら、シリコン基板10の上へのチタン層16の効果的な堆積を可能に するその他の圧力もまたクレームされる本発明の方法に用いるのに適する。さら に、本発明では、 約200−1000オングストロームの範囲の厚みを有するチタン層16が堆積 される。本発明ではそのような厚みのチタン層16が堆積されるが、本発明の方 法において厚みをその他のものとすることも可能である。 引続き図1Bを参照して、チタン層16の堆積後、窒素ガスが低圧環境内に導 入される。窒素ガスは、チタン層16の分子間にある隙間を満たすまたは「充填 する」。そうすることにより、窒素で「充填された」チタン層16は、コンタク トウェル14内のシリコン基板10の上に強化されたバリアをもたらす。この実 施例ではチタンを用いるが、当該技術で周知のその他の材料を用いてもよい。し かしながら、以下に述べるように、チタンの性質および分子組成のため、層16 に対してチタンを用いることによって特定的な利点がもたらされる。 次に図2Aを参照して、図1Bの線A−Aに沿うチタン層16の拡大した側面 図が示されている。図2Aは、図1Bに示される堆積が完了した後のチタン層1 6の物理的特性を示している。図2Aに示されるように、チタン層16の分子構 造は、「円柱」形状またはパターンが生成されたものである。チタン層16を構 成する円柱18は、スペース20によって分離される。図2Aからわかるように 、スペース20が充填されないまま残されていると、特定的にはたとえばチタン 層16の上に堆積されるアルミニウムなどの導電性材料が、円柱18間に拡散し 、シリコン基板1 0の上面に近づくかもしれない。 次に図2Bを参照して、チタン層16の円柱18間の窒素で「充填された」ス ペース20が示される。図2Bは層16が窒素に露出された後のチタン層16の 物理的特性を示す。図2Bからわかるように、窒素はチタン層16のスペース2 0を「充填する」または塞ぐことにより、コンタクトウェル14におけるシリコ ン基板10の上方に強化されたバリアを与える。そうすることにより、チタン層 16の上方に堆積される特定的にはアルミニウムである材料がチタン層16を通 しシリコン基板10内に拡散するのを減少させることができる。この実施例では 窒素を用いてチタン層16を充填するが、たとえば空気などのその他のガスを用 いてもよい。さらに、酸素を含むガスをチタン層にさらすと、酸化の量を制御で きる。すなわち、本発明では、チタン層16がガスに露出される時間、ガスの組 成、およびチタン層16がガスに露出される圧力を正確に制御し得る。その結果 、完全にチタン層16を酸化させずに、チタン層16を完全に充填することがで きる。 図1Cを参照して、次にチタン−タングステン合金層22がチタン層16の上 に堆積される。この実施例では、チタン−タングステン合金は90%のタングス テンと10%のチタンとからなる。しかしながら、合金の組成を変化させてもま たクレームされた本発明の方法に適する。さらに、この実施例では、チタン−タ ングステン合金層22が約2 000オングストロームの厚みに堆積される。この実施例ではチタン−タングス テン合金層22はそのような厚みに堆積されるが、本発明の方法においてその他 の厚みを利用することもできる。クレームされる本発明では、以前に用いられた のと同じ低圧環境中でチタン−タングステン合金層22の堆積が行なわれる。チ タン層16の堆積、層16の窒素ガスへの露出、およびチタン層16の上のチタ ン−タングステン合金層22の堆積間には真空破壊が必要ではない。 図1Dを参照して、次にチタン−タングステン合金層22の上に導電性アルミ ニウム−銅合金層24が堆積される。この実施例では、導電性アルミニウム−銅 合金は99%のアルミニウムと1%の銅とからなる。しかしながら、アルミニウ ム−銅合金の組成が変化しても、異なる合金を使用しても、クレームされる本発 明の方法に適合する。さらに、この実施例では、導電性アルミニウム−銅合金層 24は約4000オングストロームの厚みに堆積される。この実施例ではアルミ ニウム−銅合金層24はそのような厚みに堆積されるが、本発明の方法において その他の厚みを利用してもよい。クレームされる本発明では、導電性アルミニウ ム−銅合金層24の堆積は、以前に利用されたのと同じ低圧環境中で行なわれる 。 図1Eを参照して、導電性アルミニウム−銅合金層24の上にチタン−タング ステン合金層26が堆積される。チ タン−タングステン合金層26は90%のタングステンと10%のチタンとから なる。しかしながら、合金の組成が変化してもまたクレームされる本発明の方法 に適合する。さらに、本実施例では、チタン−タングステン合金層26はほぼ4 00−1000オングストロームの範囲の厚みに堆積される。さらに、この実施 例では、後続のフォトリソグラフィステップが正確に制御できるように、チタン −タングステン合金層26は無反射コーティングの役割をする。すなわち、後続 のフォトリソグラフィステップにおいて達成できる線の解像度はこのようにして 向上する。チタン−タングステン合金層26の堆積は、以前にその他すべての堆 積ステップにおいて用いられたのと同じ低圧環境内で行なわれる。 図1Eを参照して、導電性アルミニウム−銅合金層24の上にチタン−タング ステン合金層26を堆積することにより、さらなる利益が得られる。導電性アル ミニウム−銅合金層24は固有の引張り応力を有する。他方、チタン−タングス テン合金層22および26は、圧縮応力膜である。したがって、導電性アルミニ ウム−銅合金層24をチタン−タングステン合金層22と26との間に「挟む」 ことにより、アルミニウム−銅合金層24の物理的移動が抑えられる。すなわち 、堆積された層の加熱が生じれば、チタン−タングステン合金層22および26 は導電性アルミニウム−銅合金層24を「支える」ため、層24は膨張中にた わまない。導電性アルミニウム−銅合金層24のたわみを防ぐことにより、クレ ームされる本発明は先行技術によるメタライズされたコンタクトにおいて見うけ られるショートなどの欠陥を減少させる。 チタン−タングステン合金層26の堆積後、当該技術で周知の後続のプロセス ステップが行なわれる。こうした周知のステップは、BPSG層12の部分から 、堆積された層16、22、24および26を取除くことを含む。その他の周知 の典型的なステップは、第2の金属堆積、および金属間酸化物堆積ステップと呼 ばれる酸化物堆積ステップを含む。金属間酸化物堆積ステップを含む後続のプロ セスステップ中、シリコン基板10およびその後堆積された上の層12、16、 22、24および26はセ氏約400−500度という温度にさらされる。この 加熱中、チタン層16はシリコン基板10と反応してチタンシリサイドを形成す る。さらに、ブランケット堆積を利用してチタン層16がコンタクトウェル14 の上に堆積されるため、形成されるチタンシリサイドは自己整合したシリサイド である。結果として、クレームされる本発明は、従来のメタライズされたコンタ クトの形成プロセスについて前述したような別のシンターステップを必要とせず に、サリサイド(自己整合したシリサイド)の形成をもたらす。すなわち、チタ ン層16を用いることにより、後続のプロセスステップの熱が、先行技術による コンタクト形成プロセスにおいて白 金シリサイドを形成する反応と同様の反応を生じさせる。しかしながら、従来の または先行技術によるプロセスと異なり、本発明は別のシンターステップを必要 としない。したがって、クレームされる本発明によってプロセスステップが排除 されるのみならず、時間のかかる真空破壊の必要性もまた排除される。 クレームされる本発明において述べられるように、メタライズされたコンタク トおよびそのようなコンタクトを形成する方法によって、さらなる利点がもたら させる。先行技術のプロセスでは、白金層の堆積およびシンター後に、別の王水 ストリップが必要であった。上記のように、クレームされる本発明は既に別のシ ンターステップの必要性を排除している。先行技術に対するさらなる改良点とし て、クレームされる本発明はまた王水ストリップの必要性を排除する。白金の性 質のため、堆積された金属層を望ましくない領域から取除くことを含む後続のプ ロセスステップでは、白金を望ましくない領域から取除かないだろう。したがっ て、先行技術では、白金を望ましくない領域から取除くのに別の王水ストリップ が必要であった。しかしながら、チタン層16に性質のため、これは後続のプロ セスステップ中に望ましくない領域から取除かれる。すなわち、チタンはチタン −タングステン合金層22の成分であるため、チタン−タングステン合金層22 が後続のプロセスステップの1つとして金属エッチングを受けると、チタン層1 6 がまた効果的にも望ましくない領域から除去される。このように、クレームされ る本発明は従来のメタライズされたコンタクト形成技術において必要な別のエッ チングまたは王水ストリップの必要性を排除する。 クレームされる本発明は、真空破壊なしで形成可能なメタライズされたコンタ クトを提供する。従来のメタライズされたコンタクト形成プロセスにおいて必要 な数多くの真空破壊を排除することにより、メタライズされたコンタクトを形成 するのに必要な時間は大きく減じられる。その結果、クレームされる本発明は以 前よりも遙に大きなスループットを達成できる。1つの環境から別の環境へと繰 返しウェハを移動させる必要を排除することにより、クレームされる本発明は先 行技術と比較してウェハの取扱い量を大きく減少させる。このようにして、クレ ームされる本発明はウェハの取扱いに関連する欠陥の発生を減少させる。さらに 、クレームされる本発明は先行技術によるメタライズされたコンタクト形成技術 において見うけられる数多くのプロセスステップを排除する。排除されたプロセ スステップ各々に費用がかかるため、クレームされる本発明はまたメタライズさ れたコンタクトを形成するための製造費用を減少させる。 要約すれは、クレームされる本発明は、従来のメタライズされたコンタクト形 成技術において用いられるいくつかのプロセスステップおよびそれに関連する費 用を排除し、 真空破壊なしでメタライズされたコンタクト形成プロセスを行なうことを可能に し、ウェハの取扱いおよびウェハの取扱いによる欠陥を大きく減少させる、メタ ライズされたコンタクトおよびそのようなコンタクトを形成する方法を提供する 。 本発明の特定的な実施例の上記の説明は例示を目的とするものである。この説 明は包括的なものでも本発明を開示された形式に制限することを意図するもので もなく、上記の教示に照らせば明らかに数多くの修正形および変形が可能である 。実施例は本発明の原理およびその実際的な応用を最も適切に説明するために選 択および説明され、当業者が本発明および意図される特定的な用途に適合する種 々の変形を伴うさまざまな実施例を利用できるようにする。本発明の範囲は添付 の請求の範囲およびその等価物によって規定されることが意図されている。

Claims (1)

  1. 【特許請求の範囲】 1.メタライズされたコンタクトと半導体基板との間にバリアを形成するための 改良された方法であって、 前記半導体基板の部分に、第1の金属層を、それが半導体基板の前記部分に形 成されるコンタクトウェルに堆積する状態で堆積させるステップを含み、前記第 1の金属層の前記堆積は低圧環境で行なわれ、前記方法はさらに、 金属材料の前記第1の層をガスにさらすステップを含み、前記第1の金属層を 前記ガスに前記さらすことは前記低圧環境で行なわれ、前記方法はさらに、 前記半導体基板上に、第2の金属層を、前記第1の金属層が前記半導体基板と 前記第2の金属層との間に位置する状態で堆積させるステップを含み、前記第2 の金属層の前記堆積は前記低圧環境で行なわれ、前記方法はさらに、 前記第2の金属層上に、第3の金属層を、前記第1および第2の金属層からな る前記バリアが前記半導体基板への前記第3の金属層の拡散を最小限にするよう に前記第2の金属層が前記第1の金属層と前記第3の金属層との間に位置する状 態で堆積させるステップを含み、前記第3の金属層の前記堆積は前記低圧環境で 行なわれ、前記方法はさらに、 前記第3の金属層上に、第4の金属層を、前記第3の金属層が前記第2の金属 層と前記第4の金属層との間に位置する状態で堆積させるステップを含み、前記 第4の金属層 の前記堆積は前記低圧環境で行なわれる、メタライズされたコンタクトと半導体 基板との間にバリアを形成するための改良された方法。 2.前記第1の金属層を前記ガスにさらす前記ステップは前記低圧環境に窒素ガ スを導入するステップを含む、請求項1に記載の改良されたバリア形成方法。 3.前記ガスに前記第1の金属層をさらす前記ステップは前記低圧環境に空気を 導入するステップを含む、請求項1に記載の改良されたバリア形成方法。 4.前記第1の金属層を堆積する前記ステップは約200Åの厚みを有する金属 層を堆積するステップを含む、請求項1に記載の改良されたバリア形成方法。 5.前記第2の金属層を堆積する前記ステップは前記第1の金属層上に約200 0Åの厚みを有する金属層を堆積するステップを含む、請求項1に記載の改良さ れたバリア形成方法。 6.前記第3の金属層を堆積する前記ステップは前記第2の金属層上に約400 0Åの厚みを有する金属層を堆積するステップを含む、請求項1に記載の改良さ れたバリア形成方法。 7.前記第4の金属層を堆積する前記ステップは前記第3の金属層上に約400 Åの厚みの金属層を堆積するステップを含む、請求項1に記載の改良されたバリ ア形成方法。 8.前記第1の金属層を堆積する前記ステップは、前記半 導体基板上と、そこに形成される前記コンタクトウェルの中とにチタンの層を堆 積するステップを含む、請求項1に記載の改良されたバリア形成方法。 9.前記第2の金属層を堆積する前記ステップは、前記第1の金属層上にチタン −タングステン合金の層を堆積するステップを含む、請求項1に記載の改良され たバリア形成方法。 10.前記第3の金属層を堆積する前記ステップは、前記第2の金属層上にアル ミニウム−銅合金の層を堆積するステップを含む、請求項1に記載の改良された バリア形成方法。 11.前記第4の金属層を堆積する前記ステップは、前記第3の金属層上にチタ ン−タングステン合金の層を堆積するステップを含む、請求項1に記載の改良さ れたバリア形成方法。 12.前記第3の金属層上に堆積される前記チタン−タングステン合金層は無反 射性である、請求項11に記載の改良されたバリア形成方法。 13.前記コンタクトウェルの外側の領域から前記第1の金属層を除去するのに 別個のエッチングステップを必要としないように、前記半導体基板上における半 導体装置の製造に必要な後の処理ステップを前記半導体基板が経る際に前記第1 の金属層は除去される、請求項1に記載の改良されたバリア形成方法。 14.前記半導体基板の前記コンタクトウェルにセルフアラインのシリサイドを 形成するのに別個の加熱ステップを必要とすることのないように、前記半導体基 板上における半導体装置の製造に必要な後の処理ステップ中に前記半導体基板が 加熱される際に前記第1の金属層は前記シリサイドを形成する、請求項1に記載 の改良されたバリア形成方法。 15.前記半導体基板上における半導体装置の製造に必要な後の処理ステップ中 に前記半導体基板が加熱される際に、前記第1の金属層はセルフアラインのシリ サイドを形成する、請求項1に記載の改良されたバリア形成方法。 16.低圧環境において、メタライズされたコンタクトと下にある材料との間に バリアを形成するための方法であって、 a) 前記下にある材料に形成されるコンタクトウェルを含む前記材料の部分 上にチタンの層を堆積するステップと、 b) ガスがチタンの前記層を充填するように前記ガスにチタンの前記層をさ らすステップと、 c) チタンの前記充填された層が前記下にある材料とチタン−タングステン 合金の第1の層との間に位置するように、チタンの前記充填された層上に前記チ タン−タングステン合金の前記第1の層を堆積するステップと、 d) 前記下にある材料へのアルミニウム−銅合金の拡 散がチタンの前記充填された層と前記チタン−タングステン合金の前記第1の層 とからなる前記バリアによって最小限にされるように、前記チタン−タングステ ン合金の前記第1の層がチタンの前記充填された層と前記アルミニウム−銅合金 の前記層との間に位置する状態で、前記チタン−タングステン合金の前記第1の 層上に前記アルミニウム−銅合金の層を堆積するステップと、 e) 前記アルミニウム−銅合金の前記層が前記チタン−タングステン合金の 前記第1の層とチタン−タングステン合金の第2の層との間に位置するように、 前記アルミニウム−銅合金の前記層上に前記チタン−タングステン合金の前記第 2の層を堆積するステップとを含み、ステップa)〜e)のすべては、低圧環境 において、真空破壊を要することなく行なわれる、低圧環境において、メタライ ズされたコンタクトと下にある材料との間にバリアを形成するための方法。 17.チタンの前記層を前記ガスにさらす前記ステップは、前記低圧環境に導入 される窒素ガスにチタンの前記層をさらすステップを含む、請求項16に記載の バリア形成方法。 18.前記ガスにチタンの前記層をさらす前記ステップは、前記低圧環境に導入 される空気にチタンの前記層をさらすステップを含む、請求項16に記載のバリ ア形成方法。 19.チタンの前記第1の層を堆積する前記ステップは、約200Åの厚みを有 するチタンの層を堆積するステップ を含む、請求項16に記載のバリア形成方法。 20.前記チタン−タングステン合金の前記第1の層を堆積する前記ステップは 、約2000Åの厚みを有する前記チタン−タングステン合金の層を堆積するス テップを含む、請求項16に記載のバリア形成方法。 21.前記アルミニウム−銅合金の前記層を堆積する前記ステップは、約400 0Åの厚みを有する前記アルミニウム−銅合金の層を堆積するステップを含む、 請求項16に記載のバリア形成方法。 22.前記チタン−タングステン合金の前記第2の層を堆積する前記ステップは 、約400Åの厚みを有する前記チタン−タングステン合金の層を堆積するステ ップを含む、請求項16に記載のバリア形成方法。 23.前記第3の金属層上に堆積される前記第2のチタン−タングステン合金層 は無反射性である、請求項22に記載のバリア形成方法。 24.前記下にある材料上において所望されない領域からチタンの前記層を除去 するのに別個のエッチングステップを必要としないように、半導体装置の製造に 必要な後の処理ステップが行なわれる際にチタンの前記層は除去される、請求項 16に記載のバリア形成方法。 25.前記下にある材料の前記コンタクトウェルにセルフアラインのシリサイド を形成するのに別個の加熱ステップを必要としないように、半導体装置の製造に 必要な後の処 理ステップが行なわれる際にチタンの前記層は前記セルアアラインのシリサイド を形成する、請求項16に記載のバリア形成方法。 26.前記下にある材料はポリシリコンで形成される、請求項16に記載のバリ ア形成方法。 27.前記下にある材料は半導体材料で形成される、請求項16に記載のバリア 形成方法。 28.低圧環境において真空破壊を要することなく形成される半導体基板とメタ ライズされたコンタクトとの間にある強化されたバリアであって、 前記半導体基板の部分に形成されるコンタクトウェルと、 半導体基板の前記部分に形成される前記コンタクトウェルの上に位置するよう に、前記半導体基板の前記部分上に位置される第1の金属層とを含み、前記第1 の金属層は、そこを通る金属の拡散に対して抵抗性があるように、ガスで充填さ れ、前記強化されたバリアはさらに、 前記第1の金属層が前記半導体基板と第2の金属層との間に位置するように前 記半導体基板上に位置される前記第2の金属層と、 前記第1および第2の金属層からなる前記バリアが前記半導体基板への第3の 金属層の拡散を最小限にするように、前記第2の金属層が前記第1の金属層と前 記第3の金属層との間に位置される状態で前記第2の金属層上に位置される前記 第3の層と、 前記第3の金属層が前記第2の金属層と第4の金属層との間に位置するように 前記第3の金属層上に位置される前記第4の金属層とを含む、低圧環境において 真空破壊を要することなく形成される半導体基板とメタライズされたコンタクト との間にある強化されたバリア。 29.前記第1の金属層は窒素ガスで充填される、請求項28に記載の強化され たバリア。 30.前記第1の金属層は空気で充填される、請求項28に記載の強化されたバ リア。 31.前記第1の金属層は約200Åの厚みを有する、請求項28に記載の強化 されたバリア。 32.前記第2の金属層は約2000Åの厚みを有する、請求項28に記載の強 化されたバリア。 33.前記第3の金属層は約4000Åの厚みを有する、請求項28に記載の強 化されたバリア。 34.前記第4の金属層は約400Åの厚みを有する、請求項28に記載の強化 されたバリア。 35.前記第1の金属層はチタンを含む、請求項28に記載の強化されたバリア 。 36.前記第2の金属層はチタン−タングステン合金を含む、請求項28に記載 の強化されたバリア。 37.前記第3の金属層はアルミニウム−銅合金を含む、請求項28に記載の強 化されたバリア。 38.前記第4の金属層はチタン−タングステン合金を含 む、請求項28に記載の強化されたバリア。 39.前記第4の金属層は無反射性である、請求項28に記載の強化されたバリ ア。
JP7509918A 1993-09-24 1994-09-22 サリサイド層におけるバリア強化 Pending JPH09503098A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/126,353 1993-09-24
US08/126,353 US5412250A (en) 1993-09-24 1993-09-24 Barrier enhancement at the salicide layer
PCT/US1994/010708 WO1995008839A1 (en) 1993-09-24 1994-09-22 Barrier enhancement at the sialicide layer

Publications (1)

Publication Number Publication Date
JPH09503098A true JPH09503098A (ja) 1997-03-25

Family

ID=22424362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7509918A Pending JPH09503098A (ja) 1993-09-24 1994-09-22 サリサイド層におけるバリア強化

Country Status (4)

Country Link
US (1) US5412250A (ja)
EP (1) EP0804803A1 (ja)
JP (1) JPH09503098A (ja)
WO (1) WO1995008839A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756133B2 (en) 2017-08-17 2020-08-25 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5705428A (en) * 1995-08-03 1998-01-06 Chartered Semiconductor Manufacturing Pte, Ltd. Method for preventing titanium lifting during and after metal etching
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
KR100414746B1 (ko) * 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
US5926734A (en) * 1997-08-05 1999-07-20 Motorola, Inc. Semiconductor structure having a titanium barrier layer
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6130157A (en) * 1999-07-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Method to form an encapsulation layer over copper interconnects
WO2002063760A1 (en) * 2001-02-08 2002-08-15 Stridsberg Innovation Ab High reliability motor system
JP2009152458A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 半導体装置およびその製造方法
EP3417089B1 (en) * 2016-02-16 2023-12-13 Xtalic Corporation Articles including a multi-layer coating and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152127A (en) * 1981-03-16 1982-09-20 Nippon Telegr & Teleph Corp <Ntt> Fabrication of electrode of semiconductor device
JPS62213159A (ja) * 1986-03-13 1987-09-19 Matsushita Electronics Corp 半導体装置の電極配線層
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
JP2661333B2 (ja) * 1989-06-05 1997-10-08 モトローラ・インコーポレーテツド 金属被覆化プロセス処理方法
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH05304153A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756133B2 (en) 2017-08-17 2020-08-25 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO1995008839A1 (en) 1995-03-30
EP0804803A1 (en) 1997-11-05
US5412250A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
US4988423A (en) Method for fabricating interconnection structure
JPH0581664B2 (ja)
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
JPH0684911A (ja) 半導体装置およびその製造方法
JPH09503098A (ja) サリサイド層におけるバリア強化
CN1708846A (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US20030020165A1 (en) Semiconductor device, and method for manufacturing the same
US20110008961A1 (en) Method for fabricating integrated circuit structures
US5852319A (en) Gate electrode for semiconductor device
JPH08162531A (ja) 配線形成方法
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPH06196572A (ja) 半導体装置の製造方法
JP2003133255A (ja) 障壁金属層の積層方法
JPH0629294A (ja) 半導体装置の製造方法
KR100464394B1 (ko) 실리사이드층을이용한반도체장치의금속배선형성방법
JP3178867B2 (ja) 半導体素子の製造方法
JPH06204171A (ja) 半導体装置及びその製造方法
US6214713B1 (en) Two step cap nitride deposition for forming gate electrodes
JPH041497B2 (ja)
JP3641488B2 (ja) 多層配線構造の形成方法
JPH01107558A (ja) 金属薄膜配線の製造方法