TW436873B - Semiconductor device and manufacture method thereof - Google Patents

Semiconductor device and manufacture method thereof Download PDF

Info

Publication number
TW436873B
TW436873B TW087105932A TW87105932A TW436873B TW 436873 B TW436873 B TW 436873B TW 087105932 A TW087105932 A TW 087105932A TW 87105932 A TW87105932 A TW 87105932A TW 436873 B TW436873 B TW 436873B
Authority
TW
Taiwan
Prior art keywords
layer
hole
base layer
thickness
patent application
Prior art date
Application number
TW087105932A
Other languages
English (en)
Inventor
Kuniko Kikuta
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW436873B publication Critical patent/TW436873B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經濟部中次標準局負-τ·消费合竹社印裝 '4368 73 A7 -----______ B7 五、發明説明（1 ) --- 本發明是有關於-種半導體裝置，且特別是有關於一 種改良之基底層結構’其覆蓋一接觸孔或經由一内層孔 形成於一半導體震置之隔離層内，及其製造方法。 在私知技術中，具有内層孔或接觸孔之半導體裝置的 製造方法係說明如下。 S月參考第1A圖，第一内層隔離層3_丨係形成於一矽 基底1上。第一階内連線2係形成於第一内層隔離層 上。第二内層隔離層3-2係形成於第一階内連線2上。孔 (如接觸孔或内層孔）則形成於第二内層隔離層3_2，使部 分第一階内連線2經由孔露出。自然形成之氧化層係自 孔的底部去除。第二内層隔離層3_2上孔的側部4則施行 RF濺渡，使第二内層隔離層3_2上孔的側部4具有一彎 曲的形狀。 清參考第1B圖’基底層5(如欽層或氮化鈦層）係以濺 渡法沈積於第二内層隔離層3-2表面及孔的底部及側壁 上。銘層6則以濺渡沈積於基底層5上，填滿孔内並延 伸至第一内層隔離層3-2表面。滅渡法可以提高基底溫度 實行。或者，在濺渡完成後，在濺渡反應室進行回火步 驟。 若第二内層隔離層上孔的邊緣未如第2圖般蝕刻，孔 上部可能會被金屬層6擋住，形成一孔洞8(Void)。 為避免此問題，孔的邊緣需要進行濺渡蝕刻以形成曲 狀’如第3圖所示。 或者，為避免上述問題，也可以形成一漸縮孔，其中， 本紙張尺度適用中阖國家標準{ rNS ') Λ4規格（2)ox 297公釐） (請先閱讀背面之注意事項再填寫本頁}
經滴部中央標準局員工消費合作社印裝 ϊ 436873 A7 ______B7 五、發明説明—' -- 孔具有一漸縮側邊，藉以使直徑朝底部方向遞減。 再者，為避免上述問題，亦可在孔的上部形成一凹陷 部，其中，凹陷部可以在乾式蝕刻形成礼前，以濕式蝕 刻去除至第二内層隔離層以形成。 待金屬層6沈積後，以微影步驟形成一光阻罩幕並 以乾式蝕刻定義金屬層以形成第二階内連線及接觸層， 其提供做為第一及第二階内連線的連線。 然而，隨著半導體裝置的體積漸小，孔的直徑及内連 線的寬度亦需要跟著變小。因此，當微影形成金屬内連 線時，要在孔及第二階内連線間精確對齊的難度亦愈 高。若金屬内連線偏離孔，則孔上部之部分金屬層亦會 為乾式敍刻所去除，其用以定義金屬内連線（如第1C圖 所示）’因此’空穴7便形成於曲狀孔的邊緣附近。 由於内連線的寬度及高度日減，要精確形成内連線的 金屬層钱刻必須進行相當長時間的過度蝕刻。在這個例 子中’若金屬内連線偏離孔，孔上部之多數金屬層會被 乾式蝕刻去除。即使隨後再形成—第三内層隔離層於第 二階内連線6上，第三内層隔離層亦不易填滿空穴7， 因為空穴7非常的窄。這種空穴會導致接觸層的窄上部、 並造成電流聚集（Current Concentration)，避免接觸層中 斷（Disconnection)。 是以’發展一新式基底層結構（其形成於半導體裝置之 孔内’並免除上述問題）乃成為必需。 有鑑於此，本發明的主要目的就是提供一種新式基底 5 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 x297公釐） I I —1訂 -I K i n ^ 1 (請先閱讀背面之注意事項再填寫本頁) 4368 73 A7 A7 _ B7 五、發明説明（3 ) 層結構’其形成於半導體裝置之孔内，並免除上述問題。 本發明的另一目的就是提供一種新式基底層結構，其 形成於半導體裝置之孔（如接觸孔或介層孔）内，用以避免 孔上部之金屬層被蝕刻。 本發明的又一目的就是提供一種新式半導體裝置，其 具有一基底層’形成於一孔（如接觸孔或介層孔）内、且免 於上述問題。 本發明的再一目的就是提供一種新式半導體裝置，其 具有一基底層’形成於一孔（如接觸孔或介層孔）内，用以 避免孔上部之金屬層被蝕刻。 本發明的更一目的就是提供一種新式半導體裝置的 製造方法’其具有一基底層，形成於一孔（如接觸孔或介 層孔）内、且免於上述問題。 本發明的更另一目的就是提供一種新式半導體裝置 的製造方法’其具有一基底層，形成於一孔（如接觸孔或 介層孔）内，用以避免孔上部之金屬層被蝕刻。 經滴部中央標準局貝工消費合作社印$, (請先閲讀背面之注意事項再填寫本頁〕 本發明的更又一目的就是提供一種新式半導體裝置 的製造方法’其具有一基底層’形成於一孔（如接觸孔或 介層孔）’用以避免孔内接觸層的中斷。 本發明的更再一目的就是提供一種高產量且新式之 半導髏裝置的製造方法，其具有一基底層，形成於一孔（如 接觸孔或介層孔）。 本發明提供一種基底層結構，其形成於一上部直徑大 於其他部分直徑之孔内。孔形成於一半導體裝置之隔離 本紙張尺度適用中國國家標卑（t'N’S ) A4現格（21〇Χ 297公釐） 經滴部中央標準局員工消費合作社印¥ 蠢 ‘ 4368 73 at _ B7 五、發明说明（4) 層内。基底層結構則包括一基底層，延伸至孔上部至少 一部分及鄰近孔頂部之隔離層上至少一部分，其中，延 伸至上部之基底層在垂直方向之有效厚度大於隔離層上 之基底層、且有效厚度大於一臨界厚度，其可以在隔離 層上之基底層被蝕刻後’仍保留孔上部之部分基底層。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式說明 第1A至1C圖係習知在孔内形成有基底層之半導體裝 置的形成步驟的剖面示意圖； 第2圖係以習知方法所得在孔内形成有基底層之半導 體裝置的剖面示意圖； 第3圖係一半導體基底之剖面示意圖，其上内層隔離 層以濺渡法形成有一寬頂部之孔； 第4圖係一半導體基底之剖面示意圖，其上内層隔離 層具有一漸縮孔，使孔的直徑向下遞減； 第5圖係一半導體基底之剖面示意圖，其上内層隔離 層以濕式蝕刻形成有一凹陷邊緣之孔： 第6圖係本發明第一實施例中，在孔内形成有基底層 之半導體裝置的剖面示意圖； 第7A〜7D圖係本發明中，在孔内形成有基底層之半導 體裝置的製造方法的剖面示意圖； 第8圖係本發明第二實施例中，在孔内形成有基底層 本纸張尺度適用) (請先閱讀背面之注意事項再填寫本頁) -4 4368 73 A7 B7 五、發明説明（5 ) 之半導體裝置的剖面示意圖； 第9A〜9D圖係本發明第二實施例中，在孔内形成有基 底層之半導體裝置的製造方法的剖面示意圖； 第10圖係本發明第三實施例中，在孔内形成有基底 層之半導體裝置的剖面示意圖； 第11圖係本發明第四實施例中，在孔内形成有基底 層之半導體裝置的剖面示意圖； 第12圖係本發明第五實施例中，在孔内形成有基底 層之半導體裝置的剖面示意圖；以及 第13圖係本發明第六實施例中，在孔内形成有基底 層之半導體裝置的剖面示意圖。 實施例 經碘部中决椋準局員工消费合作乜印製
先閱讀背面之注意事項再填寫本頁J 首先，本發明係提供一種基底層結構，其形成於一上 部直徑大於其他部分直徑之孔内。孔形成於一半導體裝 置之隔離層内^基底層結構則包括一基底層，延伸至孔 上部至少一部分及鄰近孔頂部之隔離層上至少一部分， 其中，延伸至上部之基底層在垂直方向之有效厚度大於 隔離層上之基底層、且有效厚度大於一臨界厚度，其可 以在隔離層上之基底層被姓刻後，仍保留孔上部之部分 基底層。 其中，延伸至上部之基底層沿基底層表面之垂直方向 厚度最好大於隔離上之基底層。更者，延伸至上部之基 底層沿基底層表面之垂直方向厚度最好大於其他部分之 厚度。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印裝 4368 73 Α7 __ Β7 五、發明説明（6) 另外，孔上部最好具有固定半徑之曲邊。 或’孔最好具有漸縮之側壁，使其直徑向下遞減。 延伸並填滿孔内之基底層最好亦延伸至隔離層上。 基底層最好延伸至孔上部的一側邊。 及，基底層最好延伸至孔上部的另一側邊。 基底層最好延伸至孔側壁、底部、上部、及隔離層上， 且基底層上最好具有一金屬層，用以填滿該孔。 另外，金屬層則最好包括一含鋁合金層 其次，本發明亦提供一種基底層結構，形成於一上部 直徑大於其他部分直徑之孔内，孔形成於一半導體裝置 之隔離層内，而基底層結構則包括一基底層，延伸至孔 上部至少一部分及鄰近孔頂部之隔離層上至少一部分， 其中，基底層延伸至上部，且，沿基底層表面之垂直方 向厚度大於隔離層上之基底層。 其中’延伸至上部之基底層在基底層表面之垂直方向 厚度最好大於其他部分之厚度。且，孔上部最好具有一 固定半徑之曲邊。 孔最好具有一漸縮側邊’使直徑向下遞減。 或’孔上部最好具有一曲形凹陷部。 另外’延伸及填滿孔内之基底層則最好亦延伸至隔離 層上。 基底層最好延伸至孔上部之一侧邊。 及’基底層最好亦延伸至孔上部之一側邊。 基底層最好延伸至孔侧壁、底部、上部、及隔離層上， 9 本紙張尺度通用中關家標率（CNS > Λ4*規格（21〇χ 297公楚) --- (諳先閱讀背面之注意事項再填寫本頁) 訂 4368 73 A7 B7 經漪部中央標準局貝工消費合作社印製 五、發明説明（7) 且基底層上具有一金屬層，用以填滿該孔。 金屬層最好包括一含鋁之合金層。 另外’本發明亦提供一種半導體裝置，包括：一隔離 層；一孔’形成於該隔離層内’該孔上部之直徑大於其 他部分直徑；一基底層，延伸至該孔上部至少一部分及 鄰近該孔頂部之隔離層上至少一部分；一金屬層，形成 於該基底層上’其中’延伸至該上部之基底層在垂直方 向之有效厚度大於該隔離層上之基底層、且該有效厚度 大於一臨界厚度’其可以在該隔離層上之基底層被餘刻 後，仍保留部分該孔上部之基底層。 其中，延伸至上部之基底層於該基底層垂直方向之厚 度最好大於隔離層上之基底層。且，延伸至上部之基底 層於基底層垂直方向之厚度最好大於其他部分之基底 層。 孔上部最好包括一固定半徑之曲邊。 或’孔最好具有一漸縮侧邊，使該孔直徑向下遞減。 或，孔上部最好具有一曲形凹陷部。 另外，延伸及填滿孔内之基底層則最好延伸至隔離層 上。 基底層最好延伸至孔上部之一側邊上。 且’基底層亦最好延伸至孔上部之另一侧邊。 基底層最好延伸至孔侧壁、底部、上部、及隔離層上， 且’基底層上最好具有一金屬層’用以填滿該孔。 又’本發明亦提供一種半導體裝置，包括：一隔離層； 10 本紙張尺度通用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閱讀背面之注意事項再填寫本頁) ¾.. 訂 〆丨· 經滴部中央標準局員Η消费合作社印" ί' 4 3 6 8 7 3 Α7 ____Β7_ . 五、發明説明（8 ) "~ 一孔’形成於一種基底層結構，該孔上部直徑大於其他 部分直徑；一基底層，延伸至該孔底部、側壁、上部、 及鄰近該孔頂部之隔離層上至少·部分；一金屬層，形 成於該基底層上’其中，延伸至該上部之基底層在該基 底層表面之垂直方向厚度大於該隔離層上之基底層。 其中，延伸至上部之基底層在基底層表面之垂直方向 厚度最好大於其他部分之厚度。且，孔上部最好具有一 固定半徑之曲邊。 孔最好具有一漸縮侧邊，使孔直徑向下遞減。 或，孔上部最好具有一曲形凹陷部。 另外，延伸及填滿孔内之基底層則最好延伸至隔離層 上。 基底層最好延伸至孔上部之一側邊。 且，基底層最好延伸至孔上部之另一側邊。 基底層最好延伸至孔底部、側壁、上部、及隔離層上， 且，基底層上最好具有一金屬層，用以填滿該孔。 金屬層則最好包括一含銘之合金層。 更者，本發明亦提供一種半導逋裝置的製造方法，包 括：於一隔離層内形成一孔，使該孔上部直徑大於其他 部分直徑；沈積一基底層，延伸至該孔上部至少一部分 及該隔離層頂面至少一部分，使延伸至該孔頂部之基底 層厚度在垂直方向大於該隔離層上之基底層；沈積一金 屬層於該基底層上；以及，選擇性蝕刻該金屬層及該基 底層，使該隔離層上之基底層被蝕刻後，仍保留部分該 11 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公釐） 經满部中央標準局負工消费合竹社印^ ^ 4 3 6 8 7 3 A7 ________B7 五、發明説明（9 ) 孔上部之基底層。 其中’基底層最好沈積於孔上部，其在基底層表面之 垂直方向厚度大於隔離層上之基底層。且，基底層最好 沈積於孔上部’其在基底層表面之垂直方向厚度大於其 他部分之基底層。 最好，孔上部以濺渡蝕刻形成有一固定半徑之曲邊。 或’孔最好形成有一漸縮侧邊，使該孔直徑向下遞減^ 或，孔上部最好形成有一曲形凹陷部D 另外，沈積並填滿孔内的基底層最好延伸至隔離層 上。 基底層最好蝕刻以延伸至孔上部之一側邊。 基底層最好蝕刻以延伸至該孔上部之另一側邊。 基底層最好沈積以延伸至孔底部、侧壁、上部、及隔 離層上，且基底層上沈積有一金屬層，用以填滿該孔。 第一較佳f施例 請參考第6圖，此為本發明第一實施例中，在孔内形 成有基底層之半導體裝置的剖面示意圖。第一介層隔離 層形成於石夕基底1上。第一階内連線2或最底階内連 線則延伸於第一内層隔離層3-1上方。第二内層隔離層 3-2形成於第一階内連線2上。孔（如介層孔或接觸孔）則 形成於第二内層隔離層3-2上，並到達部分第一階内連線 2的頂部。孔的上部直徑係加寬以形成曲邊部。基底層則 延伸至孔的底部、側壁、上部上，並延伸至第二内層隔 離層3-2的部分頂面上。在一側邊’基底層係延伸至孔上 12 本紙張尺度適家料（CNS ) Λ4麟（21(^297公釐) ~ (請先閱讀背面之注意事項再填寫本頁) '?τ 經确部中央標準局員工消贽合作社印聚 4368 73 a7 _____ B7 -一· ___ 五、發明説明（10) 部之一部或孔曲邊部之下半部，但並不延伸至孔曲邊部 之上半部。在另一側邊，基底層則不只是延伸至整個孔 曲邊，另外還延伸至鄰近孔的第二内層隔離層3_2。基底 層沿基底層表面之垂直方向厚度係變動，使曲邊部上的 基底層厚度大於其他部分之基底層厚度，包括延伸至第 二内層隔離層3-2上及孔的垂直側壁、底部之基底層❶孔 曲邊部上基底層沿垂直方向的有效厚度係大於第二内層 隔離層頂面上基底層的有效厚度。在這裡，有效厚度係 定義為孔沿垂直方向延伸的厚度。基底層包括在第二内 層隔離層上鈦層51及鈦層51上氮化鈦層52的層積。鈦 層51在垂直鈦層51表面方向之厚度係一致。另外，氮 化鈦層52在垂直鈦層51表面方向的厚度則會變動，藉 以使曲邊部上的氮化鈦層52厚度較其他部分之氮化鈦層 52厚度為大。孔曲邊部上氮化鈦層52沿垂直方向的有效 厚度係大於第二内層隔離層3-2頂面上氮化鈦層52的有 效厚度。金屬層則形成於孔的上方並填滿孔内。部分金 屬層選擇性地延伸至孔曲邊部的上方及鄰近處，用以做 為第二階内連線或最上階内連線，而其餘金屬層則填滿 孔’用以做為連接第一階内連線2及第二階内連線的接 觸層。在上述之一側邊，金屬層延伸至孔曲邊部之下半 部上，但不延伸至第二内層隔離層3-2之頂面上。在上述 另一側邊，金屬層則不只是延伸至整個孔曲邊部，且延 伸至第二内層隔離層3-2頂面，雖然鄰近孔。金屬層包括 —鋁鈦合金層53，接觸於氮化鈦層52及鋁銅層61。 13 本紙張尺度適用中國國家標率（CNS M4規格（210X 297公釐） | I 0¾. I 訂 ^ r>1 (請先閱讀背面之注意事項再填寫本頁) 4368 73 at ~~~-_ __ B7 M满部中央標準局貝工消費合竹社印紫 五、發明説明（11 ) 氮化鈦層較含鋁層之蝕刻率為低。而孔曲邊部上加厚 之基底層則用做ϋ刻停止層，使孔上部金屬層免於乾式 银刻，其用來定義金屬層以形成第二階内連線的圖案， 即使乾式银刻未進行過度餘刻。 以下則參考第7Α至7D圖說明上述半導體裝置的製造 方法。 請參考第7Α圖’第一内層隔離層3_丨形成於矽基底1 上。第一階内連線2形成於第一内層隔離層3_〗上。第二 内層隔離層3-2形成於第一内層隔離層3_丨上。第二内層 隔離層3-2則形成於第一階内連線2上。孔3a利用微影 及乾式蝕刻技術形成於第二内層隔離層3_2中，使孔邊部 具有一固定的半徑。第二内層隔離層中孔邊部的蝕刻程 度則考慮欲形成裝置之尺寸，如5 〇ηιη，以決定。 凊參考第7B圖，厚20nm的鈥層51沈積並延伸至第 一内層隔離層3-2頂面且孔的曲狀上部、垂直侧壁及底 部。厚50nm的氮化鈦層52則形成於鈦層51上。氮化鈦 層52在孔曲狀上部之厚度大於其他部分之厚度，其中， 厚度係疋義為氮化鈦層52沿垂直表面方向之厚度。特別 是’孔曲狀上部上之氮化鈦層52厚度係大於孔底部上氣 化鈦層52之厚度。 請參考第7C圖，厚4nm的鋁層沈積於氮化鈦層52 上’其鈦原子存在氮化欽層52之頂面。因此，鈦層 中沈積之銘原子在氮化鈦層52與鈦原子接觸，藉以使鋁 原子與欽原子反應形成銘欽合金層53。另外，銘鋼層61 本紙張尺度遠用中國囤家標率（CNS ) Λ4規格（210X297公釐） · (請先閲讀背面之注意事項再填湾本頁) i^.
,5T 4368 73 at __________B7 五、發明説明（12 ) 則沈積於鋁鈦合金層53上。鋁銅層61係以1OOKW之濺 渡法沈積〇_3um厚度’再以〇 8Kw沈積〇.4um厚度。在 难渡過程中’一支撐基底之加熱塊係維持於5〇〇它。在 沈積0.3um之銘銅層期間，基底溫度係維持低溫，且不 必自基底底側通過氬氣。另外，在沈積〇.4uin之鋁銅層 期間’基底溫度則維持高溫，如450 °C，並自基底底部 注入氬氣。基底溫度亦可以經由改變鋁銅層沈積的條件 而降低。孔則因此完全為鋁鈦合金層53及鋁銅層6〇之 層積填滿。 請參考第7D圖’光阻圖案以微影步驟形成於鋁銅層 61上，使鋁銅層61、鋁鈦合金層53、氮化鈦層52、鈦 層51的層積得以光阻圖案為罩幕，利用乾式蝕刻定義圖 案。即使光阻圖案因誤差偏移且進行過度蝕刻，孔曲邊 部加厚之氮化鈦層52則可做為蝕刻停止層，其可以避免 蝕刻孔上部之鋁鈦合金層53及鋁銅層。這使得半導體裝 置的產量提高。而半導體裝置的製造步驟、成本亦可同 時降低。 第二實施例 M濟部中央標率局貝工消资合作社印聚 請參考第8圖，此為本發明第一實施例中，在孔内形 成有基底層之半導體裝置的剖面示意圖。第一介層隔離 層3-1形成於矽基底1上。第一階内連線2或最底階内連 線則延伸於第一内層隔離層3-1上方。第二内層隔離層 3-2形成於第一階内連線2上《孔3a(如介層孔或接觸孔） 則形成於第二内層隔離層3-2上，並到達部分第一階内連 15 本纸張尺度^用中國國^準（（：1^)六4規格（2彳0>< 297公釐) ' A7 436873 五、發明説明（13) ' 線2的頂部。孔3a的上部直徑係加寬以形成曲邊部。基 底層53則延伸至孔内及第二内層隔離層之部分頂面。在 —側邊’基底層53係延伸至孔上部之一部或孔曲邊部之 下半部，但並不延伸至孔曲邊部之上半部。在另—側邊， 基底層53則不只是延伸至整個孔曲邊，另外還延伸至鄰 近孔的第二内層隔離層3-2。基底層53沿孔3&延伸之垂 直方向厚度係變動’使曲邊部上的基底層厚度大於第二 内層隔離層3-2上方之基底層53。孔曲邊部上垂直基底 層方向的厚度大於第二内層隔離層3-2頂面上基底層的 有效厚度。在這裡，有效厚度係定義為沿孔延伸之垂直 方向厚度。基底層53可包括一導電層，如鋁鈦層，其蝕 刻率小於含鋁金屬層’故基底層53可做為蝕刻停止層。 金屬層形成於基底層53上。金屬層選擇性地延伸至孔曲 邊部上及第二内層隔離層頂面，使部分金屬層用做第二 階内連線或最上階内連線。在上述之一側邊，金屬層延 伸至孔曲邊部之下半部上，但不延伸至孔曲邊部之上半 及第一内層隔離層3-2之頂面上。在上述另一側邊，金 屬層則不只是延伸至整個孔曲邊部，且延伸至第二内層 隔離層3-2頂面’雖然鄰近孔。金屬層包括一鋁層62， 接觸於氮化鈦層53及鋁銅層61。 紹鈦層較含鋁層’如鋁銅層，之蝕刻率為低。而孔曲 邊部上加厚之基底層則用做蝕刻停止層，使孔上部基底 層免於乾式蝕刻，其用來定義金屬層以形成第二階内連 線的圖案’即使乾式姓刻未進行過度姓刻。 (請先閱讀背面之注意事項再填寫本頁) 钉 經濟部中央標準局貝.T消f合作社印梨 本紙张尺度適用中囤囤家標準（CNS ) Λ4現格（2丨〇'κ297公釐） Η 436873 Α7 Β7 五、發明説明（14 ) 以下則參考第9A至9D圖說明上述半導體裝置的製造 方法。 請參考第9A圖’第一内層隔離層3-1形成於石夕基底1 上。第一階内連線2形成於第一内層隔離層3]上。第二 内層隔離層3-2形成於第一内層隔離層3J上。第二内層 隔離層3-2則形成於第一階内連線2上。孔3a利用微影 及乾式蝕刻技術形成於第二内層隔離層3-2中，使孔邊部 具有一固定的半徑。第二内層隔離層中孔邊部的蝕刻程 度則考慮欲形成裝置之尺寸，如5 Onm，以決定。欽層5 1 沈積於第二内層隔離層3-2頂面及孔之底部、垂直側壁、 曲邊部。鈦層51的厚度，不小於50nm，則大於孔邊部 以濺渡法形成之鈦層。 請參考第9B圖’鋁層62以化學氣相沈積法形成於鈦 層51上，使鋁層62延伸至孔内及第二内層隔離層3-2 上。在化學氣相沈積中，乙烷-鋁-氫化物係用以傳導氫氣 氣泡。基底溫度設為150 °C。鋁層62厚度則約在3OOnm， 使0.3um的孔3a完全為鋁層62所填滿。 請參考第9C圖，鋁銅層61在400 °C的基底溫度下以 藏渡法沈積。在這個步驟中，鈦層51中的鈦原子會與化 學氣相沈積法形成的鋁層鋁原子反應，使鋁鈦合金層53 形成於第二内層隔離層3-2上及孔3a内》因此，孔3a可 完全為鋁鈦合金層53填滿。 請參考第9D圖，光阻圖案以微影步驟形成於鋁銅層 61上’使鋁銅層61、鋁層62、第二内層隔離層3-2上 17 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁) % ,tx 經濟部中央標準局員工消費合作社印絮 436873 A7 ^满部中央標參局貝工消費合作社印聚 B7 五、發明説明（15 ) 的鋁鈦合金層53的層積得以光阻圖案為罩幕，利用乾气 蝕刻定義圖案。即使光阻圖案因誤差偏移孔3a且進行過 度姓刻’孔曲邊部加厚之銘欽合金層5 3亦可做為钱叫p 止層’避免触刻孔上部之銘欽合金層5 3。這使得半導體 裝置的產量提高。而半導體裝置的製造步驟、成本亦可 同時降低。 第三實施例 請參考第10圖’此為本發明第一實施例中，在孔内 形成有基底層之半導體裝置的剖面示意圖。第一介層隔 離層3-1形成於矽基底1上。第一階内連線2或最底階内 連線則延伸於第一内廣隔離層3-1上方。第二内層隔離層 3-2形成於第一階内連線2上。孔（如介層孔或接觸孔）則 形成於第二内層隔離層3_2上，並到達部分第一階内連線 2的頂部。孔具有漸縮的側壁，使其直徑向下漸縮。基底 層52延伸至孔的底部、漸縮側壁及第二内層隔離層3_2 之部分頂面上。在一側，基底層52延伸至孔上部，而不 延伸至第二内層隔離層3_2上。在另一側，基底層52不 只是延伸至整個漸縮側壁上，且延伸至鄰近孔的第二内 層隔離層3-2上。基底層52沿基底層表面之垂直方向厚 度係變動’使孔上部基底層52的厚度大於第二内層隔離 層3-2頂面其他部分之基底層、並延伸至孔的漸縮側壁及 底部。孔曲邊部上垂直基底層52方向的有效厚度大於第 二内層隔離層3-2頂面上基底層的有效厚度。在這裡，有 效厚度係定義為沿孔延伸之垂直方向厚度。基底層52可 18 (請先閱讀背^之注意事項再填寫本頁}
私纸张尺度適用中_^7^7^(-2似肩餐- 4368 73 A7 B7 五、發明説明（16) ~~ ' — 包括一氮化鈦層。金屬層61則不只是形成於孔上且填滿 孔内。部分金屬層61選擇性地延伸至孔曲邊部上及其鄰 近處，使部分金屬層61用做第二階内連線或最上階内連 線’且金屬層61其他部分填滿孔内，使其他金屬層用做 電連第一階内連線2及第二階内連線的接觸層。在上述 一側邊，金屬層61延伸至孔上部，但不延伸至第二.内層 隔離層3-2頂面。在上述另一側邊，金屬層61不只是延 伸至整個孔的漸縮側壁，且延伸至第二内層隔離層 頂面，雖然鄰近孔。金屬層61可包括一鋁銅層61 ，或 一 IS欽合金層及一銘銅層61的層積。 氮化鈦層52的蝕刻率較含鋁層為低。孔曲邊部上加 寬的基底層52則用做蝕刻停止層，避免孔上部之金屬層 61為乾式蝕刻所蝕刻，其用以定義金屬層61以形成第二 階内連線的圖案’即使未執行過度敍刻β即使光阻圖案（用 以定義第二階内連線）因誤差偏移孔3a且進行過度蝕 刻’孔上部加寬之基底層52亦可做為蝕刻停止層，避免 蝕刻孔上部之鋁銅層61 。這使得半導體裝置的產量提 高。而半導體裝置的製造步驟、成本亦可同時降低。 第四實施例 請參考第11圖，此為本發明第一實施例t，在孔内 形成有基底層之半導體裝置的剖面示意圖。第一介層隔 離層3-1形成於矽基底！上。第一階内 連線則延伸於第-内層隔離層W上方。第二内^層内 3-2形成於第一階内連線2上。孔3a(如介層孔或接觸孔） __ 19
( CNS j Λ4^ ( 2~ 297^T ----_^-- (請先閲讀背面之注意事項再填寫本頁) 訂---------- I—^ M浇部中"標本而員-x消費含作社印紫 -IJI —^1 . 436873
A7 B7 經滴部中央標準局員工消費合作社印製 發明説明（17 ) >成於第—内層隔離層3_2上，並到達部分第一階内連 線2的頂部。孔3 a具有漸縮側壁’使孔3 a直徑向下遞減。 基底層53則延伸至孔内及第二内層隔離層3_2之部分頂 面在一側邊，基底層53延伸至部分孔上部，但不延伸 ，，二内層隔離層3-2頂面。在另一側邊，基底層53不 疋延伸至孔的整個漸縮側壁，且延伸至鄰近孔之第二 内層介電層3-2。基底層53在孔延伸之垂直方向厚度係 改變，使上部之基底層53的垂直厚度於第二内層介電層 53上之基底層。孔上部基底層53之垂直方向有效厚度大 於第二内層隔離層3-2頂面上基底層的有效厚度。在這 裡，有效厚度係定義為沿孔延伸之垂直方向厚度。基底 層53可包括一導電層，如鋁鈦層，其較含鋁金屬層具有 更低的蝕刻率，可使基底層53用做蝕蝕刻停止層。金 屬層形成於基底層53上《金屬層選擇性地延伸至基底層 上，使部分金屬層用做第二階内連線或最上階内連線。 在上述一側邊，金屬層延伸至孔上部，但不延伸至第二 内層隔離層3-2頂面。在上述另一側邊，金屬層不只是延 伸至整個孔的漸縮側壁’且延伸至第二内層隔離層3_2 頂面’雖然鄰近孔〃金屬層一接觸鋁鈦層53之鋁層62 及一紹銅層61的層積。 铭鈦基底層的姓刻率較含鋁層，如鋁銅層，為低。孔 上部加寬的基底層53則用做姓刻停止層，避免孔上部之 基底層為乾式蝕刻所蝕刻，其用以定義金屬層以形成第 二階内連線的圓案，即使未執行過度蝕刻。即使光阻圖 請 1 I 先 .1 閲 讀 1 背- I 面 • I 之 1 1 ϋ 意· 1 1 事 項 1 I 再 I 填 J 寫 本 頁 1 1 'Sw〆 1 ΊΤ 20 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨0X297公釐） 經漭部中央標準局員T,消贽合作社印繁 ! 4368 73 ；]五、發明説明（18 ) 案（用以定義第二階内連線）因誤差偏移孔3a且進行過度 蝕刻’孔上部加寬之基底層53亦可做為蝕刻停止層，避 免蝕刻孔0上部之基底層53❶這使得半導體裝置的產量 提高。而半導體裝置的製造步驟、成本亦可同時降低。 第五實施例 請參考第12圖，此為本發明第一實施例中，在孔内 形成有基底層之半導體裝置的剖面示意圖。第一介層隔 離廣3-1形成於石夕基底1上。第一階内連線2或最底階内 連線則延伸於第一内層隔離層3-1上方。第二内層隔離層 3-2形成於第一階内連線2上。孔（如介層孔或接觸孔）則 形成於第二内層隔離層3-2上，並到達部分第一階内連線 2的頂部。孔上部直徑係加寬以形成孔的濕蝕刻上部，其 中’濕蝕刻上部係以濕式蝕刻或等向性蝕刻形成。基底 層52延伸至孔底部、垂直側壁、上部及第二内層隔離層 3-2之部分頂面。在一側邊，基底層52延伸至孔上部之 部分及孔濕式餘刻部之下半部，但不延伸至孔濕式餘刻 上部之上半部。在另一側邊’基底層52不只是延伸至整 個孔濕式#刻上部，且延伸至鄰近之第二内廣介電層3 _ 2。基底層52在基底層52表面之垂直方向厚度係改變， 使濕式蝕刻上部上之基底層52厚度大於第二内層隔離層 3 -2頂面其他基底層，且延伸至孔的垂直側壁及底部。孔 濕蝕刻上部垂直基底層52方向的有效厚度大於第二内層 隔離層3-2頂面上基底層的有效厚度。在這裡，有效厚度 係定義為沿孔延伸之垂直方向厚度。基底層52可包括一 請先閱讀背面之注意事項再填寫本頁) 本紙張尺用中國围家標挲（CNS ) Λ4規格{ 210X297公着） 經滴部中央標_局員工消贽合作社印" (^436873 A7 ___ B7 五、發明説明（19) 氮化鈦層。金屬層61則不只是形成於孔上且填滿孔内。 部分金屬層61選擇性地延伸至孔濕蝕刻上部上及其鄰近 處，使部分金屬層61用做第二階内連線或最上階内連 線，且金屬層61其他部分填滿孔内，使其他金屬層用做 電連第一階内連線2及第二階内連線的接觸層。在上述. 一側邊，金屬層61延伸至孔濕式蝕刻上部之下半部，但 不延伸至孔濕式蝕刻上部之上半部及第二内層隔離層3_ 2頂面。在上述另一側邊，金屬層61不只是延伸至整個 孔濕式#刻上部，且延伸至第二内層隔離層3_2頂面，雖 然鄰近孔。金屬層61可包括一鋁銅層61，或一鋁鈦合 金層及一銘銅層61的增積。 氮化鈦層52的钱刻率較含鋁層為低。孔曲邊部上加 寬的基底層52則用做钱刻停止層，避免孔濕式钮刻上部 之金屬層61為乾式蝕刻所蝕刻，其用以定義金屬層61 以形成第二階内連線的圖案，即使未執行過度蝕刻。即 使光阻圖案（用以定義第二階内連線）因誤差偏移孔3a且 進行過度蝕刻，孔上部加寬之基底層52亦可做為蝕刻停 止層，避免餘刻孔上部之鋁銅層61 〇這使得半導體裝置 的產量提高。而半導體裝置的製造步驟、成本亦可同時 降低。 第六實施体1 請參考第13圖，此為本發明第一實施例中，在孔内 形成有基底層之半導體裝置的剖面示意圖.第一介層隔 離層3-1形成於矽基底1上。第一階内連線2或最底階内 本紙张尺度適用中國國家標準（CNS )人4規格（2]〇χ 297公楚） ---------‘— - . * (諳先閱讀背面之注意事項再填寫本頁) 訂 經漪部中央標準局貝二消资合作社印繁 8 7 3 :] — ------ — ~ *" -.- _ — 五、發明説明（2〇 ) 連線則延伸於第一内層隔離層3-1上方。第二内層隔離層 3·2形成於第一階内連線2上。孔3a(如介層孔或接觸孔） 則形成於第二内層隔離層3-2上’並到達部分第一階内連 線2的頂部。孔上部直徑係加寬以形成孔濕蝕刻上部。 基底層53延伸至孔内及第二内層隔離層3_2之部分頂 面。在一側邊’基底層5 3延伸至孔上部之部分及孔濕式 触刻上部之下半部，但不延伸至孔濕式蝕刻上部之上半 部。在另一側邊’基底層53不只是延伸至整個孔濕式蝕 刻上部，且延伸至鄰近之第二内層介電層3_2。基底層 53在沿孔3a延伸之垂直方向厚度係改變，使濕式蝕刻上 部之基底層53之垂直方向厚度大於第二内層隔離層3_2 上其他部分之基底層53。孔濕触刻上部垂直基底層53 方向的有效厚度大於第二内層隔離層3-2頂面上基底層 的有效厚度。在這裡，有效厚度係定義為沿孔延伸之垂 直方向厚度。基底層53可包括一導電層，如蝕刻率小於 含鋁金屬層的鋁鈦層，使基底層53用做蝕刻停止層❶金 屬層形成於基底層53上。金屬層選擇性地延伸至孔濕蝕 刻上部及第二内層隔離層3-2頂面’使部分金屬層用做第 二階内連線或最上階内連線。在上述一側邊，金屬層並 不延伸至孔濕式蝕刻上部之上半部及第二内層隔離層3_ 2頂面。在上述另一側邊’金屬層則不只是延伸至整個孔 濕式蝕刻上部，且延伸至第二内層隔離層3_2頂面，雖然 鄰近孔。金屬層可包括鋁層62及鋁銅層61的層積。 鋁鈦基底層的蝕刻率較含鋁層’如鋁銅層61，為低。 本紙紅度適财賴家料 i I I I I I 裝 I 訂 J 1r « r (請先閱讀背面之注意事項再填寫本頁) ^ 4368 73 A7 _________B7_ 五、發明説明（21 ) 孔濕式蝕刻上部加寬的基底層53則用做蝕刻停止層，避 免孔上部之基底層為乾式蝕刻所蝕刻，其用以定義金屬 層以形成第二階内連線的圖案，即使未執行過度蝕刻。 即使光阻圖案（用以定義第二階内連線）因誤差偏移孔3a 且進行過度钮刻，孔濕式钱刻上部加寬之铭鈦合金層 亦可做為触刻停止層’避免蝕刻孔上部之鋁鈦合金層 53。這使得半導體裝置的產量提高。而半導體裝置的製 造步驟、成本亦可同時降低。 在上述實施例中，基底層包括氮化鈦層或鋁鈦層。然 而，其他的耐火金屬矽化層，如矽化鈦層、矽化鉅層、 矽化鎢層，及其他氮化金屬層，如氬化钽層 '氮化鎢層、 及上述各層之層積亦可使用，只要基底層的蝕刻率小於 第一階内連線的金属層。 另外’在上述實施例中’含鋁層係以濺渡法在一提高 之基底溫度下，或以化學氣相沈積法進行沈積。其他的 沈積方法’如高壓藏渡法或離子漱渡法則可以使用。填 滿孔内的導電層則可以是含銅合金。 經鴻部中央標準局貝工消费合作社印絮 雖然本發明已以一較佳實施例揭露如下，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可做些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 本紙張>1度_巾關諸$ (⑽）*4規格（21Qx 297公楚）

Claims (1)

  1. 六、申請專利範圍 1.一種基底層結構，形成於一上部直徑大於其他部 分直徑之孔内，該孔形成於一半導體裝置之隔離層内，而 該基底層結構則包括一基底層，延伸至該孔上部至少一部 分及鄰近該孔頂部之該隔離層上至少一部分， 其中’延伸至該上部之基底層在垂直方向之有效厚 度大於該隔離層上之基底層、且該有效厚度大於一臨界厚 度’其可以在該隔離層上之基底層被蝕刻後，仍保留部分 該孔上部之基底層。 2·如申請專利範圍第1項所述的基底層結構，其中， 延伸至該上部之基底層於該基底層垂直方向之厚度大於 該隔離層上之基底層。 3. 如申請專利範圍第2項所述的基底層結構，其中， 延伸至該上部之基底層於該基底層垂直方向之厚度大於 其他部分之基底層。 4. 如申請專利範圍第1項所述的基底層結構，其中， 該孔上部包括一固定半徑之曲邊。 5·如申請專利範圍第1項所述的基底層結構，其中， 該孔具有一漸縮側邊，使該孔直徑向下遞減。 6.如申請專利範圍第1項所述的基底層結構，其中， 該孔之上部具有一曲形凹陷部。 7·如申請專利範圍第1項所述的基底層結構，其中， 該基底層延伸至該孔内以填滿該孔並延伸至該隔離層 上。 8.如申請專利範圍第〗項所述之基底層結構，其中， (請先M讀背面之注意事項再填寫本I) -------訂· ------線_ 經濟部智慧財產局員工消費合作社印製
    本紙張尺度適用t國國家❼（CNS)A4規格⑻χ 2町公$ 43 6 8 7 3 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該基底層延伸至該孔上部之一侧邊上。 9. 如申請專利範圍第1項所述之基底層結構，其中， 該基底層延伸至該孔上部之一對邊上。 10. 如申請專利範圍第1項所述之基底層結構，其 中’該基底層係延伸至該孔側壁、底部、上部、及該隔離 層上’其中’該基底層上具有一金屬層，用以填滿該孔。 11_一種基底層結構’形成於一上部直徑大於其他部分 直徑之孔内，該孔形成於一半導體裝置之隔離層内，而該基 底層結構則包括一基底層，延伸至該孔上部至少一部分及鄰 近該孔頂部之該隔離層上至少一部分，而延伸至該上部之基 底層在垂直方向之厚度大於延伸至該隔離層上之基底層；其 中，該孔具有（a ) —漸縮之側壁，因而該孔之直徑隨著離 該上部而減少’和（b)該上部具有一曲形四陷邊緣。 12.如申請專利範圍第丨丨項所述之基底層結構，其中該 基底層包括有一具有固定厚度之第一層和一具有不定厚度 之第二層。 π.如申請專利範圍第η項所述之基底層結構，其中該 第一層包括有約20nm厚度的鈦，而該第二層具有氮化鈦。 14.如申請專利範圍第u項所述之基底層結構，還包括 在該基底層上之導電層，其中該基底層包括比該導電層之 抗蚀性大之村料。 15· —種半導體裝置，包括： 一絕緣層’該絕緣層位於兩導電内連層之間； 一内層孔位於該絕緣層中連接兩内連層，該内層孔之 26 K紙張尺度邮+關家標準（CNS)A4規格⑽公爱 -諳 先 讀 背 面 之 注 項 再 填 窝 本 I I訂 線 1 Α8朗C8D8 436873 六、申請專利範圍 底部連接至一具有第一直徑之第一連接層；而該内層孔之上 部連接至具有比第一直徑大之第二直徑的第二連接層； 一減低接觸電阻基底層，位於該内層孔之底部覆蓋著 該第一連接層且覆蓋該内層孔之側壁、上部以及至少該内層 孔上部的一部份邊緣’並覆蓋鄰近該内層孔上部一部份邊緣 的一部份該絕緣層；該具有相當平均厚度之基底層覆蓋於該 内層孔之一部份； 其特徵在於覆蓋於該内層孔上部之一部份邊緣的該減 低接觸電阻基底層之厚度大於覆蓋在部分該絕緣層之該基 底層，該厚度是以垂直於該基底層之表面測量的。 16.如申請專利範圍第ι5項所述之半導體裝置，其中該 基底層覆蓋於該内層孔上部之一部分邊緣的厚度亦大於覆 蓋在該内層孔之側壁以及該内層孔底部之第一連接層的該 基底層。 I7·如申請專利範圍第15項所述之半導體裝置，其中該 内層孔之側壁為漸縮，因而該孔之直徑向該孔之底部縮小。 18. 如申請專利範圍第15項所述之半導體裝置，其中該 内層孔之上部邊緣具有一曲形凹陷邊緣（recessed lip)。 19. 如申請專利範圍第15項所述之半導體裝置，其中該 内層孔之上部邊緣包括一具有固定半徑之曲邊。 20·如申請專利範圍第15項所述之半導體裝置，其中該 基底廣幾乎填滿該内層孔。 21.如申請專利範圍第15項所述之半導體裝置，其中該 ____27 <讀先閱讀背面之注意事項再填寫本頁) — — — — — — — * I I —ί I I I I 線丨 經濟部智慧財產局員工消費合作社印製 < 1 ώ r C / * J A8S8D8 4368 73 六、 申請專利範圍 基底層包括-具有固$厚度之第一層和一具有不定厚度之 第二層。 22. 如申請專利範圍第21項所述之半導體裝置，其中該 第一層由約20nm厚度的鈦組成，而該第二層則由氮化鈦組 成。 23. 如申請專利範圍第15項所述之半導體裝置，其中該 基底層材料之抗蝕性大於該第二連接層之抗蝕性。 24. —種半導體裝置，包括： 一絕緣層，該絕緣層位於兩導電内連層之間； 一穿孔（through hole)位於該絕緣層中連接兩内連層， 該穿孔之底部連接至一具有第一直徑之第一連接廣；而該穿 孔之上部連接至一具有比第一直徑大之第二直徑的第二連 接層； 一減低接觸電阻之基底層，在該穿孔之底部覆蓋著該 第一連接層且覆蓋該穿孔之側壁、上部以及至少該穿孔之上 部的一部份邊緣，並覆蓋鄰近該穿孔上部一部份邊緣的一部 伤該絕緣層，該基底層具有一幾乎平坦（generally planar ) 的上部表面於該絕緣層上； 其特徵在於該基底層之該上部表面延伸至該孔上部之 一部分邊緣且垂直於覆蓋於該側壁之該基底層，且該上部表 面具有一厚度大於覆蓋於該絕緣層之該基底層，該厚度是以 垂直於該基底層而測量的。 25. 如申請專利範圍第24項所述之半導體裝置，其中覆 蓋於該孔之上部一部份邊緣的該基底層之厚度亦大於覆蓋 ___2S_ 氏張尺度適用中國國家標準（CNS)A4規格（210x297公》) (.請先明讀背面之注意事項爯瑱寫本ί > i ----訂，---------線. 經濟部智慧財產局員工消費合作社印製 3 7 8 6 3 4 A8SC8D8 六、申請專利範圍 於該側壁及該孔底部之第一連接層之該基底層。 26. 如申凊專利範圍第24項所述之半導體裝置其中該 孔之侧壁為漸縮，因而該孔之直徑向該孔之底部縮小。 27. 如申請專利範圍第24項所述之半導體裝置，其中該 接觸孔之上部邊緣具有一曲形凹陷邊緣。 28. 如申凊專利範圍第24項所述之半導體裝置，其中該 接觸孔之上部邊緣包括一具有固定半徑之曲邊。 29. 如申請專利範圍第24項所述之半導體裝置其中該 基底層包括有-具有固定厚度之第一層和一具有不定厚度 之第二層。 又 30. 如申請專利範圍第29項所述之半導體裝置，其中該 第一層由約2〇nm厚度的鈦組成，而該第二層則由氮化鈦組 成。 31 ·如申請專利範圍第24項所述之半導體裝置，其 中該基底層材料之抗蝕性大於該第二連接層之抗蝕性。 32.—種半導體裝置的製造方法，包括： 於一隔離層内形成一孔，使該孔上部直徑大於其他 部分直徑； 沈積一基底層’延伸至該孔上部至少一部分及該隔 離層頂面至少一部分，使延伸至該孔頂部之基底層厚度在 垂直方向大於該隔離層上之基底層； 沈積一金屬層於該基底層上；以及 選擇性蝕刻該金屬層及該基底層，使該隔離層上之 基底層被蝕刻後，仍保留部分該孔上部之基底層。 閱 讀 背 面 之 注 項 S I w 頁I 經濟部智慧財產局員工消費合作社印製 29 4 3 6 8 7 3 A8B8C8D8 六、申請專利範圍 經濟部智慧財產局員工消費合作杜印製 3 *如，清專利範圍第32項所述的方法，其中，該 基底層係沈積於部孔上部，其在該基底層表面之垂直方向 厚度大於該隔離層上之基底層。 34·如申請專利範圍第32項所述的方法，其中，該 基底層係沈積於該上部，其在該基底層表面之垂直方向厚 度大於其他部分之基底層。 35. 如申請專利範圍第32項所述的方法，其中，該 孔上部以濺渡蝕刻形成有一固定半徑之曲邊。 36. 如申請專利範圍第32項所述的方法，其中，該 孔形成有一漸縮側邊’使該孔直徑向下遞減。 37·如申請專利範圍第32項所述的方法，其中，該 孔之上部形成有一曲形凹陷部。 3 8 ·如申請專利範圍第32項所述的方法，其中，該 基底層係沈積於該孔内以填滿該孔並延伸至該隔離層 上。 39. 如申請專利範圍第32項所述的方法，其中，該 基底層係蝕刻以延伸至該孔上部之一側邊上。 40. 如申請專利範圍第32項所述的方法，其中，該 基底層係蝕刻以延伸至該孔上部之一對邊上。 41. 如申請專利範圍第32項所述的方法，其中，該 基底層係沈積以延伸至該孔底部、侧壁、上部、及該隔離 層上’其中，該基底層上沈積有一金屬層’用以填滿該孔。 (.諳先Μ讀背面之注意事項再填寫本荑) 訂- -線 X 297公釐）
TW087105932A 1997-04-18 1998-04-17 Semiconductor device and manufacture method thereof TW436873B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9102169A JP3050161B2 (ja) 1997-04-18 1997-04-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW436873B true TW436873B (en) 2001-05-28

Family

ID=14320214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105932A TW436873B (en) 1997-04-18 1998-04-17 Semiconductor device and manufacture method thereof

Country Status (6)

Country Link
US (2) US6051880A (zh)
JP (1) JP3050161B2 (zh)
KR (1) KR19980081534A (zh)
CN (1) CN1127131C (zh)
DE (1) DE19817558A1 (zh)
TW (1) TW436873B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
JP2001015508A (ja) * 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US6875693B1 (en) * 2003-03-26 2005-04-05 Lsi Logic Corporation Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
WO2012037536A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Packaging to reduce stress on microelectromechanical systems
CN103221779B (zh) 2010-09-18 2017-05-31 快捷半导体公司 微机械整体式六轴惯性传感器
CN103221778B (zh) 2010-09-18 2016-03-30 快捷半导体公司 具有单驱动的微机械单片式三轴陀螺仪
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
KR101871865B1 (ko) 2010-09-18 2018-08-02 페어차일드 세미컨덕터 코포레이션 멀티-다이 ｍｅｍｓ 패키지
DE112011103124T5 (de) 2010-09-18 2013-12-19 Fairchild Semiconductor Corporation Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
JP2941841B2 (ja) * 1989-03-10 1999-08-30 沖電気工業株式会社 合金配線の形成方法
JPH06104341A (ja) 1992-09-18 1994-04-15 Toshiba Corp 半導体集積回路およびその製造方法
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
KR960006693B1 (ko) * 1992-11-24 1996-05-22 현대전자산업주식회사 고집적 반도체 접속장치 및 그 제조방법
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP3240724B2 (ja) * 1993-02-09 2001-12-25 ソニー株式会社 配線形成方法
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
JPH07130681A (ja) * 1993-10-30 1995-05-19 Sony Corp 半導体装置の配線接続孔の形成方法装置
JPH07130744A (ja) * 1993-11-05 1995-05-19 Sony Corp 接続孔の形成方法
JPH0878525A (ja) * 1994-09-07 1996-03-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage

Also Published As

Publication number Publication date
CN1127131C (zh) 2003-11-05
JP3050161B2 (ja) 2000-06-12
CN1198587A (zh) 1998-11-11
US6313030B1 (en) 2001-11-06
KR19980081534A (ko) 1998-11-25
JPH10294365A (ja) 1998-11-04
US6051880A (en) 2000-04-18
DE19817558A1 (de) 1998-10-22

Similar Documents

Publication Publication Date Title
TW436873B (en) Semiconductor device and manufacture method thereof
TW463249B (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
TW466737B (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
TWI254375B (en) A mask layer and interconnect structure for dual damascene fabrication of a semiconductor device
TW502388B (en) A method to form high performance copper damascene interconnects by de-coupling via and metal line filling
TW533571B (en) Semiconductor device for suppressing detachment of conductive layer and method for manufacturing the semiconductor device
US10197520B2 (en) Integrated circuit with sensor and method of manufacturing such an integrated circuit
JP2001210804A (ja) キャパシタの電極製造方法
JPH1041478A (ja) 電気デバイスおよび複合スタック電極の作製方法
JP2002246467A (ja) 半導体装置及びその形成方法
TW200807687A (en) Mim capacitor integration
US7955944B2 (en) Method of manufacturing semiconductor device
TW200807684A (en) Mim capacitor and method of making same
TW434805B (en) Unlanded via structure and method for making same
US6699749B1 (en) Method for manufacturing a metal-insulator-metal capacitor
TW200411944A (en) Capacitor and method for fabricating the same
JPWO2008114609A1 (ja) 半導体装置及びその製造方法
TW380307B (en) Manufacturing method of interconnection layer for semiconductor
CN101937864B (zh) 接触孔填充方法
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
TW200540969A (en) Semiconductor device with partially recessed hard mask and method for contact etching thereof
CN110752183A (zh) 接触孔结构的形成方法及该接触孔结构
TW444340B (en) Method for forming self-aligned copper wire by using electroplating technique
US20080265370A1 (en) Semiconductor device
JP2003031665A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees