CN1670957A - 半导体装置中的散热系统及方法 - Google Patents
半导体装置中的散热系统及方法 Download PDFInfo
- Publication number
- CN1670957A CN1670957A CN200510055825.4A CN200510055825A CN1670957A CN 1670957 A CN1670957 A CN 1670957A CN 200510055825 A CN200510055825 A CN 200510055825A CN 1670957 A CN1670957 A CN 1670957A
- Authority
- CN
- China
- Prior art keywords
- imitative
- lead
- semiconductor device
- structures
- metallurgy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000017525 heat dissipation Effects 0.000 title abstract 2
- 238000005272 metallurgy Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 230000005855 radiation Effects 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 54
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000001149 thermolysis Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种于半导体装置中散热的方法及系统。于一实施例中，一种集成电路半导体装置包含一半导体衬底；一个或多个连接于该半导体衬底的冶金层，其中该一个或多个冶金层中的每一个具有：一条或多条导线及在该一条或多条导线间的一个或多个仿结构，并且一个或多个仿结构中的至少二者经连接；以及一个或多个介电层，位于该一个或多个冶金层之间。
Description
技术领域
本发明涉及半导体装置的设计及制造，且特别涉及供半导体装置散热的系统及方法。
背景技术
来自半导体装置的散热作用为熟知。举例来说，典型的微处理器通常消耗约40瓦电力，其中大部分最终将转变为热。然而，倘若热量未妥善地散出，则电子装置的效能可能降低一不良散热作用可能造成电子装置损坏，且降低装置的可靠性及预期寿命。
一般而言，于半导体中产生的热量是通过装置传导而消散。热量通常简单地通过用以形成半导体装置的基础线路结构的材料而散发出。经常未提供特殊结构来协助半导体装置内的散热。
随着集成电路材料及设计的进展，新一代的半导体装置具有较小且更复杂的电路，从而增进散热需求。此外，已引进低k材料来取代常用的SiO2材料，以便对付RC延迟问题。然而，大部分低k材料具有不良的热导率。
因此，有必要提供一种于半导体装置中的改进的散热系统及方法。
发明内容
本发明是关于半导体装置及其设计与制造，且更特别地关于一种供半导体装置散热用的系统及方法。
为克服现有半导体装置中的上述缺陷，本发明提供一种集成电路半导体装置，其包含：一半导体衬底；一个或多个连接于该半导体衬底的冶金层，其中该一个或多个冶金层中的每一个具有一条或多条导线，且在该一条或多条导线间具有一个或多个仿结构，其中来自不同冶金层的该一个或多个仿结构中的至少二者经热连接；以及一个或多个介电层，位于该一个或多个冶金层之间。
根据本发明的半导体装置，其中在第一冶金层上的一个或多个仿结构中的至少二者通过多个孔洞而连接于第二冶金层上的一个或多个仿结构中的至少二者。
根据本发明的半导体装置，其中该一个或多个仿结构中的至少一者包含铜铝。
根据本发明的半导体装置，其中该仿结构中之一与该一条或多条导线之一间的距离为至少0.1微米。
根据本发明的半导体装置，其中该一个或多个仿结构中之一的宽度实质上与该一条或多条导线中之一的宽度相同。
根据本发明的半导体装置，其中两仿结构具有不同形状。
根据本发明的半导体装置，其中两仿结构具有不同材料。
根据本发明的半导体装置，其中两仿结构首先经由第一导线而连接，其中该第一导线的宽度小于两仿结构中每一者的宽度。
根据本发明的半导体装置，其中该第一导线包含铜或铝。
根据本发明的半导体装置，其中另外两仿结构经由第二导线而连接，其中该第一导线与该第二导线包含相同材料。
根据本发明的半导体装置，其中该第一导线与该第二导线包含不同材料。
本发明还提供一种制造可提供散热的半导体装置的方法，其包含：提供第一冶金层，其中该第一冶金层包含多条导线，且在该导线间具有一个或多个区域；于该一个或多个区域中提供一个或多个仿金属结构；以及连接该一个或多个仿金属结构中的至少二者，以供散热。
根据本发明的方法，进一步包含提供多个仿金属结构于该半导体装置的一个或多个其它冶金层，其中该其它冶金层的该多个仿金属结构通过多个孔洞而连接于第一冶金层上的一个或多个仿结构。
根据本发明的方法，其中该仿金属结构均匀地隔开。
根据本发明的方法，其中该仿金属结构非均匀地隔开。
为了促进了解本发明的理论，下面请参照附图中所示的具体例或实施例，并且将使用特殊语言进行说明。然而，将可了解本发明的范围未因而受到限制。任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围视所附的权利要求所界定为准。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1绘示依照本发明一实施例的一种具有第一级冶金层的半导体衬底的剖面图。
图2绘示依照本发明一实施例的一种具有第一级冶金层(具有一仿结构)的半导体衬底的剖面图。
图3绘示依照本发明一实施例的一种具有第一级冶金层(具有仿结构)的半导体衬底的另一剖面图。
图4绘示依照本发明一实施例的一种具有仿结构的半导体冶金层的顶视图。
图5绘示依照本发明一实施例的一种具有连接的仿结构的冶金层的顶视图。
图6绘示依照本发明一实施例的一种具有连接于孔洞的仿结构的冶金层的顶视图。
图7A至7D绘示依照本发明一实施例的部分半导体装置的剖面图。
其中，附图标记说明如下：
10 衬底 12 源极和漏极区
14 栅极 16 场氧化层
18 BPSG层 20 导线
22 导线 42 仿结构
44 仿结构 50 仿结构
50A 仿结构 50B 仿结构
50C 仿结构 52 导线
54 导线 56 仿结构
58 仿结构 60 仿结构
62 导线 64 导线
66 导线 68 密封环
72 导线 74 导线
80 冶金层 86 介电层
88 介电层 d1 仿结构间的距离
d2 仿结构间的距离 d3 仿结构间的距离
具体实施方式
下面，请参照图1，其绘示依照本发明一实施例的部分半导体装置的剖面图。于此实施例中，衬底10可包含场效应晶体管，其具有源极和漏极区12及一栅极14。衬底10也可包含一场氧化层16及一相当厚的硼磷硅酸盐玻璃(BPSG)层18。另外的实施例可包含一浅沟槽绝缘或分裂栅。虽然附图中显示出N+源极和漏极区12，但熟悉本领域的技术人员应了解导电类型可相异。于本实施例中，第一级冶金层可存在于衬底10的表面，并且可包含金属线20(一条或多条紧密间隔的操作导线)，及一条间隔更远的操作金属导线22。为了适当地建构导线20及22，使用针对特定应用的设计规则来指定导线的必要宽度及其间的距离。于一实施例中，导线的宽度可约等于导线间的距离。再者，特征尺寸(可由一些因素定义，例如用以使图案曝光的光波长、光致抗蚀剂类型及其它在技术中已知的因素)可能限制导线的最小尺寸。
现在，请参照图2，此中显示依照本发明一实施例具有可协助散热的仿结构(dummy structure)42的另一种部分半导体装置。于此实施例中，可检查导线图案(即线20、22)，以便找出供定位仿结构的空闲区域。于一实施例中，当导线间的距离等于或超过导线宽度的三倍时，仿结构可位于空闲空间。然而，当导线间的距离较小时，亦可放置仿结构。仿结构的置放可考虑到导线与仿结构间可能产生的电容。为了防止大量电容产生，维持仿结构与导线间的距离为至少0.1微米可能是合宜的。然而，可预期较短的距离亦可能，只要仿结构与导线分开即可。预期仿结构的尺寸是可变的。
请参照图3，此中显示依照本发明一实施例具有可协助散热的多个仿结构44的另一种部分半导体装置。于此实施例中，当导线间的距离小于导线宽度的五倍时，或倘若仿结构的宽度小于导线宽度的三倍时，可放置多个仿结构。然而，亦可预期在其它距离及宽度下的多个仿结构。此外，可于广泛范围内改变仿结构间的距离。
于另一实施例中，结构44之一可具有长方体、多边形、部分长方体、立方体、部分立方体、球形、部分球形、三角锥体、部分三角锥体、圆锥体、部分圆锥体或其它规则或不规则形状。预期结构44之一可包含铜、铝、其它类型金属或其它适用于散热的材料。另外，结构44的至少之二可包含不同类型金属。再者，预期结构44之一可包含不同尺寸。于一实施例中，结构44可包含类似于导线的宽度。然而，亦可预期其它高度的结构44。
下面，请参照图4，此中显示依照本发明一实施例具有供散热的多个仿结构50的冶金层的顶视图。于此实施例中，仿结构的宽度可小于1微米，以避免可能的小丘生长(这可能造成冶金层层间的潜在短路)。此外，多个仿结构50的宽度可类似，以便生成更平滑蚀刻或图案化的导线及仿结构。然而，亦可预期仿结构50的宽度可为至少1微米，且多个仿结构50的宽度可相异。于一实施例中，两仿结构间的距离d1等于另外两仿结构间的距离d2。同样地，d3可等于d1。然而，亦可预期仿结构间的距离可相异。
现在，请参照图5，此中显示依照本发明一实施例具有供散热的多个仿结构50的冶金层的另一顶视图。于此实施例中，仿结构50A及50B以导线52连接，且仿结构50B及50C以导线54连接。同样地，其它仿结构亦由不同导线所连接。预期导线52及54中的每一个可包含铜、铝、其它类型金属或其它适用于散热的材料。亦可预期导线52及仿结构50B可包含相同类型材料，或其可包含不同材料。
于本实施例的进一步而言，导线52或54的宽度可小于仿结构50A的宽度。然而，亦可预期导线52或54的宽度可等于或大于仿结构50A的宽度。再者，导线52及54中的每一个可具有长方体、多边形、部分长方体、立方体、部分立方体、球形、部分球形、三角锥体、部分三角锥体、圆锥体、部分圆锥体或其它规则或不规则形状。
现在，请参照图6，此中显示依照本发明一实施例的一半导体装置的简化的冶金层80的另一顶视图。于此实施例中，仿结构56、58及60通过导线62及64而连接在一起。事实上，所有位于导线72的A侧上的仿结构已连接在一起。同样地，所有位于导线72的B侧上的仿结构已连接在一起。在此，一条或更多导线66用来将导线72的A侧上的仿结构连接于密封环68。同样地，一条或更多导线74用来将导线72的B侧上的仿结构连接于密封环68。通过一个或更多孔洞70，冶金层80的密封环68可连接于其它冶金层的密封环。因此，冶金层80上的仿结构可连接于其它冶金层上的仿结构。预期并非所有导线72的A或B侧上的仿结构可连接在一起。因此，并且所有在冶金层80上的仿结构可连接于其它冶金层上的仿结构。再者，导线66及74中的每一个可具有不同形状、材料及尺寸。举例来说，其每一个可具有长方体、多边形、部分长方体、立方体、部分立方体、球形、部分球形、三角锥体、部分三角锥体、圆锥体、部分圆锥体或其它规则或不规则形状。预期导线66及74中的每一个可包含铜、铝、其它类型金属或其它适用于散热的材料。再者，导线66及74的宽度可大于1微米。另外，导线66及74的宽度可仅为1微米。最后，导线66及74中的每一个可相同或相异。
请参照图7A，此中显示依照本发明一实施例的部分半导体装置的剖面图。于本实施例中，介电层86可形成于导线20、22及42上，以弄平拓扑。于一实施例中，可通过等离子体增强氧化反应(PE-OX)，以厚度范围为约400至3000埃而形成层86。可通过等离子增强化学真空沉积作用沉积层86。预期层86可包含其它厚度参数及沉积方法。
此刻请参照图7B，此中显示依照本发明一实施例的部分半导体装置的另一剖面图。于本实施例中，可通过旋涂式玻璃技术(SOG)沉积介电层88，并且进行熟化。可使用层88来填充导线间的间隙，因而提供相当平坦的表面。可通过旋涂式玻璃技术沉积介电层88，于约150至260℃间使其烘烤数分钟，以便自层移除溶剂，并且于约400至460℃间使其熟化30至60分钟，以便形成氧化硅绝缘层。
下面，请参照图7C，此中显示依照本发明一实施例的部分半导体装置的另一剖面图。于本实施例中，于旋涂式玻璃熟化后，可回蚀介电层86及88，以便进一步增进表面平坦度。通过各向异性反应蚀刻法可完成工序。
此刻请参照图7D，此中显示依照本发明一实施例的部分半导体装置的另一剖面图。于本实施例中，通过等离子体增强化学气相沉积作用(PE-CVD)技术，可沉积一顶部介电层90。层90可具厚度为约2000至8000埃。接着可于介电层86及88上形成孔洞，并且可根据技术中已知的程序形成另一层冶金层及介电层。
以上揭示的许多润饰也涵盖于本发明中。于一实施例中，替代建构多个仿结构于冶金层上且使其相连，可采用大金属结构。于另一实施例中，来自一冶金层的仿结构可选择地连接于一个或更多其它冶金层。于第三实施例中，可连接在给定的冶金层上的一些仿结构。于第四实施例中，在给定的冶金层上的一些仿结构不可与其它冶金层上的仿结构相连。此外，仿结构亦揭示于美国专利第5,905,289号(Lee)，标题为“具有平坦顶表面的半导体装置的制法”，其完整地合并于本发明以供参考。
虽然本发明已以一较佳实施例揭示如上，但其并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准。
Claims (15)
1.一种集成电路半导体装置，其包含：
一半导体衬底；
一个或多个连接于该半导体衬底的冶金层，其中该一个或多个冶金层中的每一个具有一条或多条导线，且在该一条或多条导线间具有一个或多个仿结构，其中来自不同冶金层的该一个或多个仿结构中的至少二者经热连接；以及
一个或多个介电层，位于该一个或多个冶金层之间。
2.如权利要求1所述的半导体装置，其特征在于在第一冶金层上的一个或多个仿结构中的至少二者通过多个孔洞而连接于第二冶金层上的一个或多个仿结构中的至少二者。
3.如权利要求1所述的半导体装置，其特征在于该一个或多个仿结构中的至少一者包含铜铝。
4.如权利要求1所述的半导体装置，其特征在于该仿结构中之一与该一条或多条导线之一间的距离为至少0.1微米。
5.如权利要求1所述的半导体装置，其特征在于该一个或多个仿结构中之一的宽度实质上与该一条或多条导线中之一的宽度相同。
6.如权利要求1所述的半导体装置，其特征在于两仿结构具有不同形状。
7.如权利要求1所述的半导体装置，其特征在于两仿结构具有不同材料。
8.如权利要求1所述的半导体装置，其特征在于两仿结构首先经由第一导线而连接，其中该第一导线的宽度小于两仿结构中每一者的宽度。
9.如权利要求8所述的半导体装置，其特征在于该第一导线包含铜或铝。
10.如权利要求9所述的半导体装置，其特征在于另外两仿结构经由第二导线而连接，其中该第一导线与该第二导线包含相同材料。
11.如权利要求9所述的半导体装置，其特征在于该第一导线与该第二导线包含不同材料。
12.一种制造可提供散热的半导体装置的方法，其包含：
提供第一冶金层，其中该第一冶金层包含多条导线，且在该导线间具有一个或多个区域；
于该一个或多个区域中提供一个或多个仿金属结构；以及
连接该一个或多个仿金属结构中的至少二者，以供散热。
13.如权利要求12所述的方法，其特征在于进一步包含提供多个仿金属结构于该半导体装置的一个或多个其它冶金层，其中该其它冶金层的该多个仿金属结构通过多个孔洞而连接于第一冶金层上的一个或多个仿结构。
14.如权利要求12所述的方法，其特征在于该仿金属结构均匀地隔开。
15.如权利要求12所述的方法，其特征在于该仿金属结构非均匀地隔开。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/801,475 | 2004-03-16 | ||
| US10/801,475 US7420277B2 (en) | 2004-03-16 | 2004-03-16 | System for heat dissipation in semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1670957A true CN1670957A (zh) | 2005-09-21 |
| CN100388494C CN100388494C (zh) | 2008-05-14 |
Family
ID=34985370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100558254A Expired - Fee Related CN100388494C (zh) | 2004-03-16 | 2005-03-16 | 半导体装置中的散热系统及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7420277B2 (zh) |
| CN (1) | CN100388494C (zh) |
| TW (1) | TWI253729B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701034B2 (en) * | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
| DE112007003638T5 (de) * | 2007-09-10 | 2010-08-12 | Fujitsu Ltd., Kawasaki | Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung |
| US8481425B2 (en) | 2011-05-16 | 2013-07-09 | United Microelectronics Corp. | Method for fabricating through-silicon via structure |
| US8822336B2 (en) | 2011-06-16 | 2014-09-02 | United Microelectronics Corp. | Through-silicon via forming method |
| US8828745B2 (en) | 2011-07-06 | 2014-09-09 | United Microelectronics Corp. | Method for manufacturing through-silicon via |
| US8518823B2 (en) | 2011-12-23 | 2013-08-27 | United Microelectronics Corp. | Through silicon via and method of forming the same |
| US8609529B2 (en) | 2012-02-01 | 2013-12-17 | United Microelectronics Corp. | Fabrication method and structure of through silicon via |
| US8691600B2 (en) | 2012-05-02 | 2014-04-08 | United Microelectronics Corp. | Method for testing through-silicon-via (TSV) structures |
| US8691688B2 (en) | 2012-06-18 | 2014-04-08 | United Microelectronics Corp. | Method of manufacturing semiconductor structure |
| US9275933B2 (en) | 2012-06-19 | 2016-03-01 | United Microelectronics Corp. | Semiconductor device |
| US8900996B2 (en) | 2012-06-21 | 2014-12-02 | United Microelectronics Corp. | Through silicon via structure and method of fabricating the same |
| US8525296B1 (en) | 2012-06-26 | 2013-09-03 | United Microelectronics Corp. | Capacitor structure and method of forming the same |
| US8912844B2 (en) | 2012-10-09 | 2014-12-16 | United Microelectronics Corp. | Semiconductor structure and method for reducing noise therein |
| US9035457B2 (en) | 2012-11-29 | 2015-05-19 | United Microelectronics Corp. | Substrate with integrated passive devices and method of manufacturing the same |
| US8716104B1 (en) | 2012-12-20 | 2014-05-06 | United Microelectronics Corp. | Method of fabricating isolation structure |
| US8884398B2 (en) | 2013-04-01 | 2014-11-11 | United Microelectronics Corp. | Anti-fuse structure and programming method thereof |
| US9287173B2 (en) | 2013-05-23 | 2016-03-15 | United Microelectronics Corp. | Through silicon via and process thereof |
| US9123730B2 (en) | 2013-07-11 | 2015-09-01 | United Microelectronics Corp. | Semiconductor device having through silicon trench shielding structure surrounding RF circuit |
| US9024416B2 (en) | 2013-08-12 | 2015-05-05 | United Microelectronics Corp. | Semiconductor structure |
| US8916471B1 (en) | 2013-08-26 | 2014-12-23 | United Microelectronics Corp. | Method for forming semiconductor structure having through silicon via for signal and shielding structure |
| US9048223B2 (en) | 2013-09-03 | 2015-06-02 | United Microelectronics Corp. | Package structure having silicon through vias connected to ground potential |
| US9117804B2 (en) | 2013-09-13 | 2015-08-25 | United Microelectronics Corporation | Interposer structure and manufacturing method thereof |
| US9343359B2 (en) | 2013-12-25 | 2016-05-17 | United Microelectronics Corp. | Integrated structure and method for fabricating the same |
| US10340203B2 (en) | 2014-02-07 | 2019-07-02 | United Microelectronics Corp. | Semiconductor structure with through silicon via and method for fabricating and testing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441915A (en) | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
| JPH0845936A (ja) * | 1994-05-31 | 1996-02-16 | Texas Instr Inc <Ti> | ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法 |
| US5625232A (en) * | 1994-07-15 | 1997-04-29 | Texas Instruments Incorporated | Reliability of metal leads in high speed LSI semiconductors using dummy vias |
| US6258715B1 (en) * | 1999-01-11 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Process for low-k dielectric with dummy plugs |
| JP2000286263A (ja) * | 1999-03-29 | 2000-10-13 | Nec Corp | 半導体装置及びその製造方法 |
| US7015582B2 (en) * | 2003-04-01 | 2006-03-21 | International Business Machines Corporation | Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics |
| JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
-
2004
- 2004-03-16 US US10/801,475 patent/US7420277B2/en not_active Expired - Fee Related
-
2005
- 2005-03-15 TW TW094107940A patent/TWI253729B/zh not_active IP Right Cessation
- 2005-03-16 CN CNB2005100558254A patent/CN100388494C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7420277B2 (en) | 2008-09-02 |
| TWI253729B (en) | 2006-04-21 |
| US20050205991A1 (en) | 2005-09-22 |
| TW200532876A (en) | 2005-10-01 |
| CN100388494C (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1670957A (zh) | 半导体装置中的散热系统及方法 | |
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN101064296A (zh) | 半导体装置及其制造方法 | |
| CN1967799A (zh) | 一种具有空气间隔的集成电路的制作方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1909206A (zh) | 半导体元件中内连线结构的制造方法 | |
| CN1828845A (zh) | 镶嵌结构与其形成方法 | |
| CN1778663A (zh) | 防金属与硅层间侧向交互扩散的方法和结构及微机电结构 | |
| CN1707788A (zh) | 半导体器件及其制造方法 | |
| CN1266767C (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1797747A (zh) | 具有紫外光保护层的半导体元件及其制造方法 | |
| CN1501492A (zh) | 一种具有空气间隔的集成电路结构及其制作方法 | |
| CN1873957A (zh) | 分离栅极快闪元件与其制造方法 | |
| CN1374699A (zh) | 半导体器件及其制造方法 | |
| CN1208832C (zh) | 半导体器件及其制造方法 | |
| CN1397988A (zh) | 半导体装置及其制造方法 | |
| CN1917211A (zh) | 动态随机存取存储器及其制造方法 | |
| CN1614765A (zh) | 半导体器件及其制造方法 | |
| CN1320609C (zh) | 半导体装置及其形成方法 | |
| CN1536590A (zh) | 具有嵌埋于基底中的屏蔽图案的高品质因子电感器件 | |
| CN1230022A (zh) | 半导体器件及其制造方法 | |
| CN100351999C (zh) | 半导体器件及其制造方法 | |
| CN1591855A (zh) | 一种具有空气间隔的集成电路结构及其制作方法 | |
| CN1490871A (zh) | 具有柱型帽盖层的半导体器件及其制造方法 | |
| CN1767199A (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080514 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |