CN1778663A - 防金属与硅层间侧向交互扩散的方法和结构及微机电结构 - Google Patents
防金属与硅层间侧向交互扩散的方法和结构及微机电结构 Download PDFInfo
- Publication number
- CN1778663A CN1778663A CN200510115008.3A CN200510115008A CN1778663A CN 1778663 A CN1778663 A CN 1778663A CN 200510115008 A CN200510115008 A CN 200510115008A CN 1778663 A CN1778663 A CN 1778663A
- Authority
- CN
- China
- Prior art keywords
- metal
- silicon layer
- silicon
- side direction
- prevents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00253—Processes for integrating an electronic processing unit with a micromechanical structure not provided for in B81C1/0023 - B81C1/00246
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0178—Oxidation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
Abstract
本发明提供一种防金属与硅层间侧向交互扩散的方法和结构及微机电结构,该方法包括下列步骤:首先,提供一包括多个金属图案的基板。接着,形成氧化硅层、氮化硅层、氮氧化硅层、氮化钛或氧化铝于金属图案的间隙壁以防止金属图案和后续填入的硅层间侧向交互扩散。
Description
技术领域
本发明是有关一种微机电或半导体的制程方法和结构,特别是有关防止微机电制程的金属与硅层间侧向交互扩散的方法和结构。
背景技术
铝金属其本身的电阻率(Resistivity)颇低(约在3Ω-cm)左右,且其对二氧化硅层的附着情形良好,并且容易以氯(Cl)为主的干蚀刻加以加工成型,因此铝金属已为普遍用来做为元件的主要导电材料,以降低RC时间延迟(Time Delay),并借以提升元件的开关(Switching)频率。
虽然铝具备较低的电阻率,对二氧化硅层的附着能力良好,且易于执行大型集成电路(VLSI)的加工等的优点,但在实际应用上却有一些问题必须要解决:因为硅在370℃左右对铝有一定的固态溶解度(Solid Solubility),因此沉积在硅表面上的铝,当制程经历温度约370℃以上的步骤时,铝将通过扩散效应进入硅,而使铝与硅在接触的部份形成尖峰(Spike)。
一般防止尖峰现象发生的解决之道,是在金属铝的沉积制程中,也就是用以溅击的金属靶里,主动的加入相当于硅对于铝的溶解度的硅,如此一来,所沉积的铝硅金属与硅间的接触,比较不易产生尖峰现象。其中硅在铝内的含量通常控制在1%左右。
现在VLSI制程,大多使用同时含硅与铜的铝合金靶,来做为铝硅铜金属层的溅镀。比较常用的含量比例,是在铝里加入约1%的硅与0.5%的铜,以便同时能防止尖峰与电移等两种金属铝常见的损坏模式(Failure Modes),以强化铝的可靠性,并延长其损坏平均时间(Mean Time Between Failure)。但是此方法也有缺点,除了导致铝线电阻率略增外,还会造成合金铝线在干蚀刻的困难(因为铜不易产生挥发性较高的氟化物或是氯化物,且硅在铝内还会聚结,而增加干蚀刻的困难程度)。
因此对于一些特殊的制程,特别是以铝金属图案间填入硅作为牺牲层(Sacrificiallayer)的微机电(Surface MEMS)制程,如图1A所示,其为一光学微机电的部分结构示意图,一基板100上包含多个铝金属图案,在第一铝金属图案102和第二铝金属图案104间及其上填入非晶硅层106,其铝金属图案108是做为镜子(Mirror)的功用,以反射入射的光波,因此铝金属图案108为移动的物件,并依此改变反射波的角度,决定元件信号的传递,也因此若是在后续填入的非晶硅层106和铝金属图案108在间隙壁因为后续制程的温度超过约370℃交互扩散产生尖峰现象,如图1B所示,如此第一铝金属图案102和第二铝金属图案104会跨接(Bridging)在一起,元件的操作也因此产生错误。
美国专利第6437372号揭示有一种用在III-V半导体,使用铝或铝化合物的尖峰以防止掺杂层的掺杂物扩散至其它层的方法。另外,美国专利第6037909号揭示有一种防止金属硅化物尖峰现象的方法,其先形成一多晶硅层,其后借着物理气相沉积法形成一氮化钛层于多晶硅层上,并于其后借着快速加热制程使氮化钛层更加致密,以使其做为后续形成于其上的金属硅化物和多晶硅间的阻障层以防止尖峰现象。
发明内容
有鉴于此,为了解决上述问题,本发明的目的在于提供一种防止金属与硅层间侧向交互扩散的方法和结构,其借着形成一层阻障间隙壁于金属图案侧壁以避免金属和硅之间因侧向交互扩散而产生尖峰现象。
为实现上述目的,本发明提供一种防止金属与硅层间侧向交互扩散的方法,包括下列步骤:首先,提供一包括多个金属图案的基板。其后,形成一阻障间隙壁例如:氧化硅层、氮化硅层或氮氧化硅层于金属图案的间隙壁以防止金属图案和后续填入的硅层侧向交互扩散。
为实现上述目的,本发明提供一种防止金属与硅层间侧向交互扩散的结构,包括:一基板;多个金属图案位于该基板上;一阻障间隙壁位于该金属图案的间隙壁,以防止该金属图案和后续填入的硅层间侧向交互扩散。
本发明所述的防止金属与硅层间侧向交互扩散的结构,该金属图案由铝或铝、硅、铜的组合所组成。
本发明所述的防止金属与硅层间侧向交互扩散的结构,该金属图案还包括一上阻障层和一下阻障层位于该金属图案的上侧及下侧。
本发明所述的防止金属与硅层间侧向交互扩散的结构,该阻障间隙壁选自下列族群:氮化硅、氧化硅、氮氧化硅、氮化钛、氧化铝和氧化钛。
本发明所述的防止金属与硅层间侧向交互扩散的结构,该阻障间隙壁为氧化铝。
本发明所述的防止金属与硅层间侧向交互扩散的结构,该填入的硅层为多晶硅。
为实现上述目的,本发明另提供一种防止金属与硅层间侧向交互扩散的方法,包括下列步骤:提供一包括多个金属图案的基板,其中金属图案上形成有一上阻障层。加热基板以于金属图案的间隙壁形成一侧壁阻隔层,可防止金属图案和后续填入的硅层间侧向交互扩散。
本发明所述的防止金属与硅层间侧向交互扩散的方法,该金属图案由铝或铝、硅、铜的组合所组成。
本发明所述的防止金属与硅层间侧向交互扩散的方法,加热该基板的方法是热氧化该基板或等离子氧化该基板。
本发明所述的防止金属与硅层间侧向交互扩散的方法,该金属氧化层为氧化铝。
为实现上述目的,本发明提供一种微机电结构,其特征在于,该包括:一基板;至少二邻接且可移动的镜子位于该基板上,其中该镜子包括铝,且用以反射入射光,产生反射光;一硅层位于该镜子间,其中该微机电结构可通过该镜子的移动改变反射光的角度;及一阻障间隙壁位于该硅层和该镜子间。
本发明所述的微机电结构,该阻障间隙壁选自下列族群:氮化硅、氧化硅、氮氧化硅、氮化钛、氧化铝和氧化钛。
本发明所述的微机电结构,该阻障间隙壁为氧化铝。
本发明所述的微机电结构,该填入的硅层为多晶硅。
附图说明
图1A至1B显示现有金属制程的尖峰现象剖面示意图。
图2A至2C显示本发明第一实施例的制程剖面示意图。
图3A至3C显示本发明第二实施例的制程剖面示意图。
图4为本发明一实例微机电结构示意图。
具体实施方式
为了让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图示,作详细说明如下:
第一实施例
首先,如图2A所示,提供一包括多个金属图案202的基板200,其中基板200可以是一半导体基板或是玻璃基板,其金属图案由铝或铝、硅、铜的组合所组成。其较佳的金属图案202为厚度为2000埃~4000埃的铝硅铜合金(在铝里加入约1%的硅与0.5%的铜),经由溅镀法沉积再回蚀形成:其溅镀法一般先以高真空度泵,将反应式的压力降到10-6Torr以下,接着在通入原子质量适宜的惰性气体(一般为氩气),在压力约1~10mTorr的环境中,进行金属的溅镀。其回蚀刻一般使用氯化物如:SiCl4、BCl3、BBr3或CCl4与氯气的组合来进行铝的蚀刻。
其金属图案还包括有一上阻障层204和一下阻障层206,其上阻障层204和下阻障层206由二氧化硅或是氮化硅所组成,其较佳为厚度200埃~700埃的二氧化硅,经由等离子反应化学气相沉积法(PECVD)形成于金属图案的上侧及下侧。其后,如图2B所示,以热氧化法或等离子氧化法形成氧化铝做为金属氧化层208于金属图案的侧壁。其热氧化法较佳为以使用氧化炉的氧化法,其可为干式氧化法:干式氧化法是将氧气和适量的惰性气体或氮气通入经加热的炉管,由于其金属图案已经形成需注意其温度为350~450℃,不可过高以避免超过金属图案的熔点,此外其还可使用湿式氧化法:湿式氧化法是间接使用氢气与氧气反应所形成的水气做为反应物的来源和金属图案反应以形成一氧化铝层。
另外,其等离子氧化法是通入氧气,并通过射频磁控等离子,功率在100W~300W,沉积式压力0.5Pa-15Pa促进其氧化反应,以产生一氧化铝层做为金属氧化层,其较佳厚度为200埃~700埃,此等离子反应制程在一低温(150℃~350℃)下进行氧化。
最后,如图2C所示,以一等离子反应化学气相沉积法(PECVD)形成非晶硅层210于金属图案上和间隙。如此,金属图案间隙壁的金属氧化层可以有效防止金属图案和后续填入的非晶硅层侧向交互扩散,避免尖峰现象。
第二实施例
首先,如图3A所示,提供一包括多个金属图案302的基板300,其中基板300可以是半导体基板或玻璃基板,其金属图案302由铝或铝、硅、铜的组合所组成。其较佳的金属图案302为厚度为2000埃~4000埃的铝硅铜合金(在铝里加入约1%的硅与0.5%的铜),经由溅镀法沉积再回蚀形成:其溅镀法一般先以高真空度泵,将反应式的压力降到10-6Torr以下,接着在通入原子质量适宜的惰性气体(一般为氩气),在压力约1~10mTorr的环境中,进行金属的溅镀。其回蚀刻一般使用氯化物如:SiCl4、BCl3、BBr3或CCl4与氯气的组合来进行铝的蚀刻。
其金属图案还包括一上阻障层304和一下阻障层306,其上阻障层304和下阻障层306由二氧化硅、氮化硅或氮化钛所组成,其较佳为厚度300埃~600埃的二氧化硅,经由等离子反应化学气相沉积法(PECVD)形成于金属图案的上侧及下侧。其后,如图3B所示,形成一覆盖层308于金属图案上或其间隙壁,其可以是以一等离子反应化学气相沉积法形成的氧化硅、氮化硅或是氮氧化硅,其较佳为200埃~700埃的二氧化硅。
接下来,如图3C所示,以一非等向性蚀刻法蚀刻覆盖层308,以移除金属图案302间隙壁外的覆盖层308,形成一阻障间隙壁310于金属图案302间隙壁。其非等向性蚀刻法可以是含CF4或CHF3的反应气体并以等离子反应方式蚀刻,含CHF3或NF3的反应气体以等离子反应方式蚀刻或是以反应离子蚀刻法(RIE)蚀刻。
最后以一等离子反应化学气相沉积法形成非晶硅层312于金属图案上和间隙,如此,金属图案间隙壁的阻障间隙壁可以有效防止金属图案和后续填入的非晶硅层交互扩散,避免尖峰现象。
如图3C所示,一种防止金属与硅层间侧向交互扩散的结构,其包括:一包括多个金属图案302的基板300及一阻障间隙壁310于金属图案302的间隙壁,以防止该金属图案302和后续填入的硅层312间侧向交互扩散。其中基板300可以是半导体基板或是玻璃基板,其金属图案302由铝或铝、硅、铜的组合所组成。其较佳的金属图案为厚度为2000埃~4000埃的铝硅铜合金,经由溅镀法沉积再回蚀形成。其金属图案还包括一上阻障层304和一下阻障层306位于金属图案的上侧及下侧,其上阻障层304和下阻障层306由二氧化硅或是氮化硅所组成,其较佳为厚度300埃~600埃的二氧化硅,经由等离子反应化学气相沉积(PECVD)形成。其阻障间隙壁310可以是以热氧化法或等离子氧化法形成氧化铝、等离子反应化学气相沉积法(PECVD)沉积再回蚀形成的氧化硅或氮化硅。
另外,在本发明一实施例中,提供一种微机电结构400。此种微机电结构400包括多个镜子402,且通过镜子402的移动,可改变反射入射光406产生的反射光408的角度。图4为本发明一实例微机电结构示意图。
请参照图4,在本实施例中,以微机电元件为一实例,以提供较详细的说明。至少二邻接且可移动的镜子402位于基板401上,其中镜子402包括铝,且用以反射入射光406,产生反射光408。一硅层405位于上述镜子间,其中微机电结构400可通过镜子402的移动改变反射光408的角度。一阻障间隙壁404位于硅层405和镜子402间。阻障间隙壁404可选自下列族群:氮化硅、氧化硅、氮氧化硅、氮化钛、氧化铝和氧化钛。较佳者,阻障间隙壁404为氧化铝。另外,硅层405可以是多晶硅。
因此,通过本实施例所提供的阻障间隙壁404,可防止因为后续制程的温度超过约370℃交互扩散产生尖峰现象。镜子402不会跨接(Bridging)在一起,可避免元件400的操作错误。
另外,根据上述,本发明一实施例提供一种防止金属与硅层间侧向交互扩散的方法和结构,其借着形成一层阻障间隙壁于金属图案间隙壁以有效避免金属和硅之间因侧向交互扩散而产生尖峰现象。
虽然本发明已通过较佳实施例说明如上,但该较佳实施例并非用以限定本发明。本领域的技术人员,在不脱离本发明的精神和范围内,应有能力对该较佳实施例做出各种更改和补充,因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下:
100:基板
102:第一铝金属图案
104:第二铝金属图案
106:非晶硅层
108:铝金属图案
200:基板
202:金属图案
204:上阻障层
206:下阻障层
208:阻障间隙壁
210:非晶硅层
300:基板
302:金属图案
304:上阻障层
306:下阻障层
308:覆盖层
310:阻障间隙壁
312:非晶硅层
400:微机电结构
402:镜子
406:入射光
408:反射光
404:阻障间隙壁
405:硅层
Claims (14)
1.一种防止金属与硅层间侧向交互扩散的结构,其特征在于,该防止金属与硅层间侧向交互扩散的结构包括:
一基板;
多个金属图案位于该基板上;
一阻障间隙壁位于该金属图案的间隙壁,以防止该金属图案和后续填入的硅层间侧向交互扩散。
2.根据权利要求1所述的防止金属与硅层间侧向交互扩散的结构,其特征在于,该金属图案由铝或铝、硅、铜的组合所组成。
3.根据权利要求1所述的防止金属与硅层间侧向交互扩散的结构,其特征在于,该金属图案还包括一上阻障层和一下阻障层位于该金属图案的上侧及下侧。
4.根据权利要求1所述的防止金属与硅层间侧向交互扩散的结构,其特征在于,该阻障间隙壁选自下列族群:氮化硅、氧化硅、氮氧化硅、氮化钛、氧化铝和氧化钛。
5.根据权利要求4所述的防止金属与硅层间侧向交互扩散的结构,其特征在于,该阻障间隙壁为氧化铝。
6.根据权利要求1所述的防止金属与硅层间侧向交互扩散的结构,其特征在于,该填入的硅层为多晶硅。
7.一种防止金属与硅层间侧向交互扩散的方法,其特征在于,该防止金属与硅层间侧向交互扩散的方法包括下列步骤:
提供一包括多个金属图案的基板,其中该金属图案上形成有一上阻障层;及
加热该基板以于该金属图案的间隙壁形成一金属氧化层,
形成一硅层于该金属图案间隙壁,其中该金属氧化层可以防止该金属图案和该硅层间侧向交互扩散。
8.根据权利要求7所述的防止金属与硅层间侧向交互扩散的方法,其特征在于,该金属图案由铝或铝、硅、铜的组合所组成。
9.根据权利要求7所述的防止金属与硅层间侧向交互扩散的方法,其特征在于,加热该基板的方法是热氧化该基板或等离子氧化该基板。
10.根据权利要求7所述的防止金属与硅层间侧向交互扩散的方法,其特征在于,该金属氧化层为氧化铝。
11.一种微机电结构,其特征在于,该微机电结构包括:
一基板;
至少二邻接且可移动的镜子位于该基板上,其中该镜子包括铝,且用以反射入射光,产生反射光;
一硅层位于该镜子间,其中该微机电结构可通过该镜子的移动改变反射光的角度;及
一阻障间隙壁位于该硅层和该镜子间。
12.根据权利要求11所述的微机电结构,其特征在于,该阻障间隙壁选自下列族群:氮化硅、氧化硅、氮氧化硅、氮化钛、氧化铝和氧化钛。
13.根据权利要求11所述的微机电结构,其特征在于,该阻障间隙壁为氧化铝。
14.根据权利要求11所述的微机电结构,其特征在于,该填入的硅层为多晶硅。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/996,234 US20060110842A1 (en) | 2004-11-23 | 2004-11-23 | Method and apparatus for preventing metal/silicon spiking in MEMS devices |
US10/996,234 | 2004-11-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1778663A true CN1778663A (zh) | 2006-05-31 |
Family
ID=36461413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510115008.3A Pending CN1778663A (zh) | 2004-11-23 | 2005-11-23 | 防金属与硅层间侧向交互扩散的方法和结构及微机电结构 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060110842A1 (zh) |
CN (1) | CN1778663A (zh) |
SG (1) | SG122864A1 (zh) |
TW (1) | TWI278996B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101728433A (zh) * | 2008-10-10 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN104465442A (zh) * | 2014-11-28 | 2015-03-25 | 上海芯亮电子科技有限公司 | 半导体制程中铝硅接面的实时监测方法 |
CN109216023A (zh) * | 2018-08-21 | 2019-01-15 | 安徽飞达电气科技有限公司 | 一种高压互感器用电容器金属化薄膜材料 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7477440B1 (en) * | 2006-04-06 | 2009-01-13 | Miradia Inc. | Reflective spatial light modulator having dual layer electrodes and method of fabricating same |
US20070121477A1 (en) * | 2006-06-15 | 2007-05-31 | Nanochip, Inc. | Cantilever with control of vertical and lateral position of contact probe tip |
US20080074984A1 (en) * | 2006-09-21 | 2008-03-27 | Nanochip, Inc. | Architecture for a Memory Device |
US20080074792A1 (en) * | 2006-09-21 | 2008-03-27 | Nanochip, Inc. | Control scheme for a memory device |
US20080233672A1 (en) * | 2007-03-20 | 2008-09-25 | Nanochip, Inc. | Method of integrating mems structures and cmos structures using oxide fusion bonding |
US9460924B2 (en) * | 2007-03-26 | 2016-10-04 | GlobalFoundries, Inc. | Semiconductor device having structure with fractional dimension of the minimum dimension of a lithography system |
US8674462B2 (en) | 2007-07-25 | 2014-03-18 | Infineon Technologies Ag | Sensor package |
US8897470B2 (en) * | 2009-07-31 | 2014-11-25 | Macronix International Co., Ltd. | Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit |
US20130113810A1 (en) * | 2011-11-04 | 2013-05-09 | Qualcomm Mems Technologies, Inc. | Sidewall spacers along conductive lines |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
US4776922A (en) * | 1987-10-30 | 1988-10-11 | International Business Machines Corporation | Formation of variable-width sidewall structures |
FR2684239B1 (fr) * | 1991-11-27 | 1994-03-04 | France Telecom | Procede de fabrication d'un guide d'onde optique planaire entierement a base de polymeres, et son utilisation dans un isolateur optique integre. |
JP3256603B2 (ja) * | 1993-07-05 | 2002-02-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5545289A (en) * | 1994-02-03 | 1996-08-13 | Applied Materials, Inc. | Passivating, stripping and corrosion inhibition of semiconductor substrates |
US5430328A (en) * | 1994-05-31 | 1995-07-04 | United Microelectronics Corporation | Process for self-align contact |
US5619072A (en) * | 1995-02-09 | 1997-04-08 | Advanced Micro Devices, Inc. | High density multi-level metallization and interconnection structure |
KR100269878B1 (ko) * | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
US6097090A (en) * | 1997-12-18 | 2000-08-01 | Advanced Micro Devices, Inc. | High integrity vias |
TW469619B (en) * | 1998-05-26 | 2001-12-21 | Winbond Electronics Corp | Structure and manufacturing method for metal line |
US6501065B1 (en) * | 1999-12-29 | 2002-12-31 | Intel Corporation | Image sensor using a thin film photodiode above active CMOS circuitry |
US7387942B2 (en) * | 2003-12-09 | 2008-06-17 | Promos Technologies Inc. | Substrate isolation in integrated circuits |
-
2004
- 2004-11-23 US US10/996,234 patent/US20060110842A1/en not_active Abandoned
-
2005
- 2005-03-30 SG SG200501990A patent/SG122864A1/en unknown
- 2005-11-23 CN CN200510115008.3A patent/CN1778663A/zh active Pending
- 2005-11-23 TW TW094141104A patent/TWI278996B/zh active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101728433A (zh) * | 2008-10-10 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN105870200A (zh) * | 2008-10-10 | 2016-08-17 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN105870200B (zh) * | 2008-10-10 | 2019-03-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN104465442A (zh) * | 2014-11-28 | 2015-03-25 | 上海芯亮电子科技有限公司 | 半导体制程中铝硅接面的实时监测方法 |
CN104465442B (zh) * | 2014-11-28 | 2017-05-24 | 厦门讯扬电子科技有限公司 | 半导体制程中铝硅接面的实时监测方法 |
CN109216023A (zh) * | 2018-08-21 | 2019-01-15 | 安徽飞达电气科技有限公司 | 一种高压互感器用电容器金属化薄膜材料 |
CN109216023B (zh) * | 2018-08-21 | 2020-06-30 | 安徽飞达电气科技有限公司 | 一种高压互感器用电容器金属化薄膜材料 |
Also Published As
Publication number | Publication date |
---|---|
TWI278996B (en) | 2007-04-11 |
SG122864A1 (en) | 2006-06-29 |
US20060110842A1 (en) | 2006-05-25 |
TW200618276A (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1778663A (zh) | 防金属与硅层间侧向交互扩散的方法和结构及微机电结构 | |
KR100330163B1 (ko) | 반도체 장치의 텅스텐 콘택 플러그 형성 방법 | |
TW516108B (en) | Dual damascene process using oxide liner as dielectric barrier layer | |
CN1670957A (zh) | 半导体装置中的散热系统及方法 | |
CN1230878C (zh) | 半导体装置及其制备方法 | |
CN1828845A (zh) | 镶嵌结构与其形成方法 | |
CN101064296A (zh) | 半导体装置及其制造方法 | |
CN101038875A (zh) | 在介电层中蚀刻开口的方法 | |
CN101043023A (zh) | 三维集成电路的形成方法 | |
CN1831643A (zh) | 改善双镶嵌蚀刻轮廓的方法 | |
CN1577748A (zh) | 具有高介电常数介电层的栅极结构及其制作方法 | |
CN1523656A (zh) | 半导体装置的制造方法 | |
CN1184670C (zh) | 半导体装置及其制造方法 | |
CN1146034C (zh) | 下埋式微细金属连线的制造方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
CN1508868A (zh) | 半导体器件及其制造方法 | |
CN103094200A (zh) | 半导体器件的制造方法 | |
CN1512546A (zh) | 栅极接触窗的形成方法 | |
CN1661799A (zh) | 半导体器件 | |
KR100256137B1 (ko) | 반도체장치및그제조방법 | |
CN1404146A (zh) | 半导体器件及其制造方法 | |
CN1127759C (zh) | 半导体器件的制造方法 | |
CN1320609C (zh) | 半导体装置及其形成方法 | |
CN1790662A (zh) | 插栓的形成方法与双镶嵌结构的制造方法 | |
CN1758421A (zh) | 在半导体装置中形成介电层的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |