CN1184670C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1184670C
CN1184670C CNB021406561A CN02140656A CN1184670C CN 1184670 C CN1184670 C CN 1184670C CN B021406561 A CNB021406561 A CN B021406561A CN 02140656 A CN02140656 A CN 02140656A CN 1184670 C CN1184670 C CN 1184670C
Authority
CN
China
Prior art keywords
layer
mentioned
tin
semiconductor device
conductive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021406561A
Other languages
English (en)
Other versions
CN1397988A (zh
Inventor
松本和已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1397988A publication Critical patent/CN1397988A/zh
Application granted granted Critical
Publication of CN1184670C publication Critical patent/CN1184670C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供具有在减轻粒子问题的同时达到低接触电阻和高阻挡性能的布线结构的半导体装置及其制造方法。在Si半导体衬底上，形成与电路元件有关的扩散层11，在导电部件16和扩散层11之间，设置有阻挡层14。阻挡层14具有作为阻挡金属的Ti层141。通过该Ti层141，在与扩散层11的接触侧构成硅化物连接部15。另外，阻挡层14，在与导电部件16的接触侧，夹有Ti层141的氮化层及氧化层，即极薄的TiN层142及TiOx层143。比TiN层142更薄的TiOx层143为非晶形层。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有微细布线结构的半导体装置及其制造方法，该微细布线结构需要与Si的高阻挡性能及低电阻的连接部。
现有技术
半导体装置中的集成电路布线，大多是夹着层间绝缘膜(SiO2膜)由多层布线形成的。
另外，布线本身附带有阻挡层金属或抗反射膜等功能，因此不是单层而是叠层结构。
形成阻挡层金属的原因是，考虑到了当布线是以铝为主要成分构成时，与硅的阻挡性能和电气连接的稳定性能。另外，还需要使用与层间绝缘膜(SiO2膜)附着性好的材料。
图10示出有关现有半导体装置的接触部的布线结构的断面图。与构成集成电路的Si元件表面的扩散层31相连接的布线层结构，一般是利用，由SiO2膜构成的层间绝缘膜32上的接触孔33形成的。在接触孔33的底部(扩散层31)，形成Ti层341/TiN层342的叠层作为阻挡层金属，在这个叠层上形成实质上的铝层36，铝层36为例如至少仅含Cu(0.5％左右)的Al-Cu结构。
上述Ti层341/TiN层342的阻挡层叠层，是考虑了与硅(扩散层31)的附着性和阻挡性而被构成的。Ti层341和TiN层342是用配置Ti靶的同一个溅射装置连续形成的(TiN层342是在氮气氛中溅射形成的)。
TiN层342，起着抑制铝层36的Al与元件Si反应的作用，另外，也可以有效地抑制铝层36和Ti层341的反应。
发明内容
上述Ti层341/TiN层342的阻挡层叠层，是通过连续地溅射而形成的，因此，最终会出现因溅射而导致的粒子增大的问题。粒子增大将成为产品成品率下降的原因。
另外，通过上述结构，Al和Ti之间的反应可由TiN层342抑制。但是，Ti层341与扩散层31的Si的反应最终进行，在与Si接触过的表面形成薄的TiO2层35。TiO2层35的存在，可能导致附着性的降低，电阻的升高。
本发明考虑到上述情况，将提供具有在减轻粒子问题的同时，达到低接触电阻和高阻挡性能的布线结构的半导体装置及其制造方法。
有关本发明的半导体装置，其特征在于：在具有Si层、绝缘层和导电部件的半导体装置中，上述Si层和上述金属层之间的导通，是通过设置在上述绝缘层的接触孔部的Ti、TiN和氧化膜而实行的。
有关本发明的半导体装置，其特征在于：在具有Si层、绝缘层和导电部件的半导体装置中，上述Si层和上述金属层之间的导通，是通过设置在上述绝缘层的接触孔部的硅化物层、Ti、TiN和氧化膜而实行的。
本发明有关的半导体装置的制造方法，其特征在于：包括在具有Si层、绝缘层和导电部件的半导体装置中，在上述绝缘膜上形成使Si层暴露出的接触孔的工序；用溅射将Ti覆盖的工序；上述Ti溅射后，不降低真空度，在氮气氛中使上述Ti表面氮化，形成TiN的工序；促进上述TiN表面的氧化层形成的暴露于大气中的期间；形成上述导电部件的工序，使上述Si层与上述导电部件导通。另外还可以包括，在促进上述TiN表面的氧化层形成的暴露于大气中的期间后，进行退火，在上述Si层和上述Ti之间的界面形成硅化物层的工序。
与本发明有关的半导体装置的制造方法，其特征在于：包括在具有Si层、绝缘层和导电部件的半导体装置中，在上述绝缘膜上，形成使Si层露出的接触孔工序；用溅射将Ti覆盖的工序；在上述Ti溅射后，不降低真空度，在氮气氛中使上述Ti表面氮化，形成TiN，接着进行退火，在上述Si层和上述Ti之间的界面形成硅化物层的工序；在上述TiN表面形成氧化层的氧等离子体处理工序；形成上述导电部件的工序。
附图说明
图1是示出有关本发明一实施方式的半导体装置的主要结构的断面图。
图2是示出图1所示结构的变形例的断面图。
图3是按照工序步骤示出图1所示结构的半导体装置的制造方法的主要部分的第1断面图。
图4是按照工序步骤示出图1所示结构的半导体装置的制造方法的主要部分的与图3接续的第2断面图。
图5是按照工序步骤示出图1所示结构的半导体装置的制造方法的主要部分的与图4接续的第3断面图。
图6是按照工序步骤示出图1所示结构的半导体装置的其它制造方法的主要部分的第1断面图。
图7是按照工序步骤示出图1所示结构的半导体装置的其它制造方法的主要部分的与图6接续的第2断面图。
图8是按照工序步骤示出图1所示结构的半导体装置的其它制造方法的主要部分的与图7接续的第3断面图。
图9是按照工序步骤示出图1所示结构的半导体装置的其它制造方法的主要部分的与图8接续的第4断面图。
图10是示出现有半导体装置的接触部布线结构的断面图。
符号说明
11，31      扩散层
12，32      层间绝缘膜
13，33      接触孔
14          阻挡层
141，341   Ti层
142，342   TiN层
143        TiOx层
243        TiO2层(含TiOx层)
15          硅化物连接部
16          导电部件
35         TiO2层
36          铝层
实施方式
图1示出了本发明的一实施方式的半导体装置的主要部分结构的断面图。在Si层，例如在Si半导体衬底上，形成有与电路元件有关的扩散层11。通过由SiO2膜构成的层间绝缘膜12上的接触孔13与扩散层11的Si电连接的布线结构，如下述构成。
导电部件16以铝为主要成分，至少少量(0.5％左右)地含有例如铜。在该导电部件16和扩散层11之间，设有阻挡层14。阻挡层14，具有作为阻挡金属的Ti层141。通过该Ti层141，在与扩散层11的接触侧形成硅化物连接部15。
而且，阻挡层14，在与导电部件16的接触侧，夹有Ti层141的氮化及氧化层，即极薄的TiN层142和TiOx层143。比TiN层142更薄的TiOx层143为非晶形层。
图2为表示图1结构的变形例的断面图，与图1结构相同之处用同一符号。即作为布线结构表示形成通路的布线插头。
依据上述各实施方式的结构，都具有硅化物连接部15，用以实现低电阻接触。并且，作为阻挡层14，夹在导电部件16侧的TiN层142和TiOx层143，特别是TiOx层143是极薄的结构，具有良好的阻挡性。
图3～图5为分别表示图1结构中的半导体装置的第1制造方法的工序步骤的断面图。
如图3所示，在Si半导体衬底上形成与电路元件有关的扩散层11。在其上形成由SiO2膜构成的层间绝缘膜12。采用光刻蚀技术，通过形成抗蚀图后进行刻蚀，在层间绝缘膜12上，形成与扩散层11相通的接触孔13。接触孔13形成后，剥离保护层。接触孔13的径设为例如0.65～0.7μm。也可以进行扩大接触孔13正面的逆溅射。
接着，如图4所示，进入利用了溅射装置(图中未示出)的溅射工序。在此用配备有Ti靶的溅射装置，形成Ti层141。Ti层141在整个表面上形成，至少要覆盖住接触孔13底部的扩散层11，其厚度设为50～130nm左右(最好为80nm)。
接着，在360～500℃左右(最好在400℃以上)的氮气氛中，使Ti层141的表面氮化。由此，不经过溅射工序，在Ti层141的表面上形成厚度为3nm左右的薄的TiN层142。在此，从Ti层141形成工序到氮化工序期间，维持氧分压0。即在此期间，不置于氧气氛中。例如，维持真空状态，从进行Ti层141形成的Ti溅射处理室移动到同一溅射处理装置内的另一处理室后，在该处理室进行氮化。
接着，如图5所示，搬运到灯光退火装置(图中未示出)中。搬运在含氧的气氛中进行。如在大气中搬运，则能容易地在含氧气氛中搬运。接着进入退火处理工序。例如在700～800℃左右，在N2气氛中进行30秒左右的快速热退火处理。这样，使TiN层142进一步氮化和烧固，同时在搬运到灯光退火装置时吸入O2，在TiN层142的表面形成厚度为数埃(未满1nm)的薄的TiOx层143。
同时，经过这样的热处理工序，在Ti层141和扩散层11的接触侧构成由Ti的硅化物层(Ti2Si3层)组成的硅化物连接部15。
然后，由溅射法等整面形成导电部件16，接着，由光刻蚀技术，留出接触孔13上边的区域，形成所规定的布线图案。由此得到如上述图1所示的布线结构。或者采用溅射法等整面形成导电部件16后，用深腐蚀、CMP(Chemical Mechanical Polishing：化学机械抛光)技术等，形成上述图2所示的布线插头。
依据上述实施方式的方法，经过不降低真空度而将Ti层141表面在N2气氛中氮化的工序及在N2气氛中进行的急速热退火处理，可形成实现低电阻接触的硅化物连接部15。
另外，TiN层142的形成不经过溅射工序。因此，有助于粒子减轻。此外，覆盖在TiN层142表面的TiOx层143有助于阻挡性能的提高。TiOx层143的形成，是在移向退火处理工序期间被暴露在大气中，其基础得到整制。
另外，有关TiOx层143的形成，不问TiN层142表面向大气中暴露的方式。可在搬运中暴露，也可不另设氧化处理工序。或者当溅射处理和退火处理在同一室内进行时，可在充N2气期间，设置一个导入大气或O2的期间。
图6～图9，分别示出有关图1结构的半导体装置的第2制造方法的工序步骤的断面图。
如图6所示，在Si半导体衬底上，形成与电路元件有关的扩散层11，在其上形成由SiO2膜构成的层间绝缘膜12。用光刻蚀技术形成抗蚀图后，通过刻蚀，在层间绝缘膜12上形成与扩散层11相通的接触孔13。接触孔13形成后，剥离保护层。接触孔13的径设为例如0.65～0.7μm。
接着，如图7所示，移向利用了溅射装置(图中未示出)的溅射工序。在此用配备有Ti靶的溅射装置形成Ti层141。Ti层141被形成在整个面上，至少要覆盖住接触孔13底部的扩散层11，其厚度设为50～130nm左右(最好为80nm)。
接着，在360～500℃左右(最好高于400℃)的N2气氛中使Ti层141表面氮化。这样，不经过溅射工序在Ti层141的表面上形成厚度为3nm左右的薄的TiN层142。在此，从Ti层141形成工序到氮化工序期间，维持氧分压0。即在此期间，不置于氧气氛中。例如，以维持真空的状态，从进行Ti层141形成的Ti溅射处理室移动到同一个溅射处理装置内的另一个处理室之后，在该处理室进行氮化。
接着，如图8所示，移至灯光退火处理。灯光退火是在例如700～800℃左右的N2气氛中，进行30秒左右的急速热退火处理。如果前段的溅射装置具有灯加热系统的话，则可在同一装置内进行灯光退火处理。或者，向灯光退火装置的移动也无妨。这样，TiN层142被进一步氮化和烧固。
同时，经过这样的热处理工序，在Ti层141与扩散层11的接触侧，构成由Ti的硅化物层(Ti2Si3层)组成的硅化物连接部15。
接着，如图9所示，移至O2等离子体处理。该处理是通过暴露在过氧自由基气氛中，在TiN层142表面形成TiO2层243。在TiN层142和TiO2层243的界面还包含TiOx层。这样，在TiN层142表面则形成数埃(未满1nm)的薄的TiO2层(包含TiOx)243。
然后，用溅射法整面形成导电部件16，接着用光刻蚀技术，留出接触孔13上边的区域，形成所规定的布线图案。从而得到如上述图1所示的布线结构。或者采用溅射法等整面形成导电部件16后，用深腐蚀、CMP(Chemical Mechanical Polishing：化学机械抛光)技术等，形成上述图2所示的布线插头。顺便说明各图1、图2中的TiOx层143，在这里成为置换成TiO2层(含TiOx层)243的符号的结构。
依据上述实施方式的方法，经过不降低真空度，使Ti层141的表面在N2气氛中氮化的工序及在N2气氛中进行的急速退火处理，形成实现低电阻接触的硅化物连接部15。
另外，TiN层142的形成不经过溅射工序，因此，有助于粒子减轻。基于由氧等离子体处理，形成在TiN层142表面的TiO2层(包含TiOx层)243，也有助于阻挡性能的提高。本发明不只限于上述的实施方式。另外，导电部件16是不适合与Si直接连接的部件，作为其典型的例子例举了铝，但也适用于其它材料。
发明的效果
如上所述，依据本发明，通过对溅射形成的阻挡层金属，不降低真空度在N2气氛中氮化一侧表面的工序以及在N2气氛中进行的急速热退火处理，来形成实现与Si扩散层的低电阻接触的硅化物连接部。阻挡层金属的氮化层不经溅射工序而形成，因此，有助于粒子减轻。进而，覆盖在阻挡金属氮化层表面的极薄的氧化层有助于提高阻挡性能。其结果，能提供具有在减轻粒子问题的同时还能达到低接触电阻和高阻挡性能的布线结构的半导体装置及其制造方法。

Claims (3)

1.一种具有Si层、绝缘层和导电部件的半导体装置的制造方法，其特征在于：
包括
在上述绝缘膜上，形成使Si层露出的接触孔的工序；
通过溅射Ti将上述露出的Si层及接触孔Ti覆盖的工序；
在上述Ti溅射工序后，使上述Ti表面在氮气氛中由第1温度在上述Ti表面形成TiN的第1氮化工序；
对上述TiN表面进行氧化层形成的氧化层形成工序；
形成上述导电部件的工序，
经上述Ti层、TiN、氧化层使上述Si层与上述导电部件导通。
2.权利要求1所记载的半导体装置的制造方法，其特征在于：
还包括在上述氧化层形成工序后，在氮气氛中用第2温度氮化并形成TiN的第2氮化工序，
第2温度比第1温度高。
3.一种具有Si层、绝缘层和导电部件的半导体装置的制造方法，其特征在于：
包括在上述绝缘膜上，形成使Si层露出的接触孔的工序；
利用溅射将Ti覆盖的工序；
在上述Ti溅射工序后，不降低真空度使上述Ti表面在氮气氛中由第1温度在上述Ti表面形成TiN的第1氮化工序，接着由第2温度进行退火，在上述Si层和上述Ti之间的界面形成硅化物层的工序；
在上述TiN表面形成氧化层的氧等离子体处理的工序；
形成上述导电部件的工序，
经上述Ti层、TiN、氧化层使上述Si层与上述导电部件导通，
第2温度比第1温度高。
CNB021406561A 2001-07-13 2002-07-12 半导体装置及其制造方法 Expired - Fee Related CN1184670C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001213423 2001-07-13
JP213423/2001 2001-07-13
JP2002134663A JP2003092271A (ja) 2001-07-13 2002-05-09 半導体装置及びその製造方法
JP134663/2002 2002-05-09

Publications (2)

Publication Number Publication Date
CN1397988A CN1397988A (zh) 2003-02-19
CN1184670C true CN1184670C (zh) 2005-01-12

Family

ID=26618676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021406561A Expired - Fee Related CN1184670C (zh) 2001-07-13 2002-07-12 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20030020165A1 (zh)
JP (1) JP2003092271A (zh)
CN (1) CN1184670C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2008091835A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7939421B2 (en) * 2009-07-08 2011-05-10 Nanya Technology Corp. Method for fabricating integrated circuit structures
US20110005920A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Low Temperature Deposition of Amorphous Thin Films
DE102010040704A1 (de) * 2010-09-14 2012-03-15 Robert Bosch Gmbh Verfahren zum Aufbauen einer elektrischen Schaltung und elektrische Schaltung
JP5618941B2 (ja) * 2011-08-10 2014-11-05 株式会社東芝 半導体装置
KR101898027B1 (ko) 2011-11-23 2018-09-12 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
TW201447990A (zh) * 2013-01-24 2014-12-16 Ps4 Luxco Sarl 半導體裝置及其製造方法
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US6537621B1 (en) * 1996-10-01 2003-03-25 Tokyo Electron Limited Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
JP2000306997A (ja) * 1999-04-20 2000-11-02 Nec Corp バリアメタル層を有する半導体装置及びその製造方法
US6265305B1 (en) * 1999-10-01 2001-07-24 United Microelectronics Corp. Method of preventing corrosion of a titanium layer in a semiconductor wafer

Also Published As

Publication number Publication date
CN1397988A (zh) 2003-02-19
JP2003092271A (ja) 2003-03-28
US20030020165A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
CN1184670C (zh) 半导体装置及其制造方法
CN2720636Y (zh) 集成电路
CN1933124A (zh) 制造半导体器件的方法
CN1428840A (zh) 半导体器件及其制造方法
CN101064296A (zh) 半导体装置及其制造方法
CN1670957A (zh) 半导体装置中的散热系统及方法
CN1129180C (zh) 半导体器件及其制造方法
CN1778663A (zh) 防金属与硅层间侧向交互扩散的方法和结构及微机电结构
CN101064251A (zh) 半导体结构的形成方法及半导体结构
KR101334004B1 (ko) 반도체 장치 및 다층 배선 기판
KR100319588B1 (ko) 배선구조의 형성방법
CN1230901C (zh) 半导体装置
EP1341227A2 (en) Interconnection structure in semiconductor devices and method for making the same
CN1992199A (zh) 在图像传感器中形成金属互连的方法
TWI766055B (zh) 半導體裝置與其形成方法
CN1127759C (zh) 半导体器件的制造方法
WO2013125449A1 (ja) 半導体装置の製造方法、記憶媒体及び半導体装置
CN1243377C (zh) 具掺杂的铜内联结构的制造方法
CN2741182Y (zh) 半导体装置
CN1635636A (zh) 用于将铜与金属－绝缘体－金属电容器结合的方法和结构
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN100338756C (zh) 制造半导体装置的方法
CN1945824A (zh) 具有改良金属布线的半导体器件
KR20030053673A (ko) 반도체소자 및 그 제조방법
CN1897267A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20130712