JP5618941B2 - 半導体装置 - Google Patents

Description

本発明の実施形態は、半導体装置に関する。

従来、ポリ・メタルゲート電極構造において、電極となる金属の下部には、ポリシリコンとの拡散バリア性を確保する為に、窒化チタンや窒化タングステン等の金属が成膜されている。

特開２００８−１６６６８６号公報 特開２００８−９１８３５号公報

従来技術では、電極の抵抗値やポリシリコン/金属界面抵抗が大きくなるという問題がある。

本発明の一つの実施形態は、電極抵抗および界面抵抗の低下を実現する熱安定性の高いバリアメタル構造を備えた半導体装置を提供することを目的とする。

本発明の一つの実施形態の半導体装置は、半導体基板の上に形成されたポリシリコン膜と、前記ポリシリコン膜上に形成された金属のシリサイド膜と、を備える。実施形態の半導体装置は、前記シリサイド膜の上に形成された前記金属の酸化膜と、前記酸化膜の上に形成されたタングステン或いはモリブデンを含む膜と、を備える。

図１（ａ）（ｂ）は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す図である。 図２（ａ）（ｂ）は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す図である。 図３は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す図である。 図４（ａ）（ｂ）は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す図である。 図５は、実施形態にかかる各金属酸化膜の生成エネルギーを示した図である。 図６（ａ）（ｂ）は、第１および第２の実施形態にかかる半導体装置の構造を示す図である。 図７（ａ）（ｂ）は、第３の実施形態にかかる半導体装置の製造方法の一工程を示す図である。 図８（ａ）（ｂ）は、第３の実施形態にかかる半導体装置の構造を示す図である。

以下に添付図面を参照して、実施形態にかかる半導体装置およびその製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
まず、図１（ａ）に示すように半導体基板（シリコン基板）１上にトンネル絶縁膜６、ポリシリコン膜（浮遊ゲート）７、インターポリ絶縁膜（中間絶縁膜）８、ポリシリコン膜２と順次形成した状態で、堆積したポリシリコン膜２の上に、スパッタ法を用いてチタン(Ｔｉ)膜３を５ｎｍ成膜する。続いて半導体基板１を酸素雰囲気下で２００〜３００℃で加熱する。この結果、図１（ｂ）に示すように、チタン膜３の表面に膜厚が３．５ｎｍ以上と自然酸化膜よりも厚い非晶質かつ導電性を有する酸化チタン(ＴｉＯ_x)膜４が形成される。金属酸化膜である酸化チタン膜４は、金属元素としてチタンを選択してそれを酸化した膜であるが、選択する金属元素はチタンに限る必要は無い。

シリコン/電極タングステン間の拡散防止膜として機能させる為には、金属酸化膜の生成エネルギーが酸化シリコン（ＳｉＯ₂）の生成熱（−９１０ｋＪ／ｍｏｌ）や酸化タングステン（ＷＯ₃）の生成熱（−８４３ｋＪ／ｍｏｌ）よりも低く安定して存在する事が必要である。各金属酸化膜の生成エネルギーを示した図５に示すように、チタン以外にジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ(Ｎｂ)、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、クロム（Ｃｒ）の酸化物を用いてもよい。従って、上記金属元素としてはこれらの元素のうちどれか１種類を含んでいるものでもかまわない。

次に、図２（ａ）に示すように酸化チタン膜４の上にスパッタ法もしくはＣＶＤ法を用いて電極となるタングステン（Ｗ）膜５を、膜厚５０ｎｍとなるように成膜した。続いて、タングステン膜５の上に、露光技術を用いて電極のハードマスクパターンをフォトマスクより転写し（図示せず）、ＲＩＥ（Reactive Ion Etching）技術を用いてタングステン膜５以下の層を電極構造に加工することにより、図２（ｂ）に示すように電極となるタングステン膜５の下層にバリアメタルとしての酸化金属膜（酸化チタン膜４）を有するポリ・メタルゲート電極が作製される。

さらに、図２（ｂ）の状態で、例えば９００℃で１０秒のＲＴＡ(Rapid Thermal Annealing)を行うことにより、チタン膜３がシリサイド化され、図３に示すようにＴｉシリサイド(ＴｉＳｉ_x)層１０が形成される。なおここで、チタン膜３の全てがシリサイド化されず、一部がチタンのまま残存することもある。図２（ｂ）の工程までに不揮発性半導体記憶装置のメモリセルおよび選択ゲートの構造を作成しておけば、このシリサイド工程により図６に示すような構造が形成される。なお、ゲート形状加工とＲＴＡの順番は逆でもかまわない。図６（ａ）がビット線方向に垂直な断面を示し、図６（ｂ）がワード線方向に垂直な断面を示す。図６（ａ）に示すようにビット線方向の各構造は素子分離層９にて隔てられている。図６（ｂ）の左側に示したのがセル部で、右側に示したのが選択ゲート部である。

図６（ｂ）の左側のメモリセルにおける制御ゲートとなる電極部分（ポリシリコン膜２／Ｔｉシリサイド層１０／酸化チタン膜４／タングステン膜５）並びに右側の選択ゲートにおける部分Ａ（ポリシリコン膜７／Ｔｉシリサイド層１０／酸化チタン膜４／タングステン膜５）および部分Ｂ（ポリシリコン膜２／Ｔｉシリサイド層１０／酸化チタン膜４／タングステン膜５）についてポリ・メタル構造が形成されている。上述したように酸化チタン膜４の生成エネルギーの安定性により、この構造はこの後の熱工程によってもミキシングを生じない安定した構造であり、ポリシリコン−タングステン間の拡散バリア性を確保して、界面におけるタングステンシリサイドの形成を防ぐことができる。さらに、インターポリ絶縁膜８を貫通する開口が形成されたコンタクト形成部としての部分Ａにおいて、Ｔｉシリサイド層１０の存在によりポリシリコン膜（浮遊ゲート）７とタングステン膜５とのコンタクト抵抗を低い値に確保することができる。これに対し、本実施形態で形成した（チタン膜３／酸化チタン膜４）層に代えてバリアメタルとして窒化タングステン（ＷＮ）を成膜すると、後の熱工程で窒化タングステン膜中の窒素がポリシリコンを窒化する事によりＳｉＮが形成され、ポリシリコン／金属界面抵抗が上昇するという問題が生ずる。しかし、本実施形態においてはＲＴＡにより形成されるＴｉシリサイド層１０によって低抵抗化が図れる。

本実施形態のように酸化チタン膜４の上に成膜した５０ｎｍのタングステン膜５の比抵抗は、１５．８[μΩ・ｃｍ]である。これに対し、例えばバリアメタルとして一般的なチタン系バリア層である窒化チタン（ＴｉＮ）を成膜すると、その上の電極となる金属の結晶性は、窒化チタンの結晶性を引き継いで微細な結晶粒となる為、電子の粒界散乱の影響が増大して電極の抵抗値が上昇するという問題がある。窒化チタン上に成膜した膜厚５０ｎｍのタングステン膜の比抵抗は、２８．８[μΩ・ｃｍ]と本実施形態の場合に比べて８０％増の高抵抗膜となる。即ち、本実施形態の構造を備えることによりポリ・メタル電極を低抵抗化することが可能となる。

本実施形態の構造を用いる事でタングステン膜５の比抵抗が下がるのは上記したように、下地の結晶性の違いが原因であると考えられる。酸化チタン膜４の上に成膜したタングステン膜５は、酸化チタン膜４が非晶質である為に下地の影響を受け難い状態で形成される。そのため、タングステン膜５の平均結晶粒径は５４．３ｎｍと窒化チタン膜上に形成されるタングステン膜の平均結晶粒径である２１．１ｎｍに比べて大きくなっていた。この結果、タングステン膜５の中を流れる電子は、粒界散乱の影響を受け難くなり、タングステン膜５の比抵抗が低くなったと考えられる。なお、上記では電極材料としてタングステンを用いたが、タングステンの代わりにモリブデンを用いても同様な効果が得られる。

（第２の実施形態）
本実施形態においては、半導体基板１上にトンネル絶縁膜６、ポリシリコン膜（浮遊ゲート）７、インターポリ絶縁膜８、ポリシリコン膜２と順次形成した状態で、堆積したポリシリコン膜２の上に、スパッタ法を用いてチタン(Ｔｉ)膜３を５ｎｍ成膜するところまでは図１（ａ）と同様である。その後、図４（ａ）に示すように、例えば、スパッタ室中に酸素やオゾン、水等の酸素原子を有する酸化ガスを導入し、反応性スパッタ法を用いて酸化金属膜である酸化チタン膜４を自然酸化膜よりも厚く膜厚が３．５ｎｍ以上となるように成膜する。なお、図１（ａ）のチタンのスパッタ成膜の途中から酸化ガスを導入して金属膜／酸化金属膜の積層構造を形成するように膜中の酸素濃度を半導体基板１の垂直方向に自在に変えて図４（ａ）の構造を形成しても良い。

その後、図４（ｂ）に示すように酸化チタン膜４の上にスパッタ法もしくはＣＶＤ法を用いて電極となるタングステン（Ｗ）膜５を成膜する。その後の工程は図２（ｂ）及び図３に示したのと同様であり、第１の実施形態と同様な構造を備えた図６に示したポリ・メタル電極構造を作製することが出来る。なお、本実施形態においても電極材料としてタングステンの代わりにモリブデンを用いてもかまわない。

（第３の実施形態）
本実施形態においては、図７（ａ）に示すように半導体基板１上にトンネル絶縁膜６、ポリシリコン膜（浮遊ゲート）７、インターポリ絶縁膜８と順次形成した後、その上にＴｉＮ膜１１を形成する。その後選択ゲートのコンタクト形成部の開口を形成し、その上から、第１または第２の実施形態と同様な手法でチタン膜３および酸化チタン膜４を開口部を含めコンフォーマルに形成する（図７（ｂ））。その後タングステン膜５を成膜し、例えば９００℃で１０秒のＲＴＡおよびゲート形状の加工のためのＲＩＥを行うことにより図８に示すような構造が形成される。図８において図６と同一符号の部位は同一の構成を示す。本実施形態においてはＲＴＡにより、図７（ｂ）においてポリシリコン膜７に接したチタン膜３がシリサイド化され、図８（ｂ）に示すようにＴｉシリサイド(ＴｉＳｉ_x)層１０が形成される。なおここで、ポリシリコン膜７に接したチタン膜３の全てがシリサイド化されず、一部がチタンのまま残存することもある。また、ゲート形状の加工とＲＴＡの順番は逆でもかまわない。

図８（ａ）がビット線方向に垂直な断面を示し、図８（ｂ）がワード線方向に垂直な断面を示す。図８（ｂ）の左側に示したのがセル部で、右側に示したのが選択ゲート部である。本実施形態においては、図８（ｂ）の右側の選択ゲートにおける部分Ｃ（ポリシリコン膜７／Ｔｉシリサイド層１０／酸化チタン膜４／タングステン膜５）についてポリ・メタル構造が形成される。なお、他の（ＴｉＮ膜１１／チタン膜３／酸化チタン膜４／タングステン膜５）の積層部分はいわゆるメタル・メタルゲート電極構造になっている。

本実施形態においても、部分Ｃは拡散バリア性を有する熱安定性を備えた構造であり、コンタクト抵抗を低い値に確保することができる。また、メタル・メタルゲート電極構造の部分においてはタングステン膜５の比抵抗の低減効果により低抵抗化が図れる。なお、本実施形態においても電極材料としてタングステンの代わりにモリブデンを用いてもかまわない。

以上説明したように上記実施形態により、ポリシリコン/電極タングステン（またはモリブデン）間に拡散防止性と熱安定性を兼ね備えた構造を備えたポリ・メタルゲート電極構造及び、メタル・メタルゲート電極構造を作製する事が可能となる。なお、上記実施形態においては、ポリ・メタルゲート電極及び、メタル・メタルゲート電極を例にして説明したが、ゲート電極以外の箇所にも上記実施形態の構造は適用可能である事は言うまでも無い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 半導体基板、２ ポリシリコン膜、３ チタン膜、４ 酸化チタン膜、５ タングステン膜、６ トンネル絶縁膜、７ ポリシリコン膜（浮遊ゲート）、８ インターポリ絶縁膜、９ 素子分離層、１０ Ｔｉシリサイド層。

Claims (5)

1. 半導体基板の上に形成されたポリシリコン膜と、
   前記ポリシリコン膜上に形成された、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、スカンジウム、イットリウム、クロムのうち少なくとも１種類の元素を含む金属のシリサイド膜と、
   前記シリサイド膜の上に形成された前記金属の非晶質の酸化膜と、
   前記酸化膜の上に形成されたタングステン或いはモリブデンを含む膜と、
   を備えることを特徴とする半導体装置。
2. 半導体基板の上に形成されたポリシリコン膜と、
   前記ポリシリコン膜上に形成された金属のシリサイド膜と、
   前記シリサイド膜の上に形成された前記金属の酸化膜と、
   前記酸化膜の上に形成されたタングステン或いはモリブデンを含む膜と、
   を備えることを特徴とする半導体装置。
3. 前記金属は、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、スカンジウム、イットリウム、クロムのうち少なくとも１種類の元素を含む
   ことを特徴とする請求項２に記載の半導体装置。
4. 前記半導体基板の上に、トンネル絶縁膜、浮遊ゲート膜、中間絶縁膜、ポリシリコン電極膜が順次形成されており、
   前記ポリシリコン電極膜の上に、前記シリサイド膜、前記酸化膜、前記タングステン或いはモリブデンを含む膜が順次形成されている
   ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記半導体基板の上に、トンネル絶縁膜、ポリシリコン浮遊ゲート膜、中間絶縁膜が順次形成されており、前記中間絶縁膜の一部に前記ポリシリコン浮遊ゲート膜まで貫通する開口部が形成されており、
   前記開口部における前記ポリシリコン浮遊ゲート膜の上に、前記シリサイド膜、前記酸化膜、前記タングステン或いはモリブデンを含む膜が順次形成されている
   ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。

Images