JP5604540B2 - ポリメタルゲート電極を持つ半導体素子の製造方法 - Google Patents

ポリメタルゲート電極を持つ半導体素子の製造方法 Download PDF

Info

Publication number
JP5604540B2
JP5604540B2 JP2013018318A JP2013018318A JP5604540B2 JP 5604540 B2 JP5604540 B2 JP 5604540B2 JP 2013018318 A JP2013018318 A JP 2013018318A JP 2013018318 A JP2013018318 A JP 2013018318A JP 5604540 B2 JP5604540 B2 JP 5604540B2
Authority
JP
Japan
Prior art keywords
film
metal
silicide film
tin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013018318A
Other languages
English (en)
Other versions
JP2013102219A (ja
Inventor
炳學 李
東燦 林
吉鉉 崔
嬉淑 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013102219A publication Critical patent/JP2013102219A/ja
Application granted granted Critical
Publication of JP5604540B2 publication Critical patent/JP5604540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • B29B17/02—Separating plastics from other materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • B29B17/04—Disintegrating plastics, e.g. by milling
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23G—CREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G5/00—Incineration of waste; Incinerator constructions; Details, accessories or control therefor
    • F23G5/02—Incineration of waste; Incinerator constructions; Details, accessories or control therefor with pretreatment
    • F23G5/027—Incineration of waste; Incinerator constructions; Details, accessories or control therefor with pretreatment pyrolising or gasifying stage
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23G—CREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G5/00—Incineration of waste; Incinerator constructions; Details, accessories or control therefor
    • F23G5/50—Control or safety arrangements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23G—CREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G7/00—Incinerators or other apparatus for consuming industrial waste, e.g. chemicals
    • F23G7/12—Incinerators or other apparatus for consuming industrial waste, e.g. chemicals of plastics, e.g. rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • B29B17/04—Disintegrating plastics, e.g. by milling
    • B29B2017/0424—Specific disintegrating techniques; devices therefor
    • B29B2017/0496—Pyrolysing the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/62—Plastics recycling; Rubber recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体素子及びその製造方法に係り、特にポリメタルゲート電極を持つ半導体素子及びその製造方法に関する。
半導体素子が高集積化されてデザインルールが１００ｎｍ以下に減少するにつれて、ゲート電極を構成するワードラインのような配線層での抵抗が大きくなって信号遅延が急増しつつある。これにより、低抵抗の配線を具現化するための努力のうち一つとして、半導体基板上に導電性ポリシリコン層、バリアー膜、及び金属膜が順に形成される積層構造を備えるポリメタルゲート電極が提案された。
ポリメタルゲート電極を形成するに当って、これまで提案された構造では、バリアー膜として主にＷＮまたはＷＳｉＮを使用した（例えば、特許文献１参照）。しかし、バリアー膜としてＷＮまたはＷＳｉＮを使用する場合、ワードラインの抵抗は低めることができる。しかし、これらの膜は熱に対する安定性が不良であって、後続の高温熱処理工程、例えば、ワードラインパターニングした後にパターニング時に損傷した膜質を復旧するための選択的酸化工程時、約８００℃またはそれ以上の高温熱処理によってバリアー膜が局部的に破壊される現象が発生する。その結果、前記導電性ポリシリコン層のＳｉと前記金属膜の金属とが相互反応して金属シリサイドが形成される現象が発生する。
図１Ａ及び図１Ｂは、ポリメタルゲート構造で、前記バリアー膜としてＷＮを使用した場合に、熱処理時に発生する問題点を確認した結果を示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）イメージである。
図１Ａには、Ｓｉ基板上にゲート酸化膜（Ｇｏｘ）、ポリシリコン層（Ｐｏｌｙ−Ｓｉ）、約５０ÅのＷＮバリアー膜、そして、約４００ÅのＷ膜が形成されている断面構造が示されている。
図１Ｂには、図１Ａの構造を約８５０℃の温度下で約４０分間熱処理した結果得られた断面構造が示されている。図１Ｂで、ポリシリコン層とＷ膜との間にあるＷＮ膜が熱処理によりＷ及びＮに分解されて局部的に破壊され、ポリシリコン層及びＷ膜の大部分がタングステンシリサイド化したことが確認できる。
したがって、ポリメタルゲート構造でバリアー膜の熱的安定性を改善できる新たな技術が必要である。
米国特許第６，７７４，４４２号明細書
本発明の目的は、前記した従来技術での問題点を解決しようとするものであって、高集積化された半導体素子に必要な低抵抗配線を具現化すると同時に熱的に安定した配線構造を持つ半導体素子を提供することである。
本発明の他の目的は、高集積化された半導体素子に必要な低抵抗配線を具現化すると同時に熱的に安定した配線構造を形成できる半導体素子の製造方法を提供することである。
前記目的を達成するために、本発明による半導体素子は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備え、前記バリアー膜は、前記第１金属シリサイド膜上に形成されるＴｉＮ膜と、前記ＴｉＮ膜と前記金属膜との間に介在されるバッファ層と、を備える。
前記バッファ層は、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ及びＳｉから形成される群から選択される少なくとも一つの物質からなる。または、前記バッファ層は、非晶質の第２金属シリサイド膜から形成される。
前記他の目的を達成するために、本発明による半導体素子の製造方法では、半導体基板上に導電性ポリシリコン膜及び第１金属シリサイド膜を順に形成する。前記第１金属シリサイド膜上にＴｉＮ膜及びバッファ層で構成されるバリアー膜を形成する。前記バッファ層上に金属膜を形成する。前記導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜及び金属膜をパターニングしてゲート電極を形成する。
本発明によれば、ポリメタルゲートのバリアー膜としてＴｉＮ膜を使用することによってゲート積層構造の熱安定性を改善でき、バリアー膜として使われるＴｉＮ膜と上部の金属膜との間に前記金属膜の粒径を増大させるためのバッファ層を挿入することによって、ワードライン抵抗を低めることができる。このバッファ層として、結晶質の金属膜（例えば、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｓｉなど）または非晶質の金属シリサイド膜が使われることができる。また、ポリシリコン膜とバリアー膜との間に金属シリサイド膜を挿入することによって、上部の金属膜と下部のポリシリコン膜との界面抵抗を低減させることができる。
従来技術によるポリメタルゲート構造で、バリアー膜としてＷＮを使用した場合の熱処理前のＳＥＭイメージである。 従来技術によるポリメタルゲート構造で、バリアー膜としてＷＮを使用した場合の熱処理後のＳＥＭイメージである。 本発明の望ましい実施形態による半導体素子の製造方法を説明するために、工程順序によって示す断面図である。 本発明の望ましい実施形態による半導体素子の製造方法を説明するために、工程順序によって示す断面図である。 本発明の望ましい実施形態による半導体素子の製造方法を説明するために、工程順序によって示す断面図である。 本発明の望ましい実施形態による半導体素子の製造方法を説明するために、工程順序によって示す断面図である。 本発明による半導体素子であるゲート電極のバリアー膜を構成するＴｉＮ膜に対して熱に対する安定性を確認した結果を示すＳＥＭイメージである。 ポリメタルゲート構造で、バリアー膜の構成物質によってゲート電極のＷ膜での粒径及び比抵抗を評価した例を示すグラフである。 ポリメタルゲート構造で、バリアー膜の構成物質によってゲート電極のＷ膜でのシート抵抗を評価した例を示すグラフである。 ポリメタルゲート構造で、バリアー膜の構造及びタングステンシリサイドコンタクトの存否による金属膜とポリシリコン膜との界面抵抗変化を評価した結果を示すグラフである。 比較例として示したポリメタルゲート構造での金属膜とポリシリコン膜との界面抵抗変化を評価した結果を示すグラフである。
次いで、本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
図２Ａないし図２Ｄは、本発明の望ましい実施形態による半導体素子の製造方法を説明するために、工程順序によって示す断面図である。
図２Ａを参照すれば、半導体基板１００にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）方法で素子分離領域１０２を形成して、前記半導体基板１００に活性領域１０４を画定する。
その後、前記半導体基板１００上にゲート絶縁膜１１０を形成する。例えば、前記ゲート絶縁膜１１０は約５０Å厚さの酸化膜から形成されることができる。
前記ゲート絶縁膜１１０上に導電性ポリシリコン膜１２０及び第１金属シリサイド膜１２２を順に形成する。前記導電性ポリシリコン膜１２０は、約５００Å〜１０００Åの厚さに形成できる。前記第１金属シリサイド膜１２２は、約５０Åの厚さに形成できる。前記第１金属シリサイド膜１２２は、形成しようとする配線構造でオームコンタクトを形成するために挿入されたものであって、例えば、タングステン（Ｗ）シリサイド膜、モリブデン（Ｍｏ）シリサイド膜、チタン（Ｔｉ）シリサイド膜、タンタル（Ｔａ）シリサイド膜、ハフニウム（Ｈｆ）シリサイド膜、またはコバルト（Ｃｏ）シリサイド膜の少なくともいずれか一つから形成されることができる。前記第１金属シリサイド膜１２２は、金属（Ｍ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｍ）が２．０〜１０．０である組成を持つように形成できる。
前記第１金属シリサイド膜１２２上に、ＴｉＮ膜１３２及びバッファ層１３４で構成されるバリアー膜１３０を形成する。前記ＴｉＮ膜１３２及びバッファ層１３４はそれぞれ形成しようとする配線の設計寸法によってその厚さが変わることができる。例えば、前記ＴｉＮ膜１３２は約３０Å〜３００Åの厚さに形成でき、前記バッファ層１３４は約１０Å〜２００Åの厚さに形成できる。また、前記ＴｉＮ膜１３２及びバッファ層１３４は、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理蒸着法）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着法）、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層蒸着法）方法によって形成でき、これら方法のみに制限されるものではない。
望ましくは、前記バッファ層１３４は、結晶質のＴｉ、Ｔａ、Ｚｒ、Ｈｆ及びＳｉから形成される群から選択される少なくとも一つの物質から形成されることができる。また望ましくは、前記バッファ層１３４は、Ｗシリサイド膜、Ｍｏシリサイド膜、Ｔｉシリサイド膜、Ｔａシリサイド膜、Ｈｆシリサイド膜、またはＣｏシリサイド膜で構成される非晶質の第２金属シリサイド膜から形成されることができる。
前記バリアー膜１３０上に金属膜１４０を形成する。前記金属膜１４０は、ＷまたはＭｏからなる。
前記バリアー膜１３０を構成する前記ＴｉＮ膜１３２は、その粒径が比較的小さくてその構造が柱状構造をなしているので、その上に直ちに前記金属膜１４０を形成すれば、金属成長が制限されて前記金属膜１４０内での金属粒径が小さくなることがある。これは、前記金属膜１４０のシート抵抗を増大させる結果を招く恐れがある。このような結果を回避するために、本発明では、前記バリアー膜１３０を前記ＴｉＮ膜１３２とそれを覆う前記バッファ層１３４との積層構造で形成したので、前記バッファ層１３４上に前記金属膜１４０が形成される。このような構造では、前記バッファ層１３４によりその上での金属成長が制限されず、したがって、前記金属膜１４０の粒径を大きくすることで、シート抵抗を低減させることができる。
図２Ｂを参照すれば、絶縁膜パターン１５０、例えば、窒化膜パターンを利用して前記導電性ポリシリコン膜１２０、第１金属シリサイド膜１２２、バリアー膜１３０及び金属膜１４０を異方性ドライエッチング方法によりパターニングして、前記半導体基板１００側から導電性ポリシリコン膜パターン１２０ａ、第１金属シリサイド膜パターン１２２ａ、バリアー膜パターン１３０ａ及び金属膜パターン１４０ａが順に積層されたゲート電極１５２を形成する。前記バリアー膜パターン１３０ａは、ＴｉＮ膜パターン１３２ａとバッファ層パターン１３４ａとの積層構造で構成される。
図２Ｃを参照すれば、前記ゲート電極１５２の形成のためのエッチング工程時に損傷したゲート絶縁膜１１０を復旧するために選択的酸化工程を実施する。前記選択的酸化工程のために、例えば、約７００〜１１００℃の温度下で熱処理工程を行なうことができる。その結果、前記ゲート電極１５２中の導電性ポリシリコン膜パターン１２０ａの側壁に酸化膜１６０が形成され、前記半導体基板１００の活性領域１０４表面が酸化する。
図２Ｄを参照すれば、前記ゲート電極１５２及びこれを覆っている絶縁膜パターン１５０をイオン注入マスクとして利用して、前記半導体基板１００に低濃度イオン、例えば、Ｎ−型またはＰ−型イオンを注入して前記半導体基板１００内にエクステンション領域（図示せず）を形成した後、前記ゲート電極１５２及び絶縁膜パターン１５０の側壁に絶縁スペーサ１７０を形成する。前記絶縁スペーサ１７０は、例えばシリコン窒化膜から形成される。その後、前記絶縁膜パターン１５０及び絶縁スペーサ１７０をイオン注入マスクとして利用して、前記半導体基板１００に高濃度イオン、例えば、Ｎ＋型またはＰ＋型イオンを注入して前記半導体基板１００の活性領域１０４内にソース／ドレーン領域（図示せず）を形成する。
図３は、本発明による半導体素子を形成するために、ゲート電極形成のための配線構造内のバリアー膜を構成するＴｉＮ膜に対して熱に対する安定性を確認した結果を示すＳＥＭイメージである。
より詳細に説明すれば、図３には、ＷＮバリアー膜の代わりにＴｉＮバリアー膜を形成したことを除いては、図１Ａと同じ構造を持つ積層構造について、約８５０℃で約４０分間熱処理した結果得られた断面構造が示されている。図３で、バリアー膜としてＴｉＮ膜を適用した場合は、ポリシリコン膜（Ｐｏｌｙ−Ｓｉ）とＷ膜との反応が抑制されて均一なＷ膜が観察される。これより、ＴｉＮ膜は熱に対する安定性が比較的優秀であって、高温熱処理後にも破壊されずにバリアー特性を維持することが分かる。
ポリメタルゲート構造でバリアー膜の熱に対する安定性を確保するために、熱に対して安定性が立証されたＴｉＮ膜をバリアー膜として適用する場合は、ＴｉＮ膜上に金属膜、例えば、Ｗ膜をＰＶＤ方法で形成する時にＷの粒径が減少する現象が観察される。その結果、ＷＮバリアー膜を使用する場合に比べて、配線ラインでの抵抗が約２倍以上増大して、それを改善する必要がある。
図４は、導電性ポリシリコン膜上にＷ膜が形成されたポリメタルゲート構造で、前記ポリシリコン膜とＷ膜との間に挿入されるバリアー膜の構成物質によってゲート電極のＷ膜での粒径及び比抵抗を評価した例を示すグラフである。
図４の評価のために、半導体基板側からゲート絶縁膜上にポリシリコン、タングステンシリサイド、バリアー膜、及びＷ膜を順に形成し、前記バリアー膜としてＷＮを形成した場合（“Ｗ／ＷＮ”と表示）、前記バリアー膜として半導体基板側からＴｉＮ膜及びＴｉ膜を順に形成した場合（“Ｗ／Ｔｉ／ＴｉＮ”と表示）、そして、前記バリアー膜としてＴｉＮ膜を形成した場合（“Ｗ／ＴｉＮ”と表示）それぞれに対して、Ｗ膜での粒径及び比抵抗を測定した。
図４の結果で分かるように、本発明によってバリアー膜としてＴｉＮ膜上にＴｉ膜を形成し、その上に前記金属膜としてＷ膜を形成した場合、Ｔｉ膜上に蒸着されるＷの粒径が増大して、Ｗ膜での比抵抗がＷ／ＷＮ構造でのＷの比抵抗である１５μΩ・cm〜２０μΩ・cmレベルに減少する。
図５は、導電性ポリシリコン膜上にＷ膜が形成されるポリメタルゲート構造で、前記ポリシリコン膜とＷ膜との間に挿入されるバリアー膜の構成物質によってゲート電極のＷ膜でのシート抵抗を評価した例を示すグラフである。
図５の評価のために、半導体基板側からゲート絶縁膜上にポリシリコン、タングステンシリサイド、バリアー膜、及びＷ膜を順に形成し、前記バリアー膜としてＷＮを形成した場合（“Ｗ／ＷＮ／ＷＳｉ／Ｐｏｌｙ”と表示）、前記バリアー膜として半導体基板側からＴｉＮ膜及びタングステンシリサイド膜を順に形成した場合（“Ｗ／ＷＳｉ／ＴｉＮ／ＷＳｉ／Ｐｏｌｙ”と表示）、前記バリアー膜として半導体基板側からＴｉＮ膜及びＴｉ膜を順に形成した場合（“Ｗ／Ｔｉ／ＴｉＮ／ＷＳｉ／Ｐｏｌｙ”と表示）、そして、前記バリアー膜としてＴｉＮ膜を形成した場合（“Ｗ／ＴｉＮ／ＷＳｉ／Ｐｏｌｙ”と表示）それぞれに対して、Ｗ膜でのシート抵抗（Ｒｓ）を測定した。
図５の結果から分かるように、バリアー膜としてＴｉＮ膜のみを形成した場合には、Ｗ膜でのＲｓがＷＮ膜をバリアー膜として使用した場合より約２倍以上増大することが分かる。これは、バリアー膜としてＴｉＮ膜のみを形成した場合には、ＴｉＮ膜の真上に蒸着されるＷの粒径がＴｉＮの粒径に影響されて小さくなるためである。
一方、本発明のように、バリアー膜としてＴｉＮ膜とタングステンシリサイド膜との積層構造、またはＴｉＮ膜とＴｉ膜との積層構造を使用した場合には、Ｗ膜でのＲｓがＷＮ膜をバリアー膜として使用した場合とほぼ同等なレベルまで減少した。これは、ＴｉＮ膜上に結晶質のＴｉ膜または非晶質のタングステンシリサイド膜を形成した結果であって、Ｗ膜が非晶質膜上に形成されることによってＷ膜内での粒径が増大したためである。したがって、本発明による半導体素子では、ポリメタルゲート構造でポリシリコン膜と金属膜との間に挿入されるバリアー膜として、ＴｉＮ膜と非晶質の金属シリサイド膜、またはＴｉＮ膜と結晶質のＴｉ膜との積層構造を使用することによって、前記ＴｉＮ膜によって熱安定性を確保すると同時に前記バッファ層によって上部金属膜の粒径を大きくして、熱に対して安定した構造及び低抵抗配線を同時に具現化できる。
図６は、ポリメタルゲート構造で、バリアー膜の構造及びポリシリコン膜とバリアー膜との間でのタングステンシリサイドコンタクトの存否による、金属膜とポリシリコン膜との界面抵抗変化を評価した結果を示すグラフである。
図６の評価のために、半導体基板側からポリシリコン膜上にＷＮバリアー膜及びＷ膜を形成したポリメタルゲート構造（“Ｗ／ＷＮ／Ｐｏｌｙ−Ｓｉ”と表示）と、半導体基板側からポリシリコン膜上にタングステンシリサイド膜、ＴｉＮ膜及びＴｉ膜が順に積層されたバリアー膜、及びＷ膜を形成したポリメタルゲート構造（“Ｗ／Ｔｉ／ＴｉＮ／ＷＳｉｘ／Ｐｏｌｙ−Ｓｉ”と表示）を形成し、これら各構造についてＷ膜とポリシリコン膜との界面抵抗変化を測定した。
本発明による構造であるＷ／Ｔｉ／ＴｉＮ／ＷＳｉｘ／Ｐｏｌｙ−Ｓｉ構造では、Ｔｉ／ＴｉＮバリアー膜の下部にタングステンシリサイド膜を挿入することによって、Ｗ膜とポリシリコン膜との間にオームコンタクトを形成できるということが分かる。また、ＴｉＮ膜上に蒸着されたＴｉ膜によりＴｉＮ膜とタングステンシリサイド膜との界面の窒化及び酸化が抑制されて、従来構造であるＷ／ＷＮ／Ｐｏｌｙ−Ｓｉ構造に比べて、Ｗ膜とポリシリコン膜との界面抵抗を約１０−３倍以下に低減させることができる。
図７は、比較例として示したポリメタルゲート構造での金属膜とポリシリコン膜との界面抵抗変化を評価した結果を示すグラフである。
図７には、半導体基板側からポリシリコン膜上にＷＮバリアー膜及びＷ膜を形成したポリメタルゲート構造（“Ｗ／ＷＮ／Ｐｏｌｙ−Ｓｉ”と表示）と、半導体基板側からポリシリコン膜上にタングステンシリサイド膜、ＷＮバリアー膜及びＷ膜を形成したポリメタルゲート構造（“Ｗ／ＷＮ／ＷＳｉｘ／Ｐｏｌｙ−Ｓｉ”と表示）とに対して測定されたＷ膜とポリシリコン膜との界面抵抗変化が示されている。
図７から分かるように、ＷＮバリアー膜を使用するポリメタルゲート構造では、ＷＮの分解によって発生するＮによりシリサイドコンタクトを形成すべく挿入されたタングステンシリサイド膜が窒化されて、Ｗ膜とポリシリコン膜との界面にオームコンタクトが形成されない。
前記した実験結果から分かるように、本発明によれば、ポリメタルゲートのバリアー膜としてＴｉＮ膜を使用することによって、ゲート積層構造の熱安定性を改善でき、バリアー膜として使われるＴｉＮ膜と上部の金属膜との間に前記金属膜の粒径を増大させるためのバッファ層を挿入することによって、ワードライン抵抗を低めることができる。また、ポリシリコン膜とバリアー膜との間に金属シリサイド膜を挿入することによって、上部の金属膜と下部のポリシリコン膜との界面抵抗を従来の構造に比べて約１０−３倍以下に低減させることができる。したがって、１００ｎｍ以下のデザインルールを持つ高集積半導体素子でパフォーマンスを顕著に改善できる。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によりいろいろな変形及び変更が可能である。
本発明は、半導体素子の関連技術分野に好適に用いられる。
１００ 半導体基板
１０２ 素子分離領域
１０４ 活性領域
１１０ ゲート絶縁膜
１２０ 導電性ポリシリコン膜
１２０ａ 導電性ポリシリコン膜パターン
１２２ 第１金属シリサイド膜
１２２ａ 第１金属シリサイド膜パターン
１３０ バリアー膜
１３０ａ バリアー膜パターン
１３２ ＴｉＮ膜
１３２ａ ＴｉＮ膜パターン
１３４ バッファ層
１３４ａ バッファ層パターン
１４０ 金属膜
１４０ａ 金属膜パターン
１５０ 絶縁膜パターン
１５２ ゲート電極
１７０ 絶縁スペーサ

Claims (11)

  1. 半導体基板上に導電性ポリシリコン膜及び第１金属シリサイド膜を順に形成する工程と、
    前記第１金属シリサイド膜上にＴｉＮ膜を形成する工程と、
    前記ＴｉＮ膜上に結晶質のＴｉ、Ｔａ、Ｚｒ、Ｈｆ及びＳｉから形成される群から選択される少なくとも一つの物質から形成されるバッファ層を形成する工程と、
    前記バッファ層上に金属膜を形成する工程と、
    前記導電性ポリシリコン膜、第１金属シリサイド膜、前記ＴｉＮ膜、前記バッファ層、及び前記金属膜をパターニングしてゲート電極を形成する工程と、を含む
    ことを特徴とする半導体素子の製造方法。
  2. 前記第１金属シリサイド膜は、金属に対するシリコンの原子比が２．０〜１０．０の組成を持つように形成される
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第１金属シリサイド膜は、タングステンシリサイド膜、モリブデンシリサイド膜、チタンシリサイド膜、タンタルシリサイド膜、ハフニウムシリサイド膜、またはコバルトシリサイド膜の少なくともいずれか一つから形成される
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記ＴｉＮ膜及びバッファ層は、それぞれ物理蒸着法、化学蒸着法、または原子層蒸着法によって形成される
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  5. 前記ＴｉＮ膜は、３０Å〜３００Åの厚さに形成され、前記バッファ層は、１０Å〜２００Åの厚さに形成される
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  6. バリアー膜を形成するステップを更に含み、前記バリアー膜を形成するステップは、
    前記第１金属シリサイド膜上にＴｉＮ膜を形成するステップと、
    前記ＴｉＮ膜上に非晶質の第２金属シリサイド膜を形成するステップと、を含む
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  7. 前記第２金属シリサイド膜は、タングステンシリサイド膜、モリブデンシリサイド膜、チタンシリサイド膜、タンタルシリサイド膜、ハフニウムシリサイド膜、またはコバルトシリサイド膜の少なくともいずれか一つから形成される
    ことを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記ＴｉＮ膜及び第２金属シリサイド膜は、それぞれ物理蒸着法、化学蒸着法、または原子層蒸着法によって形成される
    ことを特徴とする請求項６に記載の半導体素子の製造方法。
  9. 前記ＴｉＮ膜は、３０Å〜３００Åの厚さに形成され、前記第２金属シリサイド膜は、１０Å〜２００Åの厚さに形成される
    ことを特徴とする請求項６に記載の半導体素子の製造方法。
  10. 前記金属膜は、タングステンまたはモリブデンから形成される
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  11. 前記ゲート電極を形成した後、前記ゲート電極中の前記導電性ポリシリコン膜の側壁を酸化させるステップをさらに含む
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
JP2013018318A 2005-04-27 2013-02-01 ポリメタルゲート電極を持つ半導体素子の製造方法 Active JP5604540B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0034916 2005-04-27
KR1020050034916A KR100618895B1 (ko) 2005-04-27 2005-04-27 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006113558A Division JP2006310842A (ja) 2005-04-27 2006-04-17 ポリメタルゲート電極を持つ半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013102219A JP2013102219A (ja) 2013-05-23
JP5604540B2 true JP5604540B2 (ja) 2014-10-08

Family

ID=37233642

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006113558A Withdrawn JP2006310842A (ja) 2005-04-27 2006-04-17 ポリメタルゲート電極を持つ半導体素子及びその製造方法
JP2013018318A Active JP5604540B2 (ja) 2005-04-27 2013-02-01 ポリメタルゲート電極を持つ半導体素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006113558A Withdrawn JP2006310842A (ja) 2005-04-27 2006-04-17 ポリメタルゲート電極を持つ半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US7582924B2 (ja)
JP (2) JP2006310842A (ja)
KR (1) KR100618895B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840786B1 (ko) * 2006-07-28 2008-06-23 삼성전자주식회사 저저항 게이트 전극을 구비하는 반도체 장치 및 이의제조방법
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
KR100843230B1 (ko) 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
KR100809719B1 (ko) * 2007-01-18 2008-03-06 삼성전자주식회사 폴리실리콘막과 배선금속막을 구비하는 게이트 전극의형성방법
KR101448852B1 (ko) * 2008-01-29 2014-10-14 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101026386B1 (ko) 2009-05-06 2011-04-07 주식회사 하이닉스반도체 반도체 소자의 듀얼 폴리게이트 형성방법
JP5285519B2 (ja) * 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
TWI441303B (zh) * 2011-06-10 2014-06-11 Univ Nat Chiao Tung 適用於銅製程的半導體裝置
JP2013074271A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
KR20140110146A (ko) * 2013-03-04 2014-09-17 삼성전자주식회사 반도체 소자
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
KR102389819B1 (ko) 2015-06-17 2022-04-22 삼성전자주식회사 반도체 소자의 제조 방법
KR102402761B1 (ko) 2015-10-30 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6560112B2 (ja) * 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10892224B2 (en) * 2018-02-26 2021-01-12 Micron Technology, Inc. Apparatuses comprising protective material along surfaces of tungsten-containing structures
US11309387B2 (en) * 2019-11-05 2022-04-19 Nanya Technology Corporation Semiconductor device and method for fabricating the same
JP2022032659A (ja) * 2020-08-13 2022-02-25 東京エレクトロン株式会社 半導体装置の電極部及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144624A (ja) 1996-11-08 1998-05-29 Nippon Steel Corp 半導体装置の製造方法
JPH10289885A (ja) * 1997-04-14 1998-10-27 Hitachi Ltd 半導体装置およびその製造方法
JPH11168208A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置及びその製造方法
KR100296133B1 (ko) 1998-06-30 2001-08-07 박종섭 반도체 장치의 금속 게이트 전극 형성방법
JP2000036593A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置
JP3264324B2 (ja) * 1998-08-26 2002-03-11 日本電気株式会社 半導体装置の製造方法および半導体装置
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
JP3144483B2 (ja) * 1998-11-10 2001-03-12 日本電気株式会社 半導体装置およびその製造方法
JP2000243723A (ja) * 1999-02-24 2000-09-08 Sony Corp 半導体装置の製造方法
JP2001100760A (ja) 1999-09-27 2001-04-13 Yamaha Corp 波形生成方法及び装置
JP3247100B2 (ja) * 2000-03-13 2002-01-15 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
JP4651848B2 (ja) * 2000-07-21 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ
JP3305301B2 (ja) 2000-08-02 2002-07-22 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
JP2002261161A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置の製造方法
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
KR20040008649A (ko) 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR100618895B1 (ko) 2006-09-01
US20060244084A1 (en) 2006-11-02
US7582924B2 (en) 2009-09-01
JP2006310842A (ja) 2006-11-09
JP2013102219A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5604540B2 (ja) ポリメタルゲート電極を持つ半導体素子の製造方法
JP4484392B2 (ja) 半導体素子のゲート電極形成方法
US8008178B2 (en) Method for fabricating semiconductor device with an intermediate stack structure
US7687389B2 (en) Method for fabricating semiconductor device
US20060163671A1 (en) Silicide cap structure and process for reduced stress and improved gate sheet resistance
JP2005260228A (ja) 垂直ｄｒａｍを含む集積回路デバイスとその製法
TWI488223B (zh) 製造具有閘極堆疊結構之半導體元件之方法
JP2007158065A (ja) 半導体装置の製造方法および半導体装置
KR20070002559A (ko) 이중 확산방지막을 갖는 게이트전극 및 그를 구비한반도체소자의 제조 방법
JP2008166686A (ja) ゲート構造を有する半導体素子及びその製造方法
KR100758112B1 (ko) 반도체 장치 및 그 제조 방법
JP4533155B2 (ja) 半導体装置及びその製造方法
US20060014351A1 (en) Low leakage MOS transistor
KR100695350B1 (ko) 반도체 장치 및 그 제조 방법
JP4057904B2 (ja) 半導体素子の製造方法
JP3362722B2 (ja) 半導体装置の製造方法
JP2003229567A (ja) ゲート電極及びその製造方法
KR100625814B1 (ko) 반도체 장치 및 그 제조방법
KR100542249B1 (ko) 스트레스 버퍼층을 갖는 폴리메탈 게이트 전극 및 그 제조방법
KR20030053658A (ko) 반도체소자의 제조방법
JP2009246381A (ja) 半導体装置の製造方法及びｍｉｓトランジスタ
KR100744642B1 (ko) 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법
JP2005333155A (ja) Ｍｉｓトランジスタ
JP2006165068A (ja) 半導体装置およびその製造方法
JP2008182189A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250