TWI488223B - 製造具有閘極堆疊結構之半導體元件之方法 - Google Patents

製造具有閘極堆疊結構之半導體元件之方法 Download PDF

Info

Publication number
TWI488223B
TWI488223B TW096146218A TW96146218A TWI488223B TW I488223 B TWI488223 B TW I488223B TW 096146218 A TW096146218 A TW 096146218A TW 96146218 A TW96146218 A TW 96146218A TW I488223 B TWI488223 B TW I488223B
Authority
TW
Taiwan
Prior art keywords
layer
nitrogen
tungsten
titanium
telluride
Prior art date
Application number
TW096146218A
Other languages
English (en)
Other versions
TW200828425A (en
Inventor
Kwan-Yong Lim
Hong-Seon Yang
Heung-Jae Cho
Tae-Kyung Kim
Yong-Soo Kim
Min-Gyu Sung
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200828425A publication Critical patent/TW200828425A/zh
Application granted granted Critical
Publication of TWI488223B publication Critical patent/TWI488223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

製造具有閘極堆疊結構之半導體元件之方法 【相關申請案之對照參考資料】
本發明主張2006年12月27日及2007年4月27日所提出之韓國專利申請案第10－2006－0134326號及第10－2007－0041288號之優先權，以提及方式併入該等韓國專利申請案之全部。
本發明係有關於一種半導體元件的製造方法，以及更特別地，是有關於一種具有一閘極堆疊結構之半導體元件的製造方法。
本發明係有關於一種半導體元件及其製造方法，以及更特別地，是有關於一種閘極堆疊及其製造方法。
藉由堆疊多晶矽及鎢所形成之鎢多晶矽閘極電極具有非常低電阻，該非常低電阻約為藉由堆疊多晶矽及鎢矽化物所形成之多晶矽/鎢矽化物(Poly－Si/WSix )閘極電極的電阻之1/5至1/10。於是，該鎢多晶矽閘極電極係製造次－60nm記憶體元件所必需的。
第1A至1C圖描述典型鎢多晶矽閘極堆疊結構。如第1A圖所示，藉由連續地堆疊多晶矽層11、鎢氮化物(WN)層12及鎢(W)層13以形成該鎢多晶矽閘極堆疊結構。該WN層12做為擴散阻障。
在隨後退火製程或閘極再氧化製程期間，使該WN層12中之氮在該鎢層13與該多晶矽層11間分解成一像SiNx及SiOxNy之非均勻絕緣層。該非均勻絕緣層具有一約2nm至3nm範圍之厚度。於是，在數百兆赫(MHz)之操作頻率及1.5V或更小之操作電壓下可能導致一像信號延遲之元件誤差。最近，已在該多晶矽層11與該WN層12間形成一做為一擴散阻障層之薄鎢矽化物(WSix )或鈦(Ti)層，以防止在該鎢層13與該多晶矽層11間形成Si－N鍵。
如第1B圖所示，如果在該多晶矽層11與該WN層12間形成一鎢矽化物(WSix )層14，則藉由在該WN層12之形成期間所使用之氮氣電漿在該WSix 層14上方形成W－Si－N鍵。熟知W－Si－N係一具有金屬特性之良好擴散阻障層。
如第1C圖所示，如果在該多晶矽層11與該WN層12間形成鈦(Ti)層15，則在該WN層12之形成期間的反應式濺鍍製程中該氮氣電漿將該鈦層15之Ti變換成鈦氮化物(TiN)。該TiN層做為擴散障壁層。結果，雖然在隨後熱製程期間使該WN層12分解，但是該TiN防止氮朝該多晶矽11擴散出來，因此，可有效地降低Si－N之形成。
然而，若將該鎢多晶矽閘極應用至雙多晶矽閘極[亦即，N－型金氧半導體場效電晶體(NMOSFET)之N＋ －型多晶矽閘極及P－型金氧半導體場效電晶體(PMOSFET)之P＋ －型多晶矽閘極]，如果在該鎢多晶矽閘極中使用該WSix /WN擴散障壁結構，則可以大大地增加該鎢層與該P＋ －型多晶矽層間之接觸電阻。相反地，如果在該鎢多晶矽閘極中使用該Ti/WN擴散障壁結構，則該鎢層與該P＋ －型多晶矽層間之接觸電阻較低而與該多晶矽摻雜種類無關。
在該PMOSFET之P＋ －型多晶矽的情況中，在實際操作模式之反轉狀態中可能產生多晶矽空乏效應。該多晶矽空乏效應之產生可能相依於在P＋ －型多晶矽內所保留之硼的數量。
在該WSix/WN擴散障壁結構中比在該Ti/WN擴散障壁結構中可能產生更大的多晶矽空乏效應。因此，該WSix/WN擴散障壁結構可能降低電晶體特性。結果，因為該Ti/WN擴散阻障結構可在該鎢層與該多晶矽層間提供低接觸電阻及防止P－型多晶矽空乏之產生，所以建議使用該Ti/WN擴散障壁結構。
然而，如果使用Ti/WN擴散障壁結構，則可能使在該Ti/WN擴散障壁結構上方所直接形成之鎢的片電阻(Rs)增加約1.5至2倍。因此，該片電阻(Rs)之增加在未來可能影響鎢多晶矽閘極之發展。
本發明之實施例係有關於包括中間結構之半導體元件的閘極堆疊，其中該中間結構具有低片電阻及接觸電阻及可有效地防止雜質之向外擴散，以及有關於一種製造該閘極堆疊之方法。
依據本發明之一觀點，提供一種製造半導體元件之方法。該方法包含形成於基板上形成第一導電層；於該第一導電層上方形成中間結構，形成堆疊結構之該中間結構包含至少第一金屬層與含氮金屬矽化物層之氮；及於該中間結構上方形成第二導電層。
依據本發明之另一觀點，提供一種製造半導體元件之方法。該方法包含形成於基板上形成第一導電層；於該第一導電層上方形成中間結構，形成堆疊結構之該中間結構包含第一金屬層、第二金屬層、金屬矽化物層、及第三金屬層；及於該中間結構上方形成第二導電層。
第2A圖係描述用於每一型態之做為擴散障壁的結構在鎢與多晶矽間之接觸電阻的曲線圖。可觀察到當使用鎢矽化物(WSix )/鎢氮化物(WN)或鈦(Ti)/WN結構以取代鎢氮化物(WN)結構時，可大大地改善在摻雜有N－型雜質之多晶矽(N＋ POLY－Si)與鎢(W)間之以Rc標示的接觸電阻。
然而，若將該鎢多晶矽閘極應用至雙多晶矽閘極[亦即，N－型金氧半導體場效電晶體(NMOSFET)之N＋ －型多晶矽閘極及P－型金氧半導體場效電晶體(PMOSFET)之P＋ －型多晶矽閘極]，如果在該鎢多晶矽閘極中使用該WSix /WN結構，則大大地增加該鎢與P＋ －型多晶矽(P＋ POLY－Si)間之接觸電阻。相反地，如果在該鎢多晶矽閘極中使用該Ti/WN結構，則該鎢與P＋ －型多晶矽間之接觸電阻顯示低的位準而與該多晶矽摻雜種類無關。
在該PMOSFET之P＋ －型多晶矽的情況中，可在為實際操作模式之反轉狀態中產生多晶矽空乏效應。該多晶矽空乏效應之產生相依於該P＋ －型多晶矽內所保留之硼的數量。
第2B圖係描述每一型態之閘極堆疊的硼濃度之深度輸廓的曲線圖。如在WSix /WN結構中所述，該硼濃度在閘極絕緣層(例如：氧化物層)與多晶矽間之接面表面上低至約5×1019 原子/cm3 。使用Ti/WN結構時，在相同位置上所測量之硼濃度大於約8×1019 原子/cm3 。結果，在該WSix/WN結構中比在該Ti/WN結構中使該多晶矽之空乏更多，因此，該WSix/WN結構降低該等電晶體特性。
因此，最好使用該Ti/WN結構，該Ti/WN結構提供在該W與該多晶矽間之低接觸電阻及防止P－型多晶矽空乏。然而，該Ti/WN結構之應用係有限制的。在該Ti/WN結構上方所形成之W的片電阻(Rs)增加約1.5至2倍。將在第2C圖中更詳細描述此限制。
第2C圖係描述用於每一型態之做為擴散障壁的結構之片電阻的曲線圖。將W之片電阻標示為Rs。通常，可在多晶矽層、氮化矽(SiO2 )層、氮化矽(Si3 N4 )層及WSix 層上方形成非晶含氮鎢(WNx )層，因此，可在其上形成具有低特定電阻(亦即，在約15μ Ω－cm至20μ Ω－cm之範圍中)之W。然而，在多晶純金屬鈦(Ti)、鎢(W)及鉭(Ta)及金屬氮化物材料之鈦氮化物(TiN)及鉭氮化物(TaN)上方形成具有相對小晶粒尺寸之W。因此，在其上形成具有約30μ Ω－cm之高特定電阻的W。該Ti/WN結構之應用所造成之片電阻的增加可能對該鎢多晶矽閘極未來之發展產生限制。
依據下面所要描述之本發明的各種實施例，不同形態之閘極堆疊的中間結構係形成有包含Ti、W、矽(Si)或氮(N)之多個薄層或每一層包含氮之多個薄層。該等中間結構做為擴散障壁，該擴散障壁可減少該接觸電阻及該片電阻，以及防止雜質之穿透及向外擴散。
在下面實施例中，術語"含氮層/結構(layer/structure containing nitrogen)或者含有氮之層/結構(nitrogen containing layer/structure)"表示氮化金屬層/結構及含某一含量/重量比之氮的金屬層/結構。並且，WSix Ny 中之x表示矽對鎢之比例，其範圍從約0.5至3.0，以及y表示氮對鎢矽化物之比例，其範圍從約0.01至10.00。
第3A圖描述依據本發明之第一實施例的閘極堆疊結構。該閘極堆疊結構包括依序所形成之第一導電層21、中間結構22及一第二導電層23。該第一導電層21包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層21亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層23包括鎢層。該鎢層係約100至2000厚及藉由實施物理氣相沉積(PVD)法、化學氣相沉積(CVD)法或原子層沉積(ALD)法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構22包括鈦層22A、含氮鎢(WNx )層22B及含氮鎢矽化物(WSix Ny )層22C。詳而言之，該鈦層22A之厚度係在約10至約80之範圍內。較佳地，該鈦層22A具有約10到約50之厚度。該鈦層22A因為藉由隨後之WNx 沈積而將其某些上部改變為TiN,以形成含氮鎢層22B,並且其某些下部與該第一導電層21反應,亦即,該多晶矽層因而形成TiSix層,故具有如上述限制之厚度。若該鈦層22A之厚度是大的,則該TiSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鈦層22A之厚度是大的,則該鈦層22A可吸收多晶矽層21之摻雜物,例如,磷或硼，因此於多晶矽層21中發生多重空乏,導致元件性能之劣化。
如以上所述，在該含氮鎢層22B中之氮對鎢的比例係在約0.3至1.5之範圍內。該含氮鎢層視同鎢氮化物層或含某一含量/重量比之氮的鎢層。雖然將描述於下面第三實施例中，但是知道該含氮鎢層22B供應氮至該含氮鎢矽化物層22C。該含氮鎢層22B具有約20至200之厚度。由於對該含氮鎢矽化物層22C之氮的供應，在隨後退火處理後，該含氮鎢層22B變成純鎢層或含微量氮之鎢層。
在含氮鎢矽化物層22C中之矽對鎢的比例係在約0.5至3.0之範圍內，以及該含氮鎢矽化物層22C之氮含量係在約10%至約60%之範圍內。在此,含氮鎢矽化物層22C之氮含量以上述方式被適當調整。若氮含量太低,則接面反應會因該含氮鎢矽化物層22C無法成功作為擴散障壁而發生。另一方面,若氮含量太高,則包含於該含氮鎢矽化物層22C中之SiN含量會是高的,並因此讓接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層22C表示一鎢氮化物矽化物層(亦即，鎢矽氮化物層)或含某一含量/重量比之氮的鎢矽化物層。該含氮鎢矽化物層22C所形成之厚度係在約20至約200之範圍內。
藉由實施PVD法、CVD法或ALD法形成該鈦層22A及該含氮鎢層22B。藉由實施PVD法形成該含氮鎢矽化物層22C。該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由以鈦濺鍍靶實施濺鍍沉積法來形成該鈦層22A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢層22B。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層22C。
特別地，因為在該含氮鎢層22B上方不易成長該含氮鎢矽化物層22C，所以使用該PVD法(例如：反應式濺鍍沉積法)以形成該含氮鎢矽化物層22C。如果藉由實施CVD法形成該含氮鎢矽化物層22C，則在該含氮鎢層22B上方無法均勻地成長該含氮鎢矽化物層22C，因而使其結塊。因為在該含氮鎢層22B上方存有氧化鎢(WOx )層，此減弱藉由該CVD法所形成之含氮鎢矽化物層22C的附著力，所以導致此結塊。然而，在該氮氣環境中以該鎢矽化物濺鍍靶實施該反應式濺鍍沉積法以允許該含氮鎢矽化物層22C之均勻形成而與下層型態無關。
第3B圖描述在藉由PVD法在含氮鎢層上方形成含氮鎢矽化物層後所獲得之影像。使用反應式濺鍍沉積法做為該PVD方法，以在該含氮鎢層上方均勻地形成該含氮鎢矽化物層。參考字母WSiN及WN分別表示該含氮鎢矽化物層及該含氮鎢層。
依據本發明之第一實施例，該閘極堆疊結構包括該第一導電層21、該Ti/WNx /WSix Ny 中間結構22及該第二導電層23。該第一導電層21包括多晶矽及該第二導電層23包括鎢，藉以形成鎢多晶矽閘極堆疊結構。
特別地，該Ti/WNx /WSix Ny 中間結構包括第一金屬層、第二金屬層及含氮金屬矽化物層之堆疊結構。更特別地，該第一金屬層、該第二金屬層及該含氮金屬矽化物層分別包括純金屬層、含氮金屬層及含氮金屬矽化物層。例如：該第一金屬層、該第二金屬層及該含氮金屬矽化物層分別係該鈦層22A、該含氮鎢(WNx )層22B及該含氮鎢矽化物(WSix Ny )層22C。
亦可以其它不同結構形成包括上述多層之中間結構。例如：該第一金屬層除了該鈦層之外還包括一鉭(Ta)層，以及該第二金屬層除了該含氮鎢層之外還包括一含氮鈦鎢層。該含氮金屬矽化物層除了該含氮鎢矽化物層之外還包括含氮鈦矽化物層或含氮鉭矽化物層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由在氮氣環境中以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層及該含氮鉭矽化物層。該鉭層所形成之厚度係約10至80。該Ta層22A較佳地具有約10到約50之厚度。該Ta層因為藉由隨後之WNx 沈積而將其某些上部改變為TaN,以形成,並且其某些下部與該第一導電層21反應,亦即,該多晶矽層因而形成TaSix 層,故具有如上述限制之厚度。若該Ta層之厚度是大的,則該TaSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該Ta層之厚度是大的,則該Ta層可吸收多晶矽層21之摻雜物,例如,磷或硼，因此於多晶矽層21中發生多重空乏,導致元件性能之劣化。
該含氮鈦鎢層、該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200及且每一層具有在約10%與60%間之範圍的氮含量。在此,氮含量以上述方式被適當調整。若氮含量太低,則接面反應會因該含氮鈦或鉭矽化物層無法成功作為擴散障壁而發生。另一方面,若氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量會是高的,並因此讓接觸電阻變高,導致元件性能劣化。同時,在該含氮鈦鎢層中，鈦對鎢之比例係約0.5至3.0之範圍內。在該含氮鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該含氮鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
第3C圖描述依據本發明之第二實施例的閘極堆疊結構。特別地，該閘極堆疊結構係從依據本發明之第一實施例的閘極堆疊結構所修改之示範性閘極堆疊結構。換句話說，該閘極堆疊結構包括含氮鈦層以取代第3A圖所述之鈦層22A，該含氮鈦層被識別為TiNx ，其中x為約小於1。
依據第二實施例之閘極堆疊結構包括第一導電層201、中間結構202及第二導電層203。該第一導電層201包括高摻雜P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。除該多晶矽層之外，該第一導電層201亦可包括多晶矽鍺(Si1－x Gex )層，其中x係在約0.01至1.0之範圍內，或者包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層203包括鎢層。實施PVD法、CVD法及ALD法中之一以形成約100至2,000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構202包括含氮鈦(TiNx )層202A、含氮鎢(WNx )層202B及含氮鎢矽化物(WSix Ny )層202C。更詳而言之，該含氮鈦層202A之氮對鈦具有某一比例，例如：約0.2至0.8之範圍。在此,含氮金屬層,亦即,含氮鈦層202A具有如上所述之氮比鈦之比例,以防此SiN於TiNx 層中產生。於隨後退火處理期間,由於TiNx 層中過量的Ti會損壞多晶矽與TiN× 之間所形成之Si－N鍵,並因而移除SiN,因此可防止SiN之產生。此可能因為TiN並SiN具有較強健的結合。不同於第3A圖所述之鈦層22A，該含氮鈦層202A所形成之厚度係約10至150。該含氮鈦層202A表示鈦氮化物層或含某一含量/重量比之氮的鈦層。
該含氮鎢層202B之氮對鎢具有某一比例，例如：在約0.3至1.5之範圍內。該含氮鎢層202B表示鎢氮化物層或含某一含量/重量比之氮的鎢層。雖然將於其後說明，但是該含氮鎢層202B供應氮至該含氮鎢矽化物層202C。該含氮鎢層202B所形成之厚度係約20至200。由於氮之供應，該含氮鎢層202B在之後退火處理後變成純鎢層或含微量氮之鎢層。
在該含氮鎢矽化物層202C中之矽對鎢的比例係在約0.5與3.0間之範圍內，以及該含氮鎢矽化物層202C之氮含量係在約10%至約60%之範圍內。在此,氮含量係以如上所述做適當調整。若該氮含量太低,由於該含氮鎢矽化物層202C無法成功作為擴散障壁,故會發生接面反應。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層202C中之SiN含量可為高的,並因此接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層202C表示鎢矽氮化層或含某一含量/重量比之氮的鎢矽化物層。
藉由實施PVD法、CVD法或ALD法形成該含氮鎢層202B。藉由實施PVD法形成該含氮鈦層202A及該含氮鎢矽化物層202C。該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由在氮氣環境中以鈦濺鍍靶實施濺鍍沉積法來形成該含氮鈦層202A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢層202B。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層202C。
特別地，因為在該含氮鎢層202B上方不易成長該含氮鎢矽化物層202C，所以使用該PVD法(例如：反應式濺鍍沉積法)以形成該含氮鎢矽化物層202C。若藉由實施CVD法形成該含氮鎢矽化物層202C，則在該含氮鎢層202B上方無法均勻地成長該含氮鎢矽化物層202C，因而使其結塊。因為在該含氮鎢層202B上方存有鎢氧化物(WOx )層，此減弱藉由該CVD法所形成之含氮鎢矽化物層202C的附著力，所以導致此結塊。然而，在該氮氣環境中以該鎢矽化物濺鍍靶實施該反應式濺鍍沉積法以允許該含氮鎢矽化物層202C之均勻形成而與於下層型態無關。
當使用相似於第一實施例中之鈦層22A的第二實施例中之含氮鈦層202A時，可獲得低接觸電阻。獲得該低接觸電阻之理由是因為供應氮至該含氮鈦層202A所形成之含氮鎢層202B，藉此使該含氮鈦層202A之上部強健,並同時防止Ti－Si鍵之結塊。
依據本發明之第二實施例的閘極堆疊結構包括該第一導電層201、該TiNx /WNx /WSix Ny 中間結構202及該第二導電層203。該第一導電層201包括多晶矽及該第二導電層203包括鎢，藉此形成鎢多晶矽閘極堆疊結構。
特別地，該TiNx /WNx /WSix Ny 中間結構202係以包括第一金層層、第二金屬層及含氮金屬矽化物層之堆疊結構形成。該第一及第二金屬層係含某一含量/重量比之氮的金屬層，以及該含氮金屬矽化物層包含某一含量/重量比之氮。例如：該第一金屬層係該含氮鈦層202A。該第二金屬層係該含氮鎢層202B。該金屬矽化物層係該含氮鎢矽化物層202C。
如上所述之多層中間結構亦可以其它不同結構來形成。例如：該第一含氮金屬層除了該含氮鈦層之外還包括含氮鉭層(TaNx )層，以及該第二含氮金屬層除了該含氮鎢層之外還包括含氮鈦鎢(TiWNx )層。該含氮金屬矽化物層除了該含氮鎢矽化物層之外還包括含氮鈦矽化物(TiSix Ny )層或含氮鉭矽化物(TaSix Ny )層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該含氮鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由在氮氣環境中以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層及該含氮鉭矽化物層。該含氮鉭層所形成之厚度係約10至80。該含氮鈦鎢層、該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200及每一層具有在約10%與60%間之範圍內的氮含量。在此,氮含量係以如上所述被適當調整。若氮含量太低,則由於該含氮鈦或鉭矽化物層無法成功作為擴散障壁,故會發生接面反應。另一方面,若該氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量可為高的,並因而接觸電阻變高,導致元件性能劣化。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該含氮鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該含氮鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
相似於該TiNx /WNx /WSix Ny 中間結構，包括該含氮鉭層以取代該含氮鈦層之中間結構可具有低接觸電阻及片電阻以及同時防止一多晶矽空乏。雖然以3層形成依據第二實施例之中間結構，但是該中間結構可以進一步在該含鎢矽化物層上方包括一含氮鎢(WNx )層。該額外所提供含氮鎢層具有大致相同於該第一所提供含氮鎢層之厚度及氮含量。依據第二實施例之TiNx /WNx /WSix Ny 中間結構的複數層包含氮。結果，該TiNx /WNx /WSix Ny 中間結構可具有低片電阻及接觸電阻以及減少該閘極堆疊結構之高度。並且，該TiNx /WNx /WSix Ny 中間結構可減少因在該第一導電層201中所摻雜之雜質(例如：硼)的向外擴散所造成之多晶矽空乏。
第3D圖描述依據本發明之第三實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層211、中間結構212及第二導電層213。該第一導電層211包括高摻雜有P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。該第一導電層211除了該多晶矽之外亦可包括多晶矽鍺(Si1－x Gex )層，其中x係在約0.01至1.0之範圍內，或亦可包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層213包括鎢層。實施PVD法、CVD法及ALD法中之一以形成約100至2000厚度之鎢層。該PVD法包括使用具鎢濺鍍靶之濺鍍沉積法。
該中間結構212包括鈦矽化物(TiSix )層212A、含氮鈦(TiNx )層212B、含氮鎢(WNx )層212C、及含氮鎢矽化物(WSix Ny )層212D。依據在個別第一及第二實施例中所述之中間結構22及202，除了該鈦矽化物層、含氮鈦層及該含氮鎢層之外，亦可分別形成鉭矽化物層、含氮鉭層及含氮鈦鎢層。此外，除了該含氮鎢矽化物層之外，亦可形成含氮鈦矽化物層或含氮鉭矽化物層。
依據第三實施例之閘極堆疊結構係在對依據本發明之第一及第二實施例的閘極堆疊結構實施一退火處理後所造成之結構。該退火包括在形成該等閘極堆疊結構後所實施之各種製程(例如：間隔物形成及內層絕緣層形成)期間所伴隨之熱處理。
參考第3A及3D圖以比較該中間結構212與該中間結構22。當該鈦層22A與來自該第一導電層21之多晶矽反應時，形成具有約1至30厚度之鈦矽化物層212A。該鈦矽化物層212A中之矽對鈦的比例係在約0.5與3.0間之範圍內。
當從該含氮鎢層22B供應氮至該鈦層22A時，造成該含氮鈦層212B。該含氮鈦層212B之厚度係約10至100且具有約0.7至1.3範圍之氮對鈦的比例。相較於在該鈦層22A中之氮對鈦的比例，在該含氮鈦層212B中之氮對鈦的比例從約0增加至約0.7至1.3。
在該退火後，該含氮鎢層212C因侵蝕作用(denudation)而具有降至約10%或更少之氮含量。元件符號WNx (D)表示該經侵蝕之含氮鎢層。該含氮鎢層212C係約20至200厚。在該含氮鎢層212C中之氮對鎢的比例係在約0.01與0.15間之範圍內。相較於在第3A圖中所述之含氮鎢層22C中之氮對鎢的比例，在該含氮鎢層212C中之氮對鎢的比例從約0.3與1.5間之範圍減少至約0.01至0.15間之範圍。
該含氮鎢矽化物層212D具有大致相同於該含氮鎢矽化物層22C之厚度及成分。詳而言之，該含氮鎢矽化物層212D具有約0.5至3.0範圍之矽對鎢的比例及約10%與60%間之範圍的氮含量。該含氮鎢矽化物層212D之厚度係在約20與200間之範圍內。
參考第3D及3C圖以比較該中間結構212與該中間結構202。在該退火處理期間，從該含氮鎢層202B將氮供應至該含氮鈦層202A。結果，使該含氮鈦層202A變換成為與該鈦矽化物層212A而具有最小反應之含氮鈦層212B。該鈦矽化物層212A之厚度係在約1至30之範圍內，以及該含氮鈦層212B之厚度係在約10至100之範圍內。
在該含氮鈦層212B中之氮對鈦的比例係在約0.7與1.3間之範圍內。相較於在該含氮鈦層202B中之氮對鈦比例，在該含氮鈦層212B中之氮對鈦比例從約0.2至0.8間之範圍增加至約0.7與1.3間之範圍。
在該退火後，該含氮鎢層212C因侵蝕作用而具有降至約10%或更少之氮含量。該含氮鎢層212C係約20至200厚。在該含氮鎢層212C中之氮對鎢的比例係在約0.01與0.15間之範圍內。相較於在第3C圖中所述之含氮鎢層202C中之氮對鎢的比例，在該含氮鎢層212C中之氮對鎢的比例從約0.3與1.5間之範圍減少至約0.01至0.15間之範圍。
該含氮鎢矽化物層212D具有大致相同於該含氮鎢矽化物層202C之厚度及成分。詳而言之，該含氮鎢矽化物層212D具有約0.5至3.0範圍之矽對鎢的比例及約10%與60%間之範圍的氮含量。該含氮鎢矽化物層212D之厚度係在約20與200間之範圍內。
依據第三實施例之閘極堆疊結構包括第一中間結構及第二中間結構。該第一中間結構包括第一金屬矽化物層及第一含氮金屬層，以及該第二中間結構包括第二含氮金屬層及第二含氮金屬矽化物層。例如：藉由堆疊該鈦矽化物層212A及該含氮鈦層212B形成該第一中間結構。藉由堆疊該含氮鎢層212C及該含氮鎢矽化物層212D形成該第二中間結構。
第3E圖描述在退火製程後之閘極堆疊結構的影像圖。相同於第一到第三實施例所述之元件符號代表相同元件。因此，省略其詳細敘述。
第4A圖描述依據本發明之第四實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層31、中間結構32及第二導電層33。該第一導電層31包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層31亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層33包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構32包括鈦層32A及含氮鎢矽化物(WSix Ny )層32B。詳而言之，該鈦層32A之厚度係在約10至約80之範圍內。較佳地，該鈦層32A具有約10至約50的厚度。該鈦層32A因為藉由隨後之WSix Ny 沈積而將其某些上部改變為TiN,以形成含氮鎢矽化物層32B,並且其某些下部與該第一導電層31反應,亦即,該多晶矽層因而形成TiSix 層,故具有如上述限制之厚度。若該鈦層32A之厚度是大的,則該TiSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鈦層32A之厚度是大的,則該鈦層32A可吸收摻雜物,例如,多晶矽層31之磷或硼並因此於多晶矽層31中發生多重空乏,導致元件性能之劣化。該含氮鎢矽化物層32B具有0.5至3.0範圍之矽對鎢的比例及具有約10%至60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鎢矽化物層32B不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層32B中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層32B表示鎢矽氮化物層或包含某一含量/重量比之氮的鎢矽化物層。該含氮鎢矽化物層32B所形成之厚度係約20至200。
藉由PVD法、CVD法或ALD法形成該鈦層32A。藉由PVD法形成該含氮鎢矽化物層32B。該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由以鈦濺鍍靶實施濺鍍沉積法來形成該鈦層32A。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層32B。特別地，因為可均勻地形成該含氮鎢矽化物層32B而與下層型態無關，所以使用該PVD法(例如：反應式濺鍍沉積法)以形成該含氮鎢矽化物層32B。
依據本發明之第四實施例的閘極堆疊結構包括該第一導電層31、該Ti/WSix Ny 中間結構32及該第二導電層33。該第一導電層31包括多晶矽及該第二導電層33包括鎢，藉此形成鎢多晶矽閘極堆疊結構。
特別地，該Ti/WSix Ny 中間結構32包括金屬層及含氮金屬矽化物層。該金屬層包括純金屬層及該金屬矽化物層包括含氮鎢矽化物層。例如：該金屬層係該鈦層32A及該金屬矽化物層係該含氮鎢矽化物層32B。
依據第四實施例之多層中間結構亦可以其它結構形成。該金屬層除了該鈦層之外還包括鉭層，以及該含氮矽金屬矽化物層除了該含氮鎢矽化物層之外還包括含氮鈦矽化物(TiSix Ny )層或含氮鉭矽化物(TaSix Ny )層。藉由包括濺鍍沉積法之PVD法、CVD法或ALD法形成該鉭層。藉由在氮氣環境中以鈦矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層。藉由在氮氣環境中以鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鉭矽化物層。該鉭層係約10至80厚。較佳地,該鉭層具有約10到約50之厚度。該鉭層因為藉由隨後之WSix Ny 沈積而將其某些上部改變為TaN,以形成金屬矽化物層,並且其某些下部與該第一導電層31反應,亦即,該多晶矽層因而形成TaSix 層,故具有如上述限制之厚度。若該鉭層之厚度是大的,則該TaSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鉭層之厚度是大的,則該鉭層可吸收多晶矽層31之摻雜物,例如，磷或硼，因此於多晶矽層31中發生多重空乏,導致元件性能之劣化。該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200及每一層具有約10%至60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鈦或鉭矽化物層不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。在該含氮鈦矽化物層中之矽對鈦的比例係在約0.5與3.0間之範圍內。該含氮鉭矽化物層具有約0.5至3.0之矽對鉭比例。
第4B圖描述依據本發明之第五實施例的閘極堆疊結構。該所述閘極堆疊結構係從依據第二實施例之閘極堆疊結構所修改而成。換句話說，使用含氮鈦(TiNx )層以取代鈦，其中x約小於1。
該閘極堆疊結構包括第一導電層301、中間結構302及第二導電層303。該第一導電層301包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層301亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層303包括鎢層。藉由實施PVD法、CVD法或ALD法以形成約100至2000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構302包括含氮鈦(TiNx )層302A及含氮鎢矽化物(WSix Ny )層302B。該含氮鈦層302A具有約0.2至0.8範圍之氮對鈦的比例及約10至150之厚度。在此,該含氮金屬層,亦即,含氮鈦層302A具有如上所述之氮比鈦之比例,以防止SiN自該TiNx 層302A中產生。在隨後之退火處理期間,SiN的產生會因於TiNx 層302A中過量的Ti破壞於多晶矽與TiNx 之間所形成之Si－N鍵而被防止,並因而移除SiN。因為TiN接合比SiN接合強健許多,故此為可行的。該含氮鈦層302A表示鈦氮化物層或含氮之鈦層。在本實施例中，該含氮鈦層具有金屬特性。該含氮鎢矽化物層302B具有0.5至3.0範圍之矽對鎢的比例及約10%至約60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鎢矽化物層302B不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層302B中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層302B表示鎢矽氮化物層或含某一含量/重量比之氮的鎢矽化物層。
藉由PVD法形成該含氮鈦層302A及該含氮鎢矽化物層302B。該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由在氮氣環境中以鈦濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦層302A。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層302B。
因為該PVD法允許該含氮鎢矽化物層302B之均勻形成而與下層型態無關，所以使用該PVD法(例如：上述反應式濺鍍沉積法)以形成該含氮鎢矽化物層302B。
依據第五實施例之閘極堆疊結構包括該第一導電層301、該TiNx /WSix Ny 中間結構302及該第二導電層303。該第一導電層301及該第二導電層303分別包括多晶矽層及鎢層。因此，設有鎢多晶矽閘極堆疊結構。
特別地，該TiNx /WSix Ny 中間結構包括金屬層及含氮金屬矽化物層。該金屬層包括含某一含量/重量比之氮的金屬層，以及該金屬矽化物層包括含某一含量/重量比之氮的金屬矽化物層。例如：該金屬層包括該含氮鈦層302A，以及該金屬矽化物層包括該含氮鎢矽化物層302B。
依據第五實施例之多層中間結構可以其它不同結構形成。該含氮金屬層除了該含氮鈦層之外還包括含氮鉭(TaNx )層。該含氮金屬矽化物層除了該含氮鎢矽化物(WSix Ny )層之外還包括含氮鈦矽化物(TiSix Ny )層或含氮鉭矽化物(TaSix Ny )層。藉由包括濺鍍沉積法之PVD法、CVD法或ALD法形成該含氮鉭層。藉由在氮氣環境中以鈦矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層。藉由在氮氣環境中以鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鉭矽化物層。該含氮鉭層具有約10至80間範圍之厚度。該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200，以及每一層具有約10%至60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鈦或鉭矽化物層不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。在該含氮鈦矽化物層中之矽對鈦的比例係在約0.5與3.0間之範圍內。該含氮鉭矽化物層具有約0.5至3.0範圍之矽對鉭的比例。
第4C圖描述依據本發明之第六實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層311、中間結構312及第二導電層313。該第一導電層311包括高摻雜有P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。該第一導電層311除該多晶矽層之外亦可包括多晶矽鍺層(Si1－x Gex )，其中x係在約0.01與1.0間之範圍內，或者可包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層313包括鎢層。藉由實施PVD法、CVD法及ALD法中之一以形成約100至2000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構312包括鈦矽化物(TiSix )層312A、含氮鈦(TiNx )層312B及含氮鎢矽化物(WSix Ny )層312C。可根據選自第四及第五實施例所述之材料以其它不同結構形成該中間結構。
依據第六實施例之閘極堆疊結構係在對依據本發明之第四及第五實施例的閘極堆疊結構實施一退火處理後所造成之結構。該退火包括在形成該等閘極堆疊結構後所實施之各種製程(例如：間隔物形成及內層絕緣層形成)期間所伴隨之熱處理。
在該鈦層32A上方形成該含氮鎢矽化物層32B之情況中參照(第4A圖)，在該退火後，在該鈦層32A與該含氮鎢矽化物層32B間之邊界區域中使該含氮鎢矽化物層32B中之微量氮分解。因此，如第4C圖所述，使該鈦層32A之上部分變換成為該含氮鈦層312B，以及該鈦層32A之下部分與來自該第一導電層31之多晶矽反應，以形成該鈦矽化物層312A。
該鈦矽化物層312A之厚度係在約1至30間之範圍內，以及其中矽對鈦的比例係在約0.5與3.0間之範圍內。該含氮鈦層312B係約10至100厚及具有約0.7與1.3間範圍之氮對鈦的比例。
該含氮鎢矽化物層312C具有大致相同於該含氮鎢矽化物層32B之厚度及成分。詳而言之，該含氮鎢矽化物層312C具有約0.5至3.0範圍之矽對鎢的比例及約10%與60%間範圍之氮含量。該含氮鎢矽化物層312C之厚度係在約20與200間之範圍內。
參照第4C及4B圖以比較該中間結構312與該中間結構302。在該退火處理期間，從該含氮鎢矽化物層302B供應氮至該含氮鈦層302A，藉此使含氮鈦層302A變換成為與該鈦矽化物層312A有最小反應之含氮鈦層312B。該鈦矽化物層312A之厚度係在約1至30之範圍內，以及該含氮鈦層312B之厚度係在約10至100之範圍內。該含氮鈦層312B中之氮對鈦的比例係在約0.7至1.3之範圍內。相較於在該含氮鈦層302B中之氮對鈦比例(見第4C圖)，在該含氮鈦層312B中之氮對鈦比例從約0.2至0.8之範圍增加至約0.7與1.3間之範圍。
該含氮鎢矽化物層312C具有大致相同於該含氮鎢矽化物層302C之厚度及成分。詳而言之，該含氮鎢矽化物層312C具有約0.5至3.0範圍之矽對鎢的比例及約10%與60%間範圍之氮含量。該含氮鎢矽化物層312C之厚度係在約20與200間之範圍。
依據第六實施例之閘極堆疊結構包括第一中間結構及第二中間結構。該第一中間結構包括金屬矽化物層及含氮金屬層，以及該第二中間結構包括含氮金屬矽化物層。例如：藉由堆疊該鈦矽化物層312A及該含氮鈦層312B形成該第一中間結構。該第二中間結構包括該含氮鎢矽化物層312C。
第5A圖描述依據本發明之第七實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層41、中間結構42及第二導電層43。該第一導電層41包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層41亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層43包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構42包括鈦層42A、含氮鎢矽化物(WSix Ny )層42B及含氮鎢(WNx )層42C。詳而言之，該鈦層42A之厚度係在約10至約80之範圍內。較佳地,該鈦層42A具有約10到約50之厚度。該鈦層42A因為藉由隨後之WNx 沈積而將其某些上部改變為TiN,以形成含氮鎢層42C,並且其某些下部與該第一導電層41反應,亦即,該多晶矽層因而形成TiSix 層,故具有如上述限制之厚度。若該鈦層42A之厚度是大的,則該TiSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鈦層42A之厚度是大的,則該鈦層42A可吸收多晶矽層41之摻雜物,例如磷或硼，因此於多晶矽層41中發生多重空乏,導致元件性能之劣化。該含氮鎢矽化物層42B具有約0.5至3.0範圍之矽對鎢的比例及具有約10%至60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鎢矽化物層42B不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層42B中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層42B表示鎢矽氮化物層或包含某一含量/重量比之氮的鎢矽化物層。該含氮鎢矽化物層42B所形成之厚度係約20至200。
在該含氮鎢層42C中之氮對鎢的比例係在約0.3與1.5間之範圍內。該含氮鎢層42C表示鎢氮化物層或包含某一含量/重量比之氮的鎢層。該含氮鎢層42C之厚度係在約20至200之範圍內。雖然將於之後說明，但是知道該含氮鎢層42C供應氮至該含氮鎢矽化物層42B。因此，在該退火後，該含氮鎢層42C變成不具有氮之純鎢層或含微量氮之鎢層。
藉由實施PVD法、CVD法或ALD法形成該鈦層42A及該含氮鎢層42C。藉由實施PVD法形成該含氮鎢矽化物層42B。
該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由以鈦濺鍍靶實施濺鍍沉積法來形成該鈦層42A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢層42C。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層42B。特別地，因為在該氮氣環境中以該鎢矽化物濺鍍靶實施上述反應式濺鍍沉積法以允許該含氮鎢矽化物層42B之均勻形成而與下層型態無關，所以使用該PVD法(例如：反應式濺鍍沉積法)形成該含氮鎢矽化物層42B。
依據本發明之第七實施例的閘極堆疊結構包括該第一導電層41、該Ti/WSix Ny /WNx 中間結構42及該第二導電層43。該第一導電層41包括多晶矽及該第二導電層43包括鎢，藉此形成鎢多晶矽閘極堆疊結構。
特別地，該Ti/WSix Ny /WNx 中間結構包括第一金屬層、含氮金屬矽化物層及第二金屬層。該第一金屬層包括純金屬層。該第二金屬層包括一含氮金屬層。該金屬矽化物層包括含氮金屬矽化物層。例如：該第一金屬層係該鈦層42A。該第二金屬層係該含氮鎢層42C。該金屬矽化物層係該含氮鎢矽化物層42B。
依據第七實施例之多層中間結構亦可以其它結構形成。該第一金屬層除了該鈦層之外還包括鉭層。該第二金屬層除了該含氮鎢層之外還包括含氮鈦鎢(TiWNx )層。該金屬矽化物層除了該含氮鎢矽化物層之外還包括含氮鈦矽化物(TiSix Ny )層或含氮鉭矽化物(TaSix Ny )層。藉由包括濺鍍沉積法之PVD法、CVD法或ALD法形成該鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍來形成該含氮鈦鎢層。藉由在氮氣環境中以鈦矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層。藉由在氮氣環境中以鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鉭矽化物層。該鉭層係約10至80厚。較佳地,該鉭層具有約10到約50之厚度。該鉭層因為藉由隨後之WSix Ny 沈積而將其某些上部改變為TaN,以形成金屬矽化物層,並且其某些下部與該第一導電層41反應,亦即,該多晶矽層因而形成TaSix 層,故具有如上述限制之厚度。若該鉭層之厚度是大的,則該TaSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鉭層之厚度是大的,則該鉭層可吸收摻雜物,例如,多晶矽層41之磷或硼並因此於多晶矽層41中發生多重空乏,導致元件性能之劣化。該含氮鈦鎢層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200及每一層具有約10%至60%之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鉭矽化物層不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鉭矽化物層中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鈦鎢層具有約0.5與3.0間範圍之鈦對鎢的比例。該含氮鈦矽化物層中之矽對鈦的比例係在約0.5與3.0間之範圍內。該含氮鉭矽化物層具有約0.5至3.0之矽對鈦比例。
第5B圖描述依據本發明之第八實施例的一閘極堆疊結構。該閘極堆疊結構包括第一導電層401、中間結構402及第二導電層403。該第一導電層401包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層401亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層403包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構402包括含氮鈦(TiNx )層402A、含氮鎢矽化物(WSix Ny )層402B及含氮鎢(WNx )層402C。更詳而言之，該含氮鈦層402A之氮對鈦具有某一比例(例如：在約0.2至0.8之範圍內)。在此,該含氮金屬層,亦即,該含氮鈦層402A,具有如上述之氮比鈦之比例,以防止SiN於該含氮鈦層402A中產生。由於在隨後之退火處理期間該含氮鈦層402A中過多的Ti會破壞多晶矽與TiNx 之間所形成的Si－N鍵並因而移除SiN,故可防止SiN的產生。此因為TiN連結比SiN連結更強健而變得可行。該含氮鈦層402A所形成之厚度係約10至150。該含氮鈦層402A亦包括鈦氮化物層。
該含氮鎢矽化物層402B中之矽對鎢的比例係在約0.5與3.0間之範圍內，以及該含氮鎢矽化物層402B之氮含量在約10%至60%之範圍內。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鎢矽化物層402B不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層402B中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層402B亦包括鎢矽氮化物層或含某一含量/重量比之氮的鎢矽化物層。
該含氮鎢層402C之氮對鎢具有某一比例(例如：在約0.3至1.5之範圍內)。該含氮鎢層402C表示鎢氮化物層或含某一含量/重量比之氮的鎢層。雖然描述於後，但是知道該含氮鎢層402C供應氮至該含氮鎢矽化物層402B。該含氮鎢層402C所形成之厚度約20至200。由於氮之供應，該含氮鎢層402C在該退火後變成純鎢層或含微量氮之鎢層。
藉由實施PVD法、CVD法或ALD法形成該含氮鎢層402C。藉由實施PVD法形成該含氮鈦層402A及該含氮鎢矽化物層402B。
該PVD法以濺鍍沉積法或一反應式濺鍍沉積法進行。例如：藉由在氮氣環境中以鈦濺鍍靶實施濺鍍沉積法來形成該含氮鈦層402A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢層402C。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層402B。特別地，因為可均勻地形成該含氮鎢矽化物層402B而與下層型態無關，所以使用該PVD法(例如：反應式濺鍍沉積法)形成該含氮鎢矽化物層402B。
依據本發明之第八實施例的閘極堆疊結構包括該第一導電層401、該TiNx /WSix Ny /WNx 中間結構402及該第二導電層403。該第一導電層401包括多晶矽及該第二導電層403包括鎢，藉此形成鎢多晶矽閘極堆疊結構。
特別地，以包括第一金屬層、含氮金屬矽化物層及第二金屬層之堆疊結構形成該TiNx /WSix Ny /WNx 中間結構402。該第一及第二金屬層係含氮金屬層，以及該金屬矽化物層係含氮金屬矽化物層。例如：該第一金屬層係該含氮鈦層402A。該第二金屬層係含氮鎢層402C。該金屬矽化物層係含氮鎢矽化物層402B。
可以其它不同結構形成上述多層中間結構。例如：該第一含氮金屬層除了該含氮鈦層之外還包括含氮鉭層。該第二含氮金屬層除了該含氮鎢層之外還包括含氮鈦鎢層。該含氮金屬矽化物層除了該含氮鎢矽化物層之外還包括含氮鈦矽化物層或含氮鉭矽化物層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該含氮鉭層。藉由在氮氣環境中以一鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由在氮氣環境中以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層及該含氮鉭矽化物層。該含氮鉭層所形成之厚度係約10至80。該含氮鈦鎢層、該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係20至200，以及每一層具有約10%與60%間範圍之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鈦或鉭矽化物層不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該含氮鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該含氮鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍中。
第5C圖描述依據本發明之第九實施例的一閘極堆疊結構。該閘極堆疊結構包括第一導電層411、中間結構412及第二導電層413。該第一導電層411包括高摻雜有P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。該第一導電層411除了該多晶矽層之外，亦可包括多晶矽鍺(Si1－x Gex )層，其中x係在約0.01與1.0之範圍內，或者包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層413包括鎢層。實施PVD法、CVD法及ALD法中之一以形成約100至2000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構412包括鈦矽化物(TiSix )層412A、含氮鈦(TiNx )層412B、含氮鎢矽化物(WSix Ny )層412C及含氮鎢(WNx )層412D。可依據本發明之第七及第八實施例所述之選擇材料以不同結構形成該中間結構412。
依據第九實施例之閘極堆疊結構係在對依據本發明之第七及第八實施例的閘極堆疊結構實施退火處理後所造成之結構。該退火包括在形成該等閘極堆疊結構後所實施之各種製程(例如：間隔物形成及內層絕緣層形成)期間所伴隨之熱處理。
參照第5C及5A圖以比較該中間結構412與該中間結構42。當該鈦層42A與來自該第一導電層41之多晶矽反應時，形成具有約1至30厚度之鈦矽化物層412A。該鈦矽化物層212A中之矽對鈦的比例係在約0.5與3.0間之範圍內。
當從該含氮鎢層42B供應氮至該鈦層42A時，造成該含氮鈦層412B。該含氮鈦層412B具有約10至100範圍之厚度且具有約0.7至1.3範圍之氮對鈦的比例。相較於在該鈦層42A中之氮對鈦的比例，在該含氮鈦層412B中之氮對鈦的比例從約0增加至約0.7至1.3。
該含氮鎢矽化物層412C具有大致相同於該含氮鎢矽化物層42C之厚度及成分。詳而言之，該含氮鎢矽化物層412C具有約0.5至3.0範圍之矽對鎢的比例及約10%與60%間範圍之氮含量。該含氮鎢矽化物層412C之厚度係在約20與200間之範圍內。
在該退火後，該含氮鎢層412D具有因該侵蝕作用而降至約10%或更少之氮含量。元件符號WNx (D)表示該侵蝕之含氮鎢層。該含氮鎢層412D係約20至200厚。在該含氮鎢層412D中之氮對鎢的比例係在約0.01與0.15間之範圍內。相較於在第5A圖所述之含氮鎢層42C中之氮對鎢的比例，在該含氮鎢層412D中之氮對鎢的比例從約0.3與1.5間之範圍減少至約0.01至0.15之範圍。
在該鈦層42A上方形成該含氮鎢矽化物層42B之情況中(見第5A圖)，在該退火後，在該鈦層42A與該含氮鎢矽化物42B間之邊界區域中使該含氮鎢矽化物層42B中之微量氮分解。結果，如第5C圖所述，該鈦層42A之上部分變換成為該含氮鈦層412B，以及該鈦層42A之下部分與來自該第一導電層41之多晶矽反應，以形成該鈦矽化物層412A。
參考第5C及5B圖以比較該中間結構412與該中間結構402。使該含氮鈦層402A變換成為與該鈦矽化物層412A有最小反應之含氮鈦層412B。該鈦矽化物層412A之厚度係在約1至30之範圍內，以及該含氮鈦層412B之厚度係在約10至100之範圍內。在該含氮鈦層412B中之氮對鈦的比例係在約0.7與1.3間之範圍內。該含氮鎢矽化物層412C具有大致相同於該含氮鎢矽化物層42B之厚度及成分。更特別地，該含氮鎢矽化物層412C中之矽對鎢的比例係在約0.5至3.0之範圍內。該含氮鎢矽化物層412C具有約10%至60%範圍之氮含量及形成有約20至200之厚度。
在該退火後，該含氮鎢層412D具有因侵蝕作用而降至約10%或更少之氮含量。該含氮鎢層412D係約20至200厚。該含氮鎢層412D中之氮對鎢的比例係在約0.01與0.15間之範圍內。
依據第九實施例之閘極堆疊結構包括第一中間結構及第二中間結構。該第一中間結構包括第一金屬矽化物層及第一含氮金屬層，以及該第二中間結構包括第二含氮金屬層及含氮金屬矽化物層。例如：藉由堆疊該鈦矽化物層412A及該含氮鈦層412B形成該第一中間結構。藉由堆疊該含氮鎢矽化物層412C及該含氮鎢層412C形成該第二中間結構。
第6A圖描述依據本發明之第十實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層51、中間結構52及第二導電層53。該第一導電層51包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層51亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或一矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層53包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構52包括鈦(Ti)層52A、第一含氮鎢(WNx )層52B、含氮鎢矽化物(WSix Ny )層52C以及第二含氮鎢(WNx )層52D。詳而言之，該鈦層52A之厚度係在約10至約80之範圍內。較佳地,該鈦層52A具有約10到約50之厚度。該鈦層52A因為藉由隨後之WNx 沈積而將其某些上部改變為TiN,以形成第一含氮鎢層52B,並且其某些下部與該第一導電層51反應,亦即,該多晶矽層因而形成TiSix 層,故具有如上述限制之厚度。若該鈦層52A之厚度是大的,則該TiSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鈦層52A之厚度是大的,則該鈦層52A可吸收多晶矽層51之摻雜物,例如,磷或硼，因此於多晶矽層51中發生多重空乏,導致元件性能之劣化。在該第一及第二含氮鎢層52B及52D中之每一層的氮對鎢之比例係在約0.3與1.5間之範圍內。該第一及第二含氮鎢層之每一層視為鎢氮化物層或含某一含量/重量比之氮的鎢層。雖然將於之後說明，但是知道該第一及第二含氮鎢層52B及52D供應氮至該含氮鎢矽化物層52C。該第一及第二含氮鎢層52B及52D之每一層具有約20至200之厚度。由於供應氮至該含氮鎢矽化物層52C，在隨後退火處理後，該第一及第二含氮鎢層52B及52D之每一層變成純鎢層或含微量氮之鎢層。
在該含氮鎢矽化物層52C中之矽對鎢的比例係在約0.5與3.0間之範圍內，以及該含氮鎢矽化物層52C之氮含量係在約10%至約60%之範圍內。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鎢矽化物層52C不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鎢矽化物層52C中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層52C表示鎢矽氮化物層或含某一含量/重量比之氮的鎢矽化物層。該含氮鎢矽化物層52C所形成之厚度係在約20至約200之範圍內。
藉由實施PVD法、CVD或ALD法形成該鈦層52A及該第一及第二含氮鎢層52B及52D。藉由PVD法形成該含氮鎢矽化物層52C。該PVD法以濺鍍沉積法或一反應式濺鍍沉積法進行。例如：藉由以鈦濺鍍靶實施濺鍍沉積法來形成該鈦層52A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該第一及第二含氮鎢層52B及52D。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層52C。特別地，因為可均勻地形成該含氮鎢矽化物層502C而與下層型態無關，所以可使用該PVD法(例如：反應式濺鍍沉積法)，以形成該含氮鎢矽化物層502C。
依據第十實施例之閘極堆疊結構包括該第一導電層51、該Ti/WNx /WSix Ny /WNx 中間結構52及該第二導電層53。該第一導電層51及該第二導電層53分別包括一多晶矽層及鎢層，藉此形成一鎢多晶矽閘極堆疊結構。
特別地，該Ti/WNx /WSix Ny /WNx 中間結構52包括第一金屬層、第二金屬層、含氮金屬矽化物層及第三金屬層。該第一金屬層包括純金屬層，然而該第二及第三金屬層包括含氮金屬層。該含氮金屬矽化物層包括含某一含量/重量比之氮的金屬矽化物層。例如：該第一金屬層係該鈦層52A，以及該第二及第三金屬層分別係該第一及第二含氮鎢層52B及52D。該金屬矽化物層係該含氮鎢矽化物層52C。
亦可以其它不同結構形成上述多層中間結構。例如：該第一金屬層除了該鈦層之外還包括鉭層。該第二及第三金屬層除了該含氮鎢層之外還包括例如含氮鈦鎢層之大致相同材料。該含氮金屬矽化物層除了該含氮鎢矽化物層之外還包括含鈦氮化物層或含氮鉭矽化物層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由在氮氣環境中以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層及該含氮鉭矽化物層。該鉭層所形成之厚度係約10至80。較佳地,該鉭層具有約10到約50之厚度。該鉭層因為藉由隨後之WNx 沈積而將其某些上部改變為TaN,以形成第二金屬層,並且其某些下部與該第一導電層51反應,亦即,該多晶矽層因而形成TaSix 層,故具有如上述限制之厚度。若該鉭層之厚度是大的,則該TaSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鉭層之厚度是大的,則該鉭層可吸收多晶矽層51之摻雜物,例如,磷或硼，因此於多晶矽層51中發生多重空乏,導致元件性能之劣化。該含氮鈦鎢層、該含氮鈦矽化物層及該含氮鉭矽化物層之每一層所形成之厚度係約20至200，以及每一層具有約10%與60%間範圍之氮含量。在此,該氮含量以上述方式被適當調整。若該氮含量太低,則接面反應會因含氮鈦或鉭矽化物層不能成功作為擴散障壁而發生。另一方面,若該氮含量太高,則包含於該含氮鈦或鉭矽化物層中之SiN含量會是高的,並因而使接觸電阻變高,導致元件性能劣化。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該含氮鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該含氮鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
第6B圖描述依據本發明之第十一實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層501、中間結構502及第二導電層503。該第一導電層501包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層501亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層503包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構502包括含氮鈦(TiNx )層502A、第一含氮鎢(WNx )層502B、含氮鎢矽化物(WSix Ny )層502C及第二含氮鎢(WNx )層502D。更詳而言之，該含氮鈦層502A之氮對鈦具有某一比例(例如：在約0.2至0.8之範圍內)及形成有約10至150之厚度。在此,該含氮金屬層,亦即,該含氮鈦層502A,具有如上述之氮比鈦之比例,以防止SiN於該含氮鈦層502A中產生。由於在隨後之退火處理期間該含氮鈦層502A中過多的Ti會破壞多晶矽與TiNx 之間所形成的Si－N鍵並因而移除SiN,故可防止SiN的產生。此因為TiN連結比SiN連結更強健而變得可行。該含氮鈦層502A表示鈦氮化物層或含某一含量/重量比之氮的鈦層。
該第一及第二含氮鎢層502B及502D之每一層的氮對鎢具有某一比例(例如：在約0.3至1.5之範圍內)。該第一及第二含氮鎢層502B及502D之每一層亦包括一鎢氮化物層。雖然描述於後，但是知道該第一及第二含氮鎢層502B及502D供應氮至該含氮鈦層502A及該含氮鎢矽化物層502C。該第一及第二含氮鎢層502B及502D之每一層形成有約20至200之厚度。由於氮之供應，該第一及第二含氮鎢層502B及502D在該退火後變成純鎢層或含微量氮之鎢層。
在該含氮鎢矽化物層502C中之矽對鎢的比例係在約0.5與3.0間之範圍內，以及該含氮鎢矽化物層502C之氮含量係在約10%至約60%之範圍內。在此,氮含量以上述方式被適當調整。若氮含量太低,則接面反應會因該含氮鎢矽化物層502C無法成功作為擴散障壁而發生。另一方面,若氮含量太高,則包含於該含氮鎢矽化物層502C中之SiN含量會是高的,並因此讓接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層502C亦包括鎢矽氮化物層。該含氮鎢矽化物層502C具有約20至200之厚度。
藉由實施PVD法、CVD法或ALD法形成該第一及第二含氮鎢層502B及502D。藉由實施PVD法形成該含氮鈦層502A及該含氮鎢矽化物層502C。
該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由在氮氣環境中以鈦濺鍍靶實施濺鍍沉積法來形成該含氮鈦層502A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該第一及第二含氮鎢層502B及502D之每一層。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層502C。特別地，因為可均勻地形成該含氮鎢矽化物層502C而與一下層型態無關，所以使用該PVD法(例如：反應式濺鍍沉積法)以形成該含氮鎢矽化物層502C。
依據本發明之第十一實施例的閘極堆疊結構包括該第一導電層501、該TiNx /WNx /WSix Ny /WNx 中間結構502及該第二導電層503。該第一導電層501包括多晶矽及該第二導電層503包括鎢，藉以形成鎢多晶矽閘極堆疊結構。
特別地，以包括第一金屬層、第二金屬層、含氮金屬矽化物層及第三金屬層之堆疊結構形成該TiNx /WNx /WSix Ny /WNx 中間結構502。該第一、第二及第三金屬層係含氮金屬層，以及該含氮金屬矽化物層包含某一含量/重量比之氮。例如：該第一金屬層係該含氮鈦層502A，以及該第二及第三金屬層分別係該第一及第二含氮鎢層502B及502D。該金屬矽化物層係該含氮鎢矽化物層502C。
亦可以其它不同結構形成上述多層中間結構。例如：除該含氮鈦層之外，該第一金屬層還包括含氮鉭(TaNx )層。除該含氮鎢層之外，該第二及第三金屬層還包括例如含氮鈦鎢(TiWNx )層之大致相同材料。除該含氮鎢矽化物層之外，該含氮金屬矽化物層還包括含氮鈦矽化物(TiSix Ny )層或含氮鉭矽化物(TaSix Ny )層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該含氮鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由在氮氣環境中以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦矽化物層及該含氮鉭矽化物層。該含氮鉭層形成有約10至80之厚度。該含氮鈦鎢層、該含氮鈦矽化物層及該含氮鉭矽化物層之每一層形成有約20至200之厚度，以及每一層具有約10%與60%間範圍之氮含量。在此,氮含量以上述方式被適當調整。若氮含量太低,則接面反應會因該含氮鈦或鉭矽化物層無法成功作為擴散障壁而發生。另一方面,若氮含量太高,則包含於含氮鈦或鉭矽化物層中之SiN含量會是高的,並因此讓接觸電阻變高,導致元件性能劣化。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該含氮鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該含氮鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
第6C圖描述依據本發明之第十二實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層511、中間結構512及第二導電層513。該第一導電層511包括高摻雜有P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。該第一導電層511除了該多晶矽層之外，亦可包括多晶矽鍺(Si1－x Gex )層，其中x係在約0.01與1.0之範圍內，或者包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層513包括鎢層。實施PVD法、CVD法及ALD法中之一以形成約100至2000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構512包括鈦矽化物(TiSix )層512A、含氮鈦(TiNx )層512B、第一含氮鎢(WNx)層512C、含氮鎢矽化物(WSix Ny )層512D及第二含氮鎢層512E。可依據本發明之第十及第十一實施例所述之選擇材料以不同結構形成該中間結構512。
依據第十二實施例之閘極堆疊結構係在對依據本發明之第十及第十一實施例的閘極堆疊結構實施退火處理後所造成之結構。該退火包括在形成該等閘極堆疊結構後所實施之各種製程(例如：間隔物形成及內層絕緣層形成)期間所伴隨之熱處理。
參考第6C及6A圖以比較該中間結構512與該中間結構52。當該鈦層52A與來自該第一導電層51之多晶矽反應時，形成具有約1至30厚度之鈦矽化物層512A。該鈦矽化物層512A中之矽對鈦的比例係在約0.5與3.0間之範圍內。
當從該第一含氮鎢層52B供應氮至該鈦層52A時，造成該含氮鈦層512B。該含氮鈦層512B具有約10至100範圍之厚度且具有約0.7至1.3範圍之氮對鈦的比例。
在該退火後，該第一及第二含氮鎢層512C及512E之每一層具有因該侵蝕作用而降至約10%或更少之氮含量。元件符號WNx (D)表示該侵蝕之含氮鎢層。該第一及第二含氮鎢層512C及512E之每一層係約20至200厚。在該第一及第二含氮鎢層512C及512E之每一層中的氮對鎢之比例係在約0.01與0.15間之範圍內。
該含氮鎢矽化物層512D具有大致相同於該含氮鎢矽化物層52C之厚度及成分。詳而言之，該含氮鎢矽化物層512D具有約0.5至3.0範圍之矽對鎢的比例及約10%至60%之氮含量。該含氮鎢矽化物層512D之厚度係在約20與200間之範圍內。
參考第6C及6B圖以比較該中間結構512與該中間結構502。在該退火處理期間，從該含氮鎢層502B供應氮至該含氮鈦層502A。結果，使該含氮鈦層502A變換成為與該鈦矽化物層512A有最小反應之含氮鈦層512B。該鈦矽化物層512A之厚度係在約1至30之範圍內，以及該含氮鈦層512B之厚度係在約10至100之範圍內。在該含氮鈦層512B中之氮對鈦的比例係在約0.7與1.3間之範圍內。
在該退火後，當侵蝕該第一及第二含氮鎢層502B及502D時，該第一及第二含氮鎢層512C及512E之每一層具有降至約10%或更少之氮含量。該第一及第二含氮鎢層512C及512E之每一層係約20至200厚。在該第一及第二含氮鎢層512C及512E之每一層中的氮對鎢之比例係在約0.01與0.15間之範圍內。
該含氮鎢矽化物層512D具有大致相同於該含氮鎢矽化物層502C之厚度及成分。詳而言之，該含氮鎢矽化物層512D具有約0.5至3.0範圍之矽對鎢的比例及約10%至60%之氮含量。該含氮鎢矽化物層512D之厚度係在約20與200間之範圍內。
依據第十二實施例之閘極堆疊結構包括第一中間結構及第二中間結構。該第一中間結構包括金屬矽化物層及第一含氮金屬層，以及該第二中間結構包括第二含氮金屬層、含氮金屬矽化物層及第三含氮金屬層。例如：藉由堆疊該鈦矽化物層512A及該含氮鈦層512B形成該第一中間結構。藉由堆疊該含氮鎢層512C、該含氮鎢矽化物層512D及該含氮鎢層512E形成該第二中間結構。
依據本發明之第一至第十二實施例的每一中間結構包括含氮金屬矽化物層(例如：含氮鎢矽化物層)及亦包括多個薄層(包含鈦、矽、鎢及氮)。藉由在氮氣環境中以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層。當沉積該含氮鎢矽化物層時，該反應式濺鍍沉積法之實施使該鈦層變換成為該鈦氮化物層。在該鈦層上方形成該含氮鎢層之情況中，使該鈦層變換成為該鈦氮化物層。
因為該含氮鎢矽化物層當做非晶擴散障壁，所以當形成該鎢層時，該鎢層具有約15μ Ω－cm之範圍內的小的特定電阻及大晶粒尺寸。因此，因為可形成該具有低特定電阻之鎢層，所以該鎢層降低片電阻。
因為當形成該含氮鎢層或該含氮鎢矽化物層時，使該鈦層或該含氮鈦層變換成為該鈦氮化物層，所以依據本發明之第一至第十二實施例的閘極堆疊結構具有低接觸電阻及可減少多晶矽空乏。此外，因為在每一中間結構中包括該含氮鎢矽化物層，所以該閘極堆疊結構具有低片電阻。
由於上述該鈦層或鈦氮化物層變換為該鈦氮化物層之變換，故在該等中間結構中所包括之複數層的每一層包含氮。結果，該接觸電阻及該片電阻是低的，以及可減少每一閘極堆疊結構之高度。此外，可允許減少因在該第一導電層中所摻雜之雜質(例如：硼)向外擴散所造成之多晶矽空乏效應。
第7A圖描述依據本發明之第十三實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層61、中間結構62及第二導電層63。該第一導電層61包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層61亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層63包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構62包括鈦(Ti)層62A、第一含氮鎢(WNx )層62B、鎢矽化物(WSix )層62C(其中x係在約1.5與10間之範圍內)以及第二含氮鎢(WNx )層62D。更特別地，該鈦層62A形成有約10至80範圍之厚度。較佳地,該鈦層62A具有約10到約50之厚度。該鈦層62A因為藉由隨後之WNx 沈積而將其某些上部改變為TiN,以形成含氮鎢層62B,並且其某些下部與該第一導電層61反應,亦即,該多晶矽層因而形成TiSix 層,故具有如上述限制之厚度。若該鈦層62A之厚度是大的,則該TiSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鈦層62A之厚度是大的,則該鈦層62A可吸收摻雜物,例如,多晶矽層61之磷或硼並因此於多晶矽層61中發生多重空乏,導致元件性能之劣化。
該第一及第二含氮鎢層62B及62D之每一層的氮對鎢具有某一比例(例如：在約0.3至1.5之範圍內)。該第一及第二含氮鎢層62B及62D之每一層亦包括鎢氮化物層。雖然描述於後，但是知道該第一及第二含氮鎢層62B及62D具有金屬特性。該第一及第二含氮鎢層62B及62D供應氮至該鎢矽化物層62C。該第一及第二含氮鎢層62B及62D之每一層形成有約20至200之厚度。由於氮之供應，該第一及第二含氮鎢層62B及62D在該退火後變成純鎢層或含微量氮之鎢層。
在該含氮鎢矽化物層62C中之矽對鎢的比例係在約0.5與3.0間之範圍內。該含氮鎢矽化物層62C形成有約20至100之厚度。
藉由實施PVD法、CVD法或ALD法形成該鈦層62A、該第一及第二含氮鎢層62B及62D及該鎢層63。藉由實施PVD法形成該含氮鎢矽化物層62C。
該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由以鈦濺鍍靶實施濺鍍沉積法來形成該鈦層62A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該第一及第二含氮鎢層62B及62D之每一層。藉由以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該含氮鎢矽化物層62C。藉由以鎢濺鍍靶實施濺鍍沉積法來形成該鎢層63。
依據本發明之第十三實施例的閘極堆疊結構包括該第一導電層61、該Ti/WNx /WSix /WNx 中間結構62及該第二導電層63。該第一導電層61包括多晶矽及該第二導電層63包括鎢，藉此形成鎢多晶矽閘極堆疊結構。
特別地，以包括第一金屬層、第二金屬層、金屬矽化物層及第三金屬層之堆疊結構形成該Ti/WNx /WSix /WNx 中間結構62。該第一金屬層包括純金屬層。該第二及第三金屬層包括含氮金屬層，以及該金屬矽化物層包括純鎢矽化物層。例如：該第一金屬層係該鈦層62A，以及該第二及第三金屬層分別係該第一及第二含氮鎢層62B及62D。該金屬矽化物層係該含氮鎢矽化物層62C。
亦可以其它不同結構形成上述多層中間結構。例如：除該鈦層之外，該第一金屬層還包括鉭層。除該鎢矽化物層之外，該金屬矽化物層還包括鈦矽化物(TiSix )層，其中x係在1.5與10間之範圍內，或鉭矽化物(TaSix )層，其中x係在1.5與10間之範圍內。除該含氮鎢層之外，該第二及第三金屬層還包括含氮鈦鎢(TiWNx )層。藉由實施包括濺鍍之PVD法、CVD法或ALD法形成該鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該鈦矽化物層及該鉭矽化物層。該鉭層形成有約10至80之厚度。較佳地,該鉭層具有約10到約50之厚度。該鉭層因為藉由隨後之WNx 沈積而將其某些上部改變為TaN,以形成第二金屬層,並且其某些下部與該第一導電層61反應,亦即,該多晶矽層因而形成TaSix 層,故具有如上述限制之厚度。若該鉭層之厚度是大的,則該TaSix 層之厚度也因為其體積擴大而增加發生隆起。此外,若該鉭層之厚度是大的,則該鉭層可吸收摻雜物,例如,多晶矽層61之磷或硼並因此於多晶矽層61中發生多重空乏,導致元件性能之劣化。該含氮鈦鎢層係約20至200厚。該鈦矽化物層及該鉭矽化物層之每一層形成有約20至200之厚度。該含氮鈦鎢層具有約10%與60%間範圍之氮含量。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
藉由實施PVD法(例如：濺鍍沉積法)在該第一含氮鎢層62B上方形成該鎢矽化物層62C。以該鎢矽化物濺鍍靶實施該濺鍍沉積法以允許該鎢矽化物層62C之均勻形成而與下層型態無關。
第7B圖描述在藉由實施個別化學氣相沉積(CVD)及物理氣相沉積(PVD)法在含氮鎢層上方形成鎢矽化物層後所配置之結構的影像。雖然藉由該CVD法沒有在該鎢氮化物層WN上方適當地形成該鎢矽化物層CVD－WSix ，但是藉由該PVD法可在該鎢氮化物層WN上方均勻地形成該鎢矽化物層PVD－WSix 。因此，因為可在該鎢矽化物層上方形成該具有低特定電阻之鎢層，所以可減少該鎢層之片電阻。
依據本發明之第十三實施例的閘極堆疊結構，當在該鈦層上方形成該含氮鎢層62B時，使該鈦層變換成為鈦氮化物層。
依據本發明之第十三實施例，因為在該含氮層之形成期間使該中間結構之鈦層變換成為該鈦氮化物層，所以該閘極堆疊結構可獲得低接觸電阻及減少該多晶矽空乏效應。再者，因為該中間結構包括該鎢矽化物層，所以該閘極堆疊結構亦可獲得低片電阻。
第7C圖描述依據本發明之第十四實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層601、中間結構602及第二導電層603。該第一導電層601包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該第一導電層601亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層603包括鎢層。該鎢層係約100至2000厚及藉由實施PVD法、CVD法或ALD法所形成。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構602包括含氮鈦(TiNx )層602A、第一含氮鎢(WNx )層602B、鎢矽化物(WSix )層602C及第二含氮鎢(WNx )層602D。更詳而言之，該含氮鈦層602A之氮對鈦具有某一比例(例如：在約0.2至0.8之範圍內)及形成有約10至150之厚度。在此,該含氮金屬層,亦即,該含氮鈦層602A,具有如上述之氮比鈦之比例,以防止SiN於該含氮鈦層602A中產生。由於在隨後之退火處理期間該含氮鈦層602A中過多的Ti會破壞多晶矽與TiNx 之間所形成的Si－N鍵並因而移除SiN,故可防止SiN的產生。此因為TiN連結比SiN連結更強健而變得可行。該含氮鈦層602A亦包括鈦氮化物層。
該第一及第二含氮鎢層602B及602D之每一層的氮對鎢具有某一比例(例如：在約0.3至1.5之範圍內)。該第一及第二含氮鎢層602B及602D之每一層亦包括鎢氮化物層。該第一及第二含氮鎢層602B及602D供應氮至該鎢矽化物層602C。該第一及第二含氮鎢層602B及602D之每一層形成有約20至200之厚度。由於氮之供應，該第一及第二含氮鎢層602B及602D在該退火後變成純鎢層或含微量氮之鎢層。
在鎢矽化物層602C中之矽比鎢之比例在約0.5與3.0之間的範圍。該鎢矽化物層602C具有約20到200的厚度。
藉由實施PVD法、CVD法或ALD法形成該第一及第二含氮鎢層602B及602D。藉由實施PVD法形成該含氮鈦層602A及該鎢矽化物層602C。
該PVD法以濺鍍沉積法或反應式濺鍍沉積法進行。例如：藉由在氮氣環境中以鈦濺鍍靶實施濺鍍沉積法來形成該含氮鈦層602A。藉由在氮氣環境中以鎢濺鍍靶實施反應式濺鍍沉積法來形成該第一及第二含氮鎢層602B及602D。藉由以鎢矽化物濺鍍靶實施反應式濺鍍沉積法來形成該鎢矽化物層602C。藉由以鎢濺鍍靶實施濺鍍沉積法來形成該鎢層603。依據本發明之第十四實施例的閘極堆疊結構包括該第一導電層601、該TiNx /WNx /WSix /WNx 中間結構602及該第二導電層603。該第一導電層601包括多晶矽及該第二導電層603包括鎢，藉以形成鎢多晶矽閘極堆疊結構。
特別地，以包括第一金屬層、第二金屬層、金屬矽化物層及第三金屬層之堆疊結構形成該TiNx /WNx /WSix /WNx 中間結構602。該第一、第二及第三金屬層係含氮金屬層，以及該金屬矽化物層係純金屬矽化物層。例如：該第一金屬層係該含氮鈦層602A，以及該第二及第三金屬層分別係該第一及第二含氮鎢層602B及602D。該金屬矽化物層係該鎢矽化物層602C。
亦可以其它不同結構形成上述多層中間結構。例如：除該含氮鈦層之外，該第一金屬層還包括含氮鉭(TaNx )層。除該鎢矽化物層之外，該金屬矽化物層還包括鈦矽化物(TiSix )，其中x係在約1.5與10間之範圍內，或鉭矽化物(TaSix )，其中x係在約1.5與10間之範圍內。除該含氮鎢層之外，該第二及第三金屬層還包括含氮鈦鎢(TiWNx )層。藉由在氮氣環境中以鉭濺鍍靶實施反應式濺鍍法來形成該含氮鉭層。藉由在氮氣環境中以鈦鎢濺鍍靶實施反應式濺鍍沉積法來形成該含氮鈦鎢層。藉由以個別鈦矽化物及鉭矽化物濺鍍靶實施反應式濺鍍沉積法來形成該鈦矽化物層及該鉭矽化物層。該含氮鉭層形成有約10至150之厚度。該含氮鈦鎢層、該鈦矽化物層及該鉭矽化物層之每一層形成有約20至200之厚度。該含氮鈦鎢層中之氮含量係在約10%與60%間之範圍內。在該含氮鈦鎢層中，鈦對鎢之比例係在約0.5至3.0之範圍內。在該鈦矽化物層中，矽對鈦之比例係在約0.5至3.0之範圍內。在該鉭矽化物層中，矽對鉭之比例係在約0.5至3.0之範圍內。
在上述中間結構602中，藉由PVD法(例如：濺鍍沉積法)在該第一含氮鎢層602B上方形成該鎢矽化物層602C。以該鎢矽化物濺鍍靶實施該濺鍍沉積法以允許該鎢矽化物層602C之均勻形成而與下層型態無關。
第7D圖描述依據本發明之第十五實施例的閘極堆疊結構。該閘極堆疊結構包括第一導電層611、中間結構612及第二導電層613。該第一導電層611包括高摻雜有P－型雜質(例如：硼(B))或N－型雜質(例如：磷(P))之多晶矽層。除該多晶矽層之外，該第一導電層611亦可包括多晶矽鍺(Si1－x Gex )層，其中x係在約0.01與1.0之範圍內，或者包括矽化物層。該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該第二導電層613包括鎢層。實施PVD法、CVD法及ALD法中之一以形成約100至2000厚之鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
該中間結構612包括鈦矽化物(TiSix )層612A、含氮鈦(TiNx )層612B、第一含氮鎢(WNx )層612C、含氮鎢矽化物(WSix Ny )層612D及第二含氮鎢層612E。可依據本發明之第十三及第十四實施例所述之選擇材料以不同結構形成該中間結構612。
依據本發明之第十五實施例之閘極堆疊結構係在對依據本發明之第十三及第十四實施例的閘極堆疊結構實施退火處理後所造成之結構。該退火包括在形成該等閘極堆疊結構後所實施之各種製程(例如：間隔物形成及內層絕緣層形成)期間所伴隨之熱處理。
參考第7D及7A圖以比較該中間結構612與該中間結構62。當該鈦層62A與來自該第一導電層61之多晶矽反應時，形成具有約1至30厚度之鈦矽化物層612A。該鈦矽化物層612A中之矽對鈦的比例係在約0.5與3.0間之範圍內。
當從該鈦層62A供應氮至該鈦層62A時，造成該含氮鈦層612B。該含氮鈦層612B具有約10至100範圍之厚度且具有約0.6至1.2範圍之氮對鈦的比例。
在該退火後，該第一及第二含氮鎢層612C及612E之每一層具有因該侵蝕作用而降至約10%或更少之氮含量。元件符號WNx (D)表示該侵蝕之含氮鎢層。該第一及第二含氮鎢層612C及612E之每一層係約20至200厚。在該第一及第二含氮鎢層612C及612E之每一層中的氮對鎢之比例係在約0.01與0.15間之範圍內。
當分解來自該第一及第二含氮鎢層602B及602D之氮時，使該鎢矽化物層602C變換成為該含氮鎢矽化物層612D。在該含氮鎢矽化物層612D中之矽對鎢的比例係在約0.5至3.0之範圍內。該含氮鎢矽化物層612D具有約10%至60%之氮含量及約20至200之厚度。
參考第7D及7C圖以比較該中間結構612與該中間結構602。在該退火處理期間，從該含氮鎢層602B供應氮至該含氮鈦層602A。結果，使該含氮鈦層602A變換成為與該鈦矽化物層612A有最小反應之含氮鈦層612B。該鈦矽化物層612A之厚度係在約1至30之範圍內，以及該含氮鈦層612B之厚度係在約10至100之範圍內。在該含氮鈦層612B中之氮對鈦的比例係在約0.7與1.3間之範圍內。
在該退火後，當侵蝕該第一及第二含氮鎢層602B及602D時，該第一及第二含氮鎢層612C及612E之每一層具有降至約10%或更少之氮含量。該第一及第二含氮鎢層612C及612E之每一層係約20至200厚。在該第一及第二含氮鎢層612C及612E之每一層中的氮對鎢之比例係在約0.01與0.15間之範圍內。
當侵蝕來自該第一及第二含氮鎢層602B及602D之氮時，使該鎢矽化物層602C變換成為該含氮鎢矽化物層612D。該含氮鎢矽化物層612D具有約0.5至3.0之矽對鎢的比例及約10%至60%之氮含量。在此,氮含量以上述方式被適當調整。若氮含量太低,則接面反應會因該含氮鎢矽化物層612D無法成功作為擴散障壁而發生。另一方面,若氮含量太高,則包含於該含氮鎢矽化物層612D中之SiN含量會是高的,並因此讓接觸電阻變高,導致元件性能劣化。該含氮鎢矽化物層612D之厚度係在約20與200間之範圍內。
依據第十五實施例之閘極堆疊結構包括第一中間結構及第二中間結構。該第一中間結構包括金屬矽化物層及第一含氮金屬層，以及該第二中間結構包括第二含氮金屬層、含氮金屬矽化物層及第三含氮金屬層。例如：藉由堆疊該鈦矽化物層612A及該含氮鈦層612B形成該第一中間結構。藉由堆疊該含氮鎢層612C、該含氮鎢矽化物層612D及該含氮鎢層612E形成該第二中間結構。
依據本發明之第一至第十五實施例的中間結構，可實施以控制除了動態隨機存取記憶體(DRAM)元件之外，還可控制快閃記憶體元件之閘極電極及許多邏輯元件之閘極電極。
第8圖描述依據本發明之第十六實施例的快閃記憶體元件之閘極堆疊結構。在基板701上方形成對應於閘極絕緣層之穿隧氧化層702。在該穿隧氧化層702上方形成用於浮動閘極FG之第一多晶矽電極703。
在該第一多晶矽電極703上方形成介電層704，以及在該介電層704上方形成用於控制閘極CG之第二多晶矽電極705。
在該第二多晶矽電極705上方形成選自由本發明之第一至第十五實施例所述之各種型態的中間結構所構成之群組中的中間結構706。該中間結構706包括依據本發明之第一實施例的Ti/WNx /WSix Ny 中間結構。因此，藉由連續地堆疊鈦層706A、含氮鎢層706B及含氮鎢矽化物層706C以形成該中間結構706。
在該中間結構706上方形成鎢電極707及硬罩708。元件符號W及H/M分別表示該鎢電極707及該硬罩708。
具有如第8圖所示之中間結構706的快閃記憶體元件之閘極堆疊結構具有低片電阻及接觸電阻。本發明之實施例除了該閘極電極之外可應用至各種金屬內之互相連接，例如：包括中間結構之位元線、金屬線及電容器電極。此外，本發明之此實施例可應用至半導體元件之構成雙多晶矽閘極之閘極堆疊結構，其中該雙多晶矽閘極係由第一閘極堆疊結構(包括在中間結構下面所形成之摻雜有N－型雜質的多晶矽電極及在該中間結構上方所形成之鎢電極)與第二閘堆疊結構(包括摻雜有P－型雜質之多晶矽電極及在該中間結構上方所形成之鎢電極)所組成。
第9圖係描述依據本發明之第一至第十五實施例所形成之每一型態的中間結構之鎢層的片電阻(Rs)之曲線圖。該鎢層具有約40nm之厚度。
可觀察到在Ti/WNx 中間結構上方藉由CVD法及PVD法額外地施加WSix /WNx 中間結構(亦即，Ti/WNx /CVD－WSix /WNx 結構及Ti/WNx /PVD－WSix /WNx 結構)及施加WSix Ny 層(亦即，Ti/WNx /WSix Ny 結構)之情況中，減少該鎢電極之片電阻。然而，因為藉由CVD法無法在WNx 層上方適當地成長WSix 層，所以需要藉由PVD法(例如：濺鍍沉積法)在WNx 層上方形成該WSix 層。藉由使用鎢矽化物濺鍍靶及氮氣之反應式濺鍍沉積法實施該WSix Ny 層之形成。
將比較該Ti/WNx /CVD－WSix /WNx 中間結構、該Ti/WNx /PVD－WSix /WNx 中間結構及該Ti/WNx /WSix Ny 中間結構之鎢電極的片電阻。該鎢電極之片電阻只在應用該Ti/WNx /PVD－WSix /WNx 中間結構之情況中是較低的，以及該Ti/WNx /WSix Ny 中間結構係相同於應用WSix /WNx 中間結構之情況。在藉由該CVD法施加該WSix 層之情況中，無法在該WNx 層上方均勻地形成該WSix 層。結果，在該WNx 層上方產生結塊，因而增加該片電阻。相反地，若使用該利用WSix 濺鍍靶之濺鍍沉積法或該反應式濺鍍沉積法，則可均勻地形成該WSix 擴散層，藉此減少該鎢電極之片電阻。
第10A至10C圖使用第3A圖所示之閘極堆疊結構來描述閘極圖案化製程。第3A圖中所識別之相同元件符號在此表示相同元件。
參考第10A圖，在基板800上方形成閘極絕緣層801，其中在該基板801中實施離子佈植製程以形成隔離層、井區及通道。
在該閘極絕緣層801上方形成圖案化第一導電層21。在該圖案化第一導電層21上方形成中間結構22。在該中間結構22上方形成圖案化第二導電層23。
該圖案化第一導電層21包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該圖案化第一導電層21亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該中間結構22包括圖案化鈦層(Ti)22A、圖案化含氮鎢(WNx )層22B及圖案化含氮鎢矽化物(WSix Ny )層22C。
該圖案化第二導電層23包括鎢層。藉由實施PVD法、CVD法或ALD法形成該鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
在該圖案化第二導電層23上方形成硬罩802。可省略該硬罩802之形成。該硬罩802包括氮化矽(Si3 N4 )。
實施閘極圖案化製程，以形成該所述之閘極堆疊結構。特別地，雖然未顯示，但是使用由光阻層所形成之蝕刻障壁閘極遮罩(未顯示)來實施第一圖案化製程，以蝕刻硬罩層、第二導電層、包括該中間結構22之鈦層、含氮鎢層及含氮鎢矽化物層的複數層及第一導電層之一部分。結果，在該閘極絕緣層801及該基板800上方形成包括該硬罩802、該圖案化第二導電層23、該中間結構22及該圖案化第一導電層21之結構。
參考第10B圖，移除該閘極遮罩，然後，實施前間隔物製程，以防止該圖案化第二導電層23(亦即，鎢層)及該中間結構22之非均勻蝕刻及氧化。例如：形成Si3 N4 層803做為前間隔物層。
參考第10C圖，實施第二閘極圖案化製程，以蝕刻該Si3 N4 層803及該圖案化第一導電層21之一部分。在第二閘極圖案化製程期間，使用乾式蝕刻法蝕刻該Si3 N4 層803之一部分，以在該閘極堆疊結構之側壁上形成間隔物803A。使用該等間隔物803A做為蝕刻障壁以蝕刻該圖案化第一導電層21。元件符號21A表示電極(例如：多晶矽電極)。
可將使用如上述前間隔物層之第一及第二閘極圖案化製程應用至依據本發明之第二至第十五實施例的閘極堆疊結構。
第11圖使用第3A圖所示之閘極堆疊結構描述另一閘極圖案化製程。第10A至10C圖所使用之相同元件符號在此表示相同元件。
在基板800上方形成閘極絕緣層801，其中在該基板800中實施離子佈植製程以形成隔離層、井區及通道。在該閘極絕緣層801上方形成圖案化第一導電層21B。在該圖案化第一導電層21B上方形成中間結構22。在該中間結構22上方形成圖案化第二導電層23。
該圖案化第一導電層21B包括高摻雜有P－型雜質(例如：硼)或N－型雜質(例如：磷)之多晶矽層。該圖案化第一導電層21B亦可包括多晶矽鍺層(Si1－x Gex ，其中x係在約0.01與1.0間之範圍內)或矽化物層。例如：該矽化物層包括選自由鎳(Ni)、鉻(Cr)、鈷(Co)、鈦(Ti)、鎢(W)、鉭(Ta)、鉿(Hf)、鋯(Zr)及鉑(Pt)所組成之群組中之一。
該中間結構22包括圖案化鈦層(Ti)22A、圖案化含氮鎢(WNx )層22B及圖案化含氮鎢矽化物(WSix Ny )層22C。
該圖案化第二導電層23包括鎢層。藉由實施PVD法、CVD法或ALD法形成該鎢層。該PVD法包括使用鎢濺鍍靶之濺鍍沉積法。
在該圖案化第二導電層23上方形成硬遮罩802。可省略該硬遮罩802之形成。該硬遮罩802包括氮化矽(Si3 N4 )。實施閘極圖案化製程，以形成該所述之閘極堆疊結構。特別地，雖然未顯示，但是使用由光阻層所形成之蝕刻障壁閘極遮罩(未顯示)來同時蝕刻硬罩層、第二導電層、包括該中間結構22之鈦層、含氮鎢層及含氮鎢矽化物層的複數層及第一導電層之部分。結果，在該閘極絕緣層801及該基板800上方形成包括該硬罩802、該圖案化第二導電層23、該中間結構22及該圖案化第一導電層21B之結構。選擇立即實施蝕刻而不使用前間隔物層之閘極圖案化製程，以取代使用該前間隔物層之包含兩個步驟的閘極圖案化製程。可將不使用該前間隔物層之閘極圖案化製程應用至依據本發明之第二至第十五實施例的閘極堆疊結構。
依據本發明之實施例，由在鎢電極與多晶矽電極間所配置之多個薄層(包含鈦、鎢、矽及氮或每一層包含氮)所構成之中間結構可允許獲得和poly－Si/WNx /W及poly－Si/WNx /WSix /W中間結構一樣低之片電阻。因此，可減少閘極堆疊結構之高度，因而可容易地獲得製程整合。
由於硼穿透或硼向外擴散之減少，可減少多晶矽空乏效應，以及因此，可增加PMOSFET之操作電流。此外，在該鎢電極與該多晶矽電極間可獲得非常低接觸電阻，因而有利於高速元件之製造。
至於形成用以製造高速/高密度/低功率記憶體元件之鎢多晶矽閘極的方法，可藉由實施由多個薄膜(包含鈦、鎢、矽及氮，或每一薄膜包含氮)所構成之中間結構以獲得低接觸電阻及低多晶矽空乏效應。
雖然已參考該等特定實施例來描述本發明，但是熟習該項技藝者將明顯易知在不脫離下面請求項所界定之本發明的精神及範圍內可實施各種變更及修改。
11．．．多晶矽層
12．．．鎢氮化物(WN)層
13．．．鎢(W)層
14．．．鎢矽化物(WSix )層
21．．．第一導電層
21A．．．電極
21B．．．圖案化第一導電層
22．．．中間結構
22A．．．鈦層
22B．．．含氮鎢(WNx )層
22C．．．含氮鎢矽化物(WSix Ny )層
23．．．第二導電層
31．．．第一導電層
32．．．中間結構
32A．．．鈦層
32B．．．含氮鎢矽化物(WSix Ny )層
33．．．第二導電層
41．．．第一導電層
42．．．中間結構
42A．．．鈦層
42B．．．含氮鎢矽化物(WSix Ny )層
42C．．．含氮鎢(WNx )層
43．．．第二導電層
51．．．第一導電層
52．．．中間結構
52A．．．鈦(Ti)層
52B．．．第一含氮鎢(WNx )層
52C．．．含氮鎢矽化物(WSix Ny )層
52D．．．第二含氮鎢(WNx )層
53．．．第二導電層
61．．．第一導電層
62．．．中間結構
62A．．．鈦(Ti)層
62B．．．第一含氮鎢(WNx )層
62C．．．鎢矽化物(WSix )層
62D．．．第二含氮鎢(WNx )層
63．．．第二導電層
201．．．第一導電層
202．．．中間結構
202A．．．含氮鈦(TiNx )層
202B．．．含氮鎢(WNx )層
202C．．．含氮鎢矽化物(WSix Ny )層
203．．．第二導電層
211．．．第一導電層
212．．．中間結構
212A．．．鈦矽化物層
212B．．．含氮鈦(TiNx )層
212C．．．含氮鎢(WNx )層
212D．．．含氮鎢矽化物(WSix Ny )層
213．．．第二導電層
301．．．第一導電層
302．．．中間結構
302A．．．含氮鈦(TiNx )層
302B．．．含氮鎢矽化物(WSix Ny )層
303．．．第二導電層
311．．．第一導電層
312．．．中間結構
312A．．．鈦矽化物(TiSix )層
312B．．．含氮鈦(TiNx )層
312C．．．含氮鎢矽化物(WSix Ny )層
313．．．第二導電層
401．．．第一導電層
402．．．中間結構
402A．．．含氮鈦(TiNx )層
402B．．．含氮鎢矽化物(WSix Ny )層
402C．．．含氮鎢(WNx )層
403．．．第二導電層
411．．．第一導電層
412．．．中間結構
412A．．．鈦矽化物(TiSix )層
412B．．．含氮鈦(TiNx )層
412C．．．含氮鎢矽化物(WSix Ny )層
412D．．．含氮鎢(WNx )層
413．．．第二導電層
501．．．第一導電層
502．．．中間結構
502A．．．含氮鈦(TiNx )層
502B．．．第一含氮鎢(WNx )層
502C．．．含氮鎢矽化物(WSix Ny )層
502D．．．第二含氮鎢(WNx )層
503．．．第二導電層
511．．．第一導電層
512．．．中間結構
512A．．．鈦矽化物(TiSix )層
512B．．．含氮鈦(TiNx )層
512C．．．第一含氮鎢(WNx )層
512D．．．含氮鎢矽化物(WSix Ny )層
512E．．．第二含氮鎢層
513．．．第二導電層
601．．．第一導電層
602．．．中間結構
602A．．．含氮鈦(TiNx )層
602B．．．第一含氮鎢(WNx )層
602C．．．鎢矽化物(WSix )層
602D．．．第二含氮鎢(WNx )層
603．．．第二導電層
611．．．第一導電層
612．．．中間結構
612A．．．鈦矽化物(TiSix )層
612B．．．含氮鈦(TiNx )層
612C．．．第一含氮鎢(WNx )層
612D．．．含氮鎢矽化物(WSix Ny )層
612E．．．第二含氮鎢層
613．．．第二導電層
701．．．基板
702．．．穿隧氧化層
703．．．第一多晶矽電極
704．．．介電層
705．．．第二多晶矽電極
706．．．中間結構
706A．．．鈦層
706B．．．含氮鎢層
706C．．．含氮鎢矽化物層
707．．．鎢電極
708．．．硬罩
800．．．基板
801．．．閘極絕緣層
802．．．硬罩
803．．．Si3 N4 層
803A．．．間隔物
CG．．．控制閘極
FG．．．浮動閘極
H/M．．．硬罩
Rc．．．接觸電阻
Rs．．．片電阻
W．．．鎢電極
第1A至1C圖描述典型鎢多晶矽閘極之閘極堆疊結構。
第2A圖係描述每一型態之中間結構在鎢與多晶矽間之接觸電阻的曲線圖。
第2B圖係描述每一型態之閘極堆疊結構的硼濃度之深度輸廓的曲線圖。
第2C圖係描述每一型態之中間結構的片電阻之曲線圖。
第3A圖描述依據本發明之第一實施例的閘極堆疊結構。
第3B圖係在藉由物理氣相沉積(PVD)法在鎢氮化物層之上部分上方形成鎢矽氮化物層後所獲得之影像。
第3C圖描述依據本發明之第二實施例的閘極堆疊結構。
第3D圖描述依據本發明之第三實施例的閘極堆疊結構。
第3E圖描述在退火製程後之閘極堆疊結構的影像。
第4A圖描述依據本發明之第四實施例的閘極堆疊結構。
第4B圖描述依據本發明之第五實施例的閘極堆疊結構。
第4C圖描述依據本發明之第六實施例的閘極堆疊結構。
第5A圖描述依據本發明之第七實施例的閘極堆疊結構。
第5B圖描述依據本發明之第八實施例的閘極堆疊結構。
第5C圖描述依據本發明之第九實施例的閘極堆疊結構。
第6A圖描述依據本發明之第十實施例的閘極堆疊結構。
第6B圖描述依據本發明之第十一實施例的閘極堆疊結構。
第6C圖描述依據本發明之第十二實施例的閘極堆疊結構。
第7A圖描述依據本發明之第十三實施例的閘極堆疊結構。
第7B圖描述在藉由實施個別化學氣相沉積(CVD)及物理氣相沉積(PVD)法在含氮鎢層上方形成鎢矽化物層後所配置之結構的影像。
第7C圖描述依據本發明之第十四實施例的閘極堆疊結構。
第7D圖描述依據本發明之第十五實施例的閘極堆疊結構。
第8圖描述依據本發明之第十六實施例的閘極堆疊結構。
第9圖係描述依據本發明之實施例的每一型態之中間結構的鎢電極之片電阻之曲線圖。
第10A至10C圖係描述依據本發明之實施例的閘極圖案化方法以獲第3A圖所述之閘極堆疊結構的剖面圖。
第11圖係使用第3A圖所示之閘極堆疊結構描述閘極圖案化方法之剖面圖。
21．．．第一導電層
22．．．中間結構
22A．．．鈦層
22B．．．含氮鎢(WNx )層
22C．．．含氮鎢矽化物(WSix Ny )層
23．．．第二導電層

Claims (12)

  1. 一種製造半導體元件之方法，該方法包含：於基板上方形成第一導電層；於該第一導電層上方形成中間結構，該中間結構係形成為堆疊結構，該堆疊結構至少包含第一金屬層、一形成在第一金屬層上方的第二金屬層、及形成在該第二金屬層上方的含氮金屬矽化物層，其中該第一金屬層含有含鈦層與含鉭層中之一種；及於該中間結構上方形成第二導電層。
  2. 如申請專利範圍第1項之方法，其中形成該中間結構包含依序堆疊該第一金屬層、該第二金屬層、該含氮金屬矽化物層、及第三金屬層。
  3. 如申請專利範圍第1項之方法，其中該第一金屬層包含純金屬層與含氮金屬層中之一種。
  4. 如申請專利範圍第3項之方法，其中該純金屬層包含鈦層與鉭層中之一種，及該含氮金屬層包含含氮鈦層與含氮鉭層中之一種。
  5. 如申請專利範圍第3項之方法，其中該純金屬層(22A、32A、42A)係形成為約10Å到約50Å的厚度。
  6. 如申請專利範圍第3項之方法，其中該含氮金屬層中之氮對金屬之原子比例範圍係從約0.2到約0.8。
  7. 如申請專利範圍第1項之方法，其中該第二金屬層(22B、202B)包含含氮鎢層與含氮鈦鎢層中之一種。
  8. 如申請專利範圍第2項之方法，其中該第二金屬層(52B、502B)與該第三金屬層(52D、502D)之每一層包含含氮鎢層與含氮鈦鎢層中之一種。
  9. 如申請專利範圍第1項之方法，其中該含氮金屬矽化物層係藉由於氮氣環境中以金屬矽化物濺鍍靶實施反應式濺鍍沈積法形成。
  10. 如申請專利範圍第1項之方法，其中該含氮金屬矽化物層包含含氮鎢矽化物層、含氮鈦矽化物層、及含氮鉭矽化物層中之一種。
  11. 如申請專利範圍第10項之方法，其中該含氮金屬矽化物層具有約10%到約60%的氮含量，且矽對金屬之原子比例範圍係從約0.5到約3.0。
  12. 如申請專利範圍第1項之方法，其中該第一導電層包含選自於由多晶矽層、多晶矽鍺層及矽化物層所組成之群組中的一種，且該第二導電層包含鎢層。
TW096146218A 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法 TWI488223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060134326 2006-12-27
KR1020070041288A KR100844940B1 (ko) 2006-12-27 2007-04-27 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200828425A TW200828425A (en) 2008-07-01
TWI488223B true TWI488223B (zh) 2015-06-11

Family

ID=39611685

Family Applications (3)

Application Number Title Priority Date Filing Date
TW096136856A TWI349956B (en) 2006-12-27 2007-10-02 Semiconductor device with gate stack structure
TW096146218A TWI488223B (zh) 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法
TW101107806A TWI447790B (zh) 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096136856A TWI349956B (en) 2006-12-27 2007-10-02 Semiconductor device with gate stack structure

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101107806A TWI447790B (zh) 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法

Country Status (4)

Country Link
KR (1) KR100844940B1 (zh)
CN (2) CN101257040B (zh)
DE (1) DE102007060238B4 (zh)
TW (3) TWI349956B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639227B (zh) 2015-01-07 2018-10-21 聯華電子股份有限公司 一種記憶體元件及其製作方法
TWI581318B (zh) * 2015-06-03 2017-05-01 華邦電子股份有限公司 閘極導電體及其製造方法
US9461137B1 (en) * 2015-09-11 2016-10-04 Applied Materials, Inc. Tungsten silicide nitride films and methods of formation
CN107845632A (zh) * 2016-09-21 2018-03-27 联华电子股份有限公司 动态随机存取存储器元件
CN108807163A (zh) * 2017-06-05 2018-11-13 长鑫存储技术有限公司 一种半导体器件结构及其制备方法
KR102446864B1 (ko) * 2018-03-19 2022-09-23 삼성전자주식회사 반도체 소자의 제조 방법
US11075274B2 (en) 2019-01-18 2021-07-27 Micron Technology, Inc. Conductive line construction, memory circuitry, and method of forming a conductive line construction
CN112864240B (zh) * 2021-01-14 2022-05-31 长鑫存储技术有限公司 半导体结构的制造方法及两种半导体结构
EP4199110A4 (en) 2021-01-14 2024-04-10 Changxin Memory Technologies, Inc. MANUFACTURING METHOD FOR ONE SEMICONDUCTOR STRUCTURE AND TWO SEMICONDUCTOR STRUCTURES

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091441A (ja) * 1998-09-16 2000-03-31 Sony Corp 半導体装置およびその製造方法
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US20030170942A1 (en) * 2001-11-29 2003-09-11 Elpida Memory, Inc. Semiconductor device having a low-resistance gate electrode
JP2005197308A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0908934B1 (en) 1997-10-07 2008-12-31 Texas Instruments Incorporated Method of manufacturing a gate electrode
KR20020002176A (ko) * 2000-06-29 2002-01-09 박종섭 반도체장치의 금속 게이트전극 제조방법
JP4651848B2 (ja) * 2000-07-21 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP4191000B2 (ja) * 2003-10-06 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7030012B2 (en) * 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
US20060228876A1 (en) * 2005-04-08 2006-10-12 Infineon Technologies Ag Method of manufacturing a semiconductor device
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR20060134326A (ko) 2005-06-22 2006-12-28 주식회사 하이닉스반도체 식각용 플라즈마 발생 장치 및 이 발생 장치를 이용한 위상전환 마스크의 제조 방법
KR100625795B1 (ko) * 2005-08-25 2006-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성방법
JP2007109010A (ja) 2005-10-13 2007-04-26 Fujitsu Ltd データ記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
JP2000091441A (ja) * 1998-09-16 2000-03-31 Sony Corp 半導体装置およびその製造方法
US20030170942A1 (en) * 2001-11-29 2003-09-11 Elpida Memory, Inc. Semiconductor device having a low-resistance gate electrode
JP2005197308A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN101257040A (zh) 2008-09-03
TW200828424A (en) 2008-07-01
CN101211771A (zh) 2008-07-02
TWI349956B (en) 2011-10-01
KR100844940B1 (ko) 2008-07-09
DE102007060238A1 (de) 2009-01-29
TWI447790B (zh) 2014-08-01
CN101257040B (zh) 2013-10-30
CN100550306C (zh) 2009-10-14
KR20080061224A (ko) 2008-07-02
TW201250804A (en) 2012-12-16
TW200828425A (en) 2008-07-01
DE102007060238B4 (de) 2009-10-22

Similar Documents

Publication Publication Date Title
TWI488223B (zh) 製造具有閘極堆疊結構之半導體元件之方法
US8008178B2 (en) Method for fabricating semiconductor device with an intermediate stack structure
JP5604540B2 (ja) ポリメタルゲート電極を持つ半導体素子の製造方法
JP3851752B2 (ja) 半導体装置の製造方法
KR101516157B1 (ko) 게이트 구조물 및 그 형성 방법
KR100799119B1 (ko) 반도체메모리소자 제조 방법
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
US7919405B2 (en) Semiconductor device and manufacturing method thereof
JP2008166686A (ja) ゲート構造を有する半導体素子及びその製造方法
JP2006196610A (ja) 半導体装置及びその製造方法
US20090101984A1 (en) Semiconductor device having gate electrode including metal layer and method of manufacturing the same
KR100968412B1 (ko) 게이트 스택 및 그 제조 방법
KR101212568B1 (ko) 반도체소자의 게이트스택 및 그 제조 방법
KR20090032893A (ko) 반도체 소자 형성 방법
KR100744642B1 (ko) 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법
KR100863519B1 (ko) 반도체 소자 및 그의 제조방법
KR20100037969A (ko) Ｐ형 금속게이트전극을 갖는 ｃｍｏｓ장치 및 그 제조 방법
KR20080089745A (ko) 반도체 소자의 제조방법